CN1158008A - 异质结双极型晶体管 - Google Patents
异质结双极型晶体管 Download PDFInfo
- Publication number
- CN1158008A CN1158008A CN96122899A CN96122899A CN1158008A CN 1158008 A CN1158008 A CN 1158008A CN 96122899 A CN96122899 A CN 96122899A CN 96122899 A CN96122899 A CN 96122899A CN 1158008 A CN1158008 A CN 1158008A
- Authority
- CN
- China
- Prior art keywords
- layer
- bipolar transistor
- heterojunction bipolar
- steady resistance
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 49
- 235000012431 wafers Nutrition 0.000 description 18
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 241000272165 Charadriidae Species 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 230000000699 topical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
提供一种晶体管单元可进行均匀的动作的异质结双极型晶体管。上述晶体管的特征是：在把在发射极电极34与集电极电极33之间具备有发射极层7，基极层5和集电极层4的多个晶体管单元15并联形成的异质结双极型晶体管中，在上述发射极层7与上述发射极电极34之间具有由AlxGa1-xAs(0.5≤x≤1)构成的镇流电阻层9。
Description
本发明涉及异质结双极型晶体管，特别是涉及在发射极层与发射极电极之间有镇流电阻层的高功率异质结双极型晶体管。
图10的斜视图示出了现有的高功率异质结双极型晶体管(以下简称之为异质结双极型晶体管)的外观。在图中，51是异质结双极型晶体管，在其上表面上配置有集电极端子52、基极端子53、2个发射极端子54和架空跨接(air-bridge)电极35，在其内部形成有下边要讲的多个晶体管单元。
图11示出了已形成于异质结双极型晶体管的内部的晶体管单元的构造，是图10的A-A’断面的局部放大图。图中，1是半绝缘性的GaAs衬底，在该GaAs衬底1上边，以带台阶的台面形状依次叠层配置有缓冲层2、n+-GaAs子集电极层3、n-GaAs集电级层4和P+-GaAs基极层5，并形成有把其两侧埋起来的绝缘化区域21.接着，在n+-GaAs子集电极层3的上表面上形成集电极电极33、该集电极电极33被连到架空跨接电极35上。在P+-GaAs基极层5的上表面的中央部分上，以倒台面状地依次叠层配置有n-AlGaAs层6、n-Al0.26Ga0.74As发射极层7、n-AlxGa1-xAs镇流电阻层59、n+-GaAs间隔层11、n-InGaAs层12、和n+-In0.5Ga0.5As发射极接触层13。而且，在p+-GaAs基极层5的上表面的两端部分上形成基极电极31、基极电极31被连接到基极端子53上。以外，在发射极接触层13上边配置发射极电极34(发射极手指)、该发射极电极34被连到发射极端子54上。这里，从n+-GaAs子集电极层3到n+-In0.5Ga0.5As发射极接触层13的这些层构成了晶体管单元15。
由于在异质结双极型晶体管51中，在发射极端子54与集电极端子52之间像上述那样地并联形成有多个晶体管单元15(在图中画出了10个)，故高输出功率是可能的。但是，使并联地形成的各晶体管单元15均匀地进行动作并不容易，而当产生了不均匀动作时，电流就会集中到一个晶体管单元15上去，使异质结双极型晶体管51形成热击穿或破坏性的故障。为了解决这一问题，在各个晶体管单元15的发射极层7与发射极电极34之间分别配置有镇流电阻层59使得流入各晶体管单元15的电流均匀化。
然而，作为该镇流电阻层59的材料，上述异质结双极型晶体管51用的是AlxGa1-xAs，但也有使用低浓度地掺杂后的GaAs的(参看D.UEDA et.al，ELECTRONICS LETTERS，Vol.25，No.19，P.1268(1989))。但是，在使用这种低浓度地掺杂后的GaAs的情况下，为了得到实现晶体管单元的均匀动作所必须以镇流电阻值，必须以1×1016cm-3以下的载流子浓度形成2000埃以上的厚度的镇流电阻层。在这种情况下，由于载流子浓度低，故表面耗尽层将变宽。当从侧面使在发射极中流动的电流变得狭窄时，镇流电阻层就要变得非常之厚，所以在工艺处理中发射极断面形状的控制性将会恶化。由于载流子浓度低，故镇流电阻层的电阻值将受注入电子调制。在形成基极电极时要使基极最上面露出来(参看图11)，但当增厚镇流电阻层时，刻蚀量将增加，因而将增加不均匀性，故存在着不能使基极的最上面落出来，因而基极电阻不均匀等的问题。
另一方面，把AlxGa1-xAs用于镇流电阻层的情况下也存在着下述问题。
即作为把AlxGa1-xAs镇流层的Al组分x定为x＝0.2-0.35的例子，有载于J.K.Twynam et.al，Abstracts of Topical workshop onHeterostructure Micro electronics，p.64，Aug.1994中的例子，作为把x定为x＞0.4的例子有载于特许公开平7-7013号公报中的例子，但把Al组分x定成为x＝0.2-0.35的情况下，由于电子迁移率比较高，故与GaAs的情况下相同，必须使载流子浓度为约1016cm-3。但是，AlxGa1-xAs层的掺杂浓度与载流子浓度之间的关系，如图6所示，在掺杂浓度高于1017cm-3的情况下，载流子浓度大体上与掺杂浓度成比例，但当掺杂浓度变为约1016cm-3时，由于存在着残余杂质，故载流子浓度将急剧下降。为此，存在着非常难于把载流子浓度控制为约1016cm-3的问题。另外，在AlxGa1-xAs层的载流子浓度与在晶片面内的电阻率ρ的不均匀性之间的关系中，如图7所示，存在着当载流子浓度变得低于1016cm-3时，晶片面内的电阻率ρ的不均匀性将变得非常之大的问题。
另一方面，在把Al组分x定为x＞0.4的情况下，由于电子迁移率变小。故在上述低浓度地进行掺杂的GaAs层的情况下的那些问题和在上述定为x＝0.2-0.3的情况下的关于载流子浓度的那些问题将会消除。
但是，在这种情况下，首先存在着当在上述Al组分x的范围内形成AlxGa1-xAs镇流电阻层时具有难于控制其电阻率ρ的情况这样的问题。
其次，就像载于上述特许公开平7-7013号公报中的构造以及上述异质结双极型晶体管51的构造那样，当与AlxGa1-xAs镇流电阻层相邻地配置GaAs层时，由于AlxGa1-xAs镇流电阻层与GaAs层之间的能带不连续非常之大，故将产生下述问题。
即，图12示出的是n-AlxGa1-xAs镇流电阻层的电阻与温度的关系，这是一种对于温度T把该温度T下的电阻RE(T)与常温下的电阻RE(30℃)之比画了出来的图，如图所示，在镇流电阻层为GaAs及Al组分小的n-Al0.2Ga0.8As的情况下，其电阻对温度的依赖性小，但在Al组分大的n-Al0.8Ga0.2As的情况下，其电阻的温度依赖性大。而且伴随着温度的上升，其电阻将减小。此外，图13示出的是电压和电阻值对n-Al0.8Ga0.2As镇流电阻层的电流的曲线图，如图所示，镇流电阻层的电阻值表示出随着电流的增加而减少的负阻现象。这些现象都是将招致晶体管单元15的不均匀动作的因素。
本发明就是为解决这些问题而创造出来的，目的是借助于使AlxGa1-xAs镇流电阻层的Al组分和载流子浓度进行优化以及设置与镇流电阻相邻的倾斜连接层的办法，提供一种使晶体管单元可以进行均匀的动作的异质结双极型晶体管。
根据本发明的第一方面，一种异质结双极型晶体管，把在发射极电极与集电极电极之间具备发射极层，基极层和集电极层的多个晶体管单元并联地形成的异质结双极型晶体管中，在上述发射极层与上述发射极电极之间，具有由AlxGa1-xAs(0.5≤x≤1)构成的镇流电阻层。
根据本发明的第二方面，一种异质结双极型晶体管，在上述第一方面的异质结双极型晶体管中，制作成使上述镇流电阻层的载流子浓度高于1×1017cm-3的异质结双极型晶体管。
根据本发明的第三方面，一种异质结双极型晶体管，在上述第一或第二方面的异质结双极型晶体管中，形成由半导体构成的倾斜连接层，使之与上述镇流电阻层的至少一面相连，并使该倾斜连接层其带隙在其厚度方向上，具有从与在上述镇流电阻层一侧的该镇流电阻层的带隙相等的值慢慢地变化到与在和上述镇流电阻层相反一侧的、在该相反一侧与该倾斜连接层相连的层的带隙相等的值的异质结双极型晶体管。
本发明第一方面的异质结双极型晶体管，如图1所示，是在把在发射极电极34与集电极电极33之间具备发射极层7，基极层5和集电极层4的多个晶体管单元并联起来形成的异质结双极型晶体管中，在上述发射极层7与上述发射极电极34之间，具备有由AlxGa1-xAs(0.5≤x≤1)构成的镇流电阻层9的异质结双极型晶体管。因此，如图4所示，结果就变成为不包括电阻率ρ对Al组分x取极大值的X＝0.4附近的范围，异质结双极型晶体管制造工序中的AlxGa1-xAs镇流电阻层9的电阻率ρ的控制就变得容易了。结果是可以提高异质结双极型晶体管的成品率。
本发明第二方面的异质结双极型晶体管，如图5所示，是在上述第一方面的异质结双极型晶体管中，作成为使镇流电阻层49的载流子浓度高于1×1017cm-3的异质结双极性晶体管。因此，异质结双极型晶体管的制造工序中的载流子浓度的控制将变得容易起来，且可改善镇流电阻值的控制性。此外，如图8所示，晶片40面内的电阻率ρ的均匀性可以提高，还可以改善晶片40的生长时期不同时的电阻率ρ的重复性。其结果是可以提高异质结双极型晶体管的成品率。
本发明第三方面的异质结双极型晶体管，如图9所示，是在上述第一或第二方面的异质结双极型晶体管中，形成由半导体构成倾斜连接层8和10，使与镇流电阻层49的至少一面相连，并把该倾斜连接层8和10作成为使得其带隙在其厚度方向上，具有从在与上述镇流电阻层49一侧的该镇流电阻层49的带隙相等的值，慢慢地变化为在与上述镇流电阻层49相反一侧的，在该相反一侧与该倾斜连接层8和10相连的层7和11的带隙相等的值的异质结双极型晶体管。因此，上述镇流电阻层49和与上述倾斜连接层8、10相邻接的层7，11之间的能带不连续得以缓和、改善镇流电阻值的温度依赖性、且可以防止镇流电阻层表现出负阻现象。结果是可以实现晶体管单元15的均匀的动作。
下面对附图进行简单说明。
图1的放大断面图示出了本发明的实施例1的异质结双极型晶体管的构造。
图2的工序断面图示出了本发明的实施例1的异质结双极型晶体管的制造方法。
图3示出了载流子浓度和迁移率对n-AlxGa1-xAs半导体层的Al组分x的关系。
图4示出了电阻率ρ对n-AlxGa1-xAs半导体层的Al组合x的关系。
图5的放大断面图示出了本发明的实施例的异质结双极型晶体管的构造。
图6示出了载流子浓度对n-AlxGa1-xAs半导体层的掺杂浓度的关系。
图7示出了晶片面内的电阻率ρ的不均匀性对n-AlxGa1-xAs半导体层的载流子浓度的关系。
图8示出了电阻率ρ对本发明的实施例2的镇流电阻层的晶片面内的位置的关系。
图9的放大断面图示出了本发明的实施例3的异质结双极型晶体管的构造。
图10的斜视图示了现有异质结双极型晶体管的外观。
图11的放大断面图示出了现有异质结双极型晶体管的构造。
图12示出了现有异质结双极型晶体管中的镇流电阻层的电阻值对温度的依赖性。
图13示出了电压和电阻值对现有异质结双极型晶体管中的镇流电阻层的电流的关系。
实施例
实施例1
对本发明的一个实施例进行说明。
图1的放大断面图示出了本实施例1的异质结双极型晶体管的构造。图中，1是半绝缘性GaAs衬底，在该GaAs衬底1上边配置由超晶格层或非掺杂GaAs层或它们两者的组合构成的缓冲层2。在缓冲层2上边配置已进行了高浓度掺杂的n+-GaAs子集电极层3(载流子浓度5×1018cm-3，厚度500nm)。在n+-GaAs子集电极层3上边配置已进行了低浓度掺杂的n-GaAs集电极层4(载流子浓度3×1016cm-3，厚度700nm)。在n-GaAs集电极层4上边配置已进行高浓度掺杂的p+-GaAs基极层5(载流子浓度4×1019cm-3，厚度70nm)并连接到基极电极31上。这些缓冲层2、n+-GaAs子集电极层3、n-GaAs集电极层4和p+-GaAs基极层5被形成为带台阶的凹槽状，且形成有把其两侧埋起来的绝缘化区域21。接着，在本身即是上述凹槽状的阶梯面的n+-GaAs子集电极层3的上表面的一部分上形成集电极电极33，该集电极电极33被连接到架空跨接电极35上。
在p+-GaAs基极层5上边配置Al组分从0慢慢变化到0.26的n-GaAs层6(载流子浓度1×1018cm-3，厚度26nm)。在n-GaAs层6上边配置n-Al0.26Ga0.74As发射极层7(载流子浓度1×1018cm- 3，厚度90nm)。在n-Al0.26Ga0.74As发射极层7上边配置n-AlxGa1-xAs镇流电阻层9(0.5≤x≤1，厚度100nm)。其中AlxGa1-xAs镇流电阻层9的Al组分x在本实施例中作成为0.8。在n-AlxGa1-xAs镇流电阻层9上边配置已进行了高浓度掺杂的n+-GaAs间隔层11(载流子浓度5×1018cm-3，厚度30nm)。在n+-GaAs间隔层11上边配置In组分从0逐渐变化到0.5，载流子浓度从5×1018cm-3逐渐变化到4×1019cm-3的n-InGaAs层12(厚度50nm)。在n-InGaAs层12上边配置已进行了高浓度掺杂的n+-In0.5Ga0.5As发射极接触层13(载流子浓度4×1019cm-3，厚度50nm)，并连接到发射极电极34上。于是，从n+-GaAs子集电极层3到n+-In0.5Ga0.5As发射极接触层13的这些层构成了晶体管单元15。
图2(a)-(g)的工序断面图示出了本实施例1的异质结双极型晶体管的制造方法，图中，与图1相同的标号表示相同或相当的部分，22是SiON膜、23是WSi膜、24是光刻胶、25是发射极台面。
以下依据图2(a)-(g)说明本实施例1的异质结双极型晶体管的制造方法。
首先，如图2(a)所示，用外延生长法依次在半绝缘性GaAs衬底1上叠层生长缓冲区2、n+-GaAs子集电极层3、n-GaAs集电极层4、p+-GaAs基极层5、n-AlGaAs层6、n-Al0.26Ga0.74As发射极层7，n-Al0.8Ga0.2As镇流电阻层9、n+-GaAs间隔层11、n-InGaAs层12和n+-In0.5Ga0.5As发射极接触层13。
其次，在上述叠层形成的半导体层2-13上用离子注入法形成如图2(b)所示的绝缘化区域21。
其次，在n+-In0.5Ga0.5As发射极接触层13上的规定区域上叠层形成将成为虚拟发射极(dummy emitter)的SiON膜22和WSi膜23，并以该SiON膜22和WSi膜23为掩模，对上述叠层形成的半导体层2-13及绝缘化区域21进行刻蚀，直到p+-GaAs基极层5的上表面的高度，同这种办法，在示于图2(c)的那样的该p+-GaAs基极层5上边形成发射极台面25。
接着，以SiON膜22和WSi膜23为掩模，用通常的电极形成工序，在示于图2(d)的那样p+-GaAs基极层5上边形成基极电极31。另外在WSi膜23上边留下了基极电极31。
接着，用刻蚀法除去绝缘化区域21的规定的区域，同样，在示于图2(e)的那样的n+-GaAs子集电极层3上边形成集电极电极33。
其次，用光刻胶24把整个衬底覆盖起来，之后，除去发射极台面25上的SiON膜22，WSi膜23及留了下来的衬底电极层31。之后，用发射极电极层34把整个衬底覆盖起来。在示于图2(f)的那样的发射极台面25的n+-In0.5Ga0.5As发射极接触层13上边形成发射极电极34。
其次，除去光刻胶24、和该光刻胶24上的不要的发射极电极层34，之后，形成示于图2(g)的那样的架空跨接电极35，使得把集电极电极33与集电极端子(没画出来)连接起来。
其次，对于n-AlxGa1-xAs镇流电阻层9的Al组分x的最佳范围进行说明。
图3示出了载流子浓度和迁移率对n-AlxGa1-xAs半导体层的Al组分x的关系。图4示出了n-AlxGa1-xAs半导体层的Al组分x与电阻率ρ的关系。在把Si之类的施主杂质掺进AlxGa1-xAs中去的时候，杂质能级将依赖于Al组分x而变化。该杂质能级在Al组分x约为0.4附近变得最深，当Al组分x比0.4低或高时杂质能级都将变浅。因此，在掺进了相同浓度的施主杂质的情况下，对电传导作出贡献的载流子浓度如图3所示，在Al组分x为0.4附近将变得最少。此外，载流子的迁移率，如图3所示，随着Al组分x从0开始增加而逐渐下降，但在Al组分x为0.4附近将急剧地下降，在Al组分x超过0.5时则将变成几乎固定的低的值。在这里，电阻率与(电荷)×(载流子浓度)×(迁移率)成反比例。因此，如图4所示，电阻率ρ随着Al组分x的增加而缓慢地增加，且在Al组分x为0.4附近变成极大值，而在Al组分x大于0.5的区域中，则在保持比Al组分x小的区域的值高的值的同时逐渐地减少。这样一来，由于在Al组分x为0.4附近，即使对于不大的Al组分的不均匀性电阻率ρ也将变化得很大，所以在异质结双极型晶体管的制造工序中，n-AlxGa1-xAs镇流电阻层9的电阻率ρ的控制变得很困难。
在本实施例1中，把Al组分x限制在0.5≤x≤1的范围之内，故结果变成不把电阻率ρ对于Al组分x取极大值的x＝0.4附近的范围包含在内，所以异质结双极型晶体管的制造工序中的n-AlxGa1-xAs镇流电阻层9的电阻率ρ的控制就变得容易起来。结果是可以提高异质结双极型晶体管的成品率。另外，在Al组分x为0.5≤x≤1的范围内，由于载流子的迁移率低，故就像后边要讲的那样，借助于提高载流子的浓度，可以改善镇流电阻值的控制性。
实施例2
说明本发明的另一个实施例。
图5的放大断面图示出了本实施例2的异质结双极型晶体管的构造。图中与图1相同的标号表示相同或相当的部分，49是以2×1017cm-3的载流子浓度进行了掺杂的Al0.8Ga0.2As镇流电阻层(厚度100nm)。在这里，镇流电阻层49的材料，就如在实施例1中曾说明过的那样，不限于Al0.8Ga0.2As，可以用Al组分x处于0.5≤x≤1的范围之内的n-AlxGa1-xAs。此外镇流电阻层49的厚度在本实施例中定成为100nm，但在Al组分x变化的情况下，需要使之与为了使晶体管单元15均匀地进行动作所必需的镇流电阻的设计值协调一致地变化。
本实施例2的异质结双极型晶体管除去把Al0.8Ga0.2As镇流电阻层49掺杂为2×1017cm-3的载流子浓度之外，可用和实施例1的情况同样地进行制造。
其次，对镇流电阻层49的载流子浓度的最佳范围进行说明。
图6示出了载流子浓度与n-AlxGa1-xAs半导体层的掺杂浓度的关系，图7示出了晶片面内的电阻率ρ的不均匀性(标准偏差/平均值)与n-AlxGa1-xAs晶片的载流子浓度的关系。
n-AlxGa1-xAs的载流子浓度，如图6所示，几乎不依赖于Al组分x，在掺杂浓度高于1017cm-3时大体上与掺杂浓度成比例。但是，当掺杂浓度变为约1016cm-3时，载流子将被残余杂质捕获而使载体子浓度急剧下降。因此，把载流子浓度控制为1016cm-3左右是非常之难的。此外，n-AlxGa1-xAs晶片的晶面内的电阻率ρ的不均匀，如图7所示，随着其载流子浓度变低而增加，当载流子浓度变为1016cm-3以下时将急剧地变大。另外几乎与Al组分x无关。
这样一来，采用把n-AlxGa1-xAs镇流电阻层49的载流子浓度限定于1×1017cm-3的范围的办法，就可以几乎与Al组分x无关地容易地对载流子浓度进行控制，可以减小晶片面内的电阻率的不均匀。
图8示出了本实施例2的晶片的电阻率ρ与该晶片面内位置的关系。图中40是晶片、○和●分别表示该晶片40面的互相垂直的两个直径方向的各个位置上的电阻率ρ的值。就如图中示出的那样，在本实施例2的晶片中，该晶片40面内的电阻率ρ的不均匀已变得非常之小。
如上所述，在本实施例2中，由于把n-AlxGa1-xAs(0.5≤x≤1)镇流电阻层49的载流子浓度定为1×1017cm-3以上，因此，制造工序中的该载流子浓度的控制变得容易了起来，因而可以改善镇流电阻值的控制性。另外，可以改善晶片40面内的电阻率ρ的均匀性，还可以改善晶片40的生长时期不同的情况下的电阻率ρ的重复性。结果是可以提高异质结双极型晶体管的成品率。
实施例3
说明本发明的再一个实施例。
图9的放大断面图示出了本实施例3的异质结双极型晶体管的构造，图中与图5相同的标号表示相同或相当的部分。8是形成并配置于n-Al0.26Ga0.74As发射极层7与n-Al0.8Ga0.2As镇流电阻层49之间的，Al组分由0.26缓慢地变化到0.8的n-AlGaAs下侧倾斜连接层8(载流子浓度1×1018cm-3，厚度30nm)，10是形成并配置于n-Al0.8Ga0.2As镇流电阻层49与n+-GaAs间隔层11之间的，Al组分由0.8缓慢地变为0的AlGaAs上侧倾斜连接层10(载流子浓度1×1018cm-3，厚度30nm)。其中，镇流电阻层49的材料，如在实施例1中说过的那样，不限于n-Al0.8Ga0.2As，可以使用Al组分处于0.5≤x≤1的范围之内的n-AlxGa1-xAs。在这种情况下，与位于镇流电阻层49的上下的n-AlGaAs下侧倾斜连接层8和n-AlGaAs上侧倾斜连接层10的n-AlxGa1-xAs与镇流电阻层相连的部分的Al组分x，要与n-AlxGa1-xAs镇流电阻层的Al组分x相等。另外，n-AlGaAs层6和n-InGaAs层12在其厚度方向上Al组分或In组分具有缓缓变化的值，但该层6是为了提高增益而设置的，而该层12是为了缓和晶格常数的不匹配而设置的，其目的和上述n-AlGaAs下侧倾斜连接层8和n-AlGaAs上侧倾斜连接层10不一样。
本实施例3的异质结双极型晶体管，除了分别把n-AlGaAs下侧倾斜连接层8形成并配置于n-Al0.26Ga0.74As发射极层7与n-Al0.8Ga0.2As镇流电阻层49之间，把AlGaAs上侧倾斜连接层10形成并配置于n-Al0.8Ga0.2As镇流电阻层49与n+-GaAs间隔层11之间以外，可与实施例2上的情况一样地进行制造。此外，n-AlGaAs下侧倾斜连接层8和n-AlGaAs上侧倾斜连接层10，借助于在例如分子束外延生长法中，使Ga的温度保持恒定，使Al的温度和时间一起缓缓地进行变化的办法，就可以形成为使得Al组分x在厚度方向上缓缓地进行变化。
在本实施例3中，由于在n-Al0.8Ga0.2As镇流电阻层49的下侧配置有n-AlGaAs下侧倾斜连接层8，其Al组分在其厚度方向上，从与作为下层的n-Al0.26Ga0.74As发射极层7的Al组分相同的值0.26缓缓地变化为与作为上层的n-Al0.8Ga0.2As镇流电阻层49的Al组分相同的值0.8，在上述n-Al0.8Ga0.2As镇流电阻层49的上侧配置有n-AlGaAs上侧倾斜层10，其Al组分在其厚度方向上，从与作为下层n-Al0.8Ga0.2As镇流电阻层49的Al组分相等的值0.8缓缓地变化为作为上层的n+-GaAs间隔层11的Al组分相同的值0，所以结果就变成为在n-Al0.26Ga0.74As发射极层7与n-Al0.8Ga0.2As镇流电阻层49之间，以及在n-Al0.8Ga0.2As镇流电阻层49与n+-GaAs间隔层11之间，其带隙连续地进行变化，因而可以缓和Al组分大的n-Al0.8Ga0.2As镇流电阻层49和位于其上下的n+-GaAs间隔层11及n-Al0.26Ga0.74As发射层7之间的能带不连续，可以改善镇流电阻值的温度依赖性，而且可以防止n-Al0.8Ga0.2As镇流电阻层49表现出负阻现象。结果是可以实现晶体管单元15的均匀的动作。
再有，在本实施例3中，虽然在镇流电阻层49的上下两侧配置了倾斜连接层10和8，但在位于镇流电阻层49的上下的层之中，在任何一侧的层的Al组分与镇流电阻层49的Al组成之差小的情况下，也可以省去该层一侧的倾斜连接层。
Claims (3)
1.一种异质结双极型晶体管，在把在发射极电极与集电极电极之间具备有发射极层，基极层和集电极层的多个晶体管并联形成的异质结双极型晶体管中，其特征是：
在上述各晶体管单元的发射极层与上述发射极电极之间具有由AlxGa1-xAs(0.5≤x≤1)构成的镇流电阻层。
2.如权利要求1所述的异质结双极型晶体管，其特征是：
上述镇流电阻层的载流子浓度高于1×1017cm-3。
3.如权利要求1或2所述的异质结双极型晶体管，其特征是：
形成由半导体构成的倾斜连接层，使之与上述镇流电阻层的至少一面相连，
该倾斜连接层的带隙在其厚度方向上具有从与在上述镇流电阻层一侧上的该镇流电阻层的带隙大体上相等的值缓缓地变化到在与上述镇流电阻层相反一侧的，在该相反一侧与该倾斜连接层相连接的层的带隙大体上相等的值。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7320356A JPH09162194A (ja) | 1995-12-08 | 1995-12-08 | ヘテロ接合バイポーラトランジスタ |
| JP320356/95 | 1995-12-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1158008A true CN1158008A (zh) | 1997-08-27 |
Family
ID=18120570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96122899A Pending CN1158008A (zh) | 1995-12-08 | 1996-11-07 | 异质结双极型晶体管 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0778622B1 (zh) |
| JP (1) | JPH09162194A (zh) |
| KR (1) | KR970054488A (zh) |
| CN (1) | CN1158008A (zh) |
| DE (1) | DE69604149T2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327523C (zh) * | 2001-11-01 | 2007-07-18 | M/A-Com公司 | 具有基极条和集电极条的功率放大器 |
| CN109194153A (zh) * | 2010-11-02 | 2019-01-11 | 三菱电机株式会社 | 电动式动力转向用电源模块及使用其的电动式动力转向驱动控制装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19834491A1 (de) | 1998-07-31 | 2000-02-03 | Daimler Chrysler Ag | Anordnung und Verfahren zur Herstellung eines Heterobipolartransistors |
| GB2341974A (en) | 1998-09-22 | 2000-03-29 | Secr Defence | Semiconductor device incorporating a superlattice structure |
| KR100504190B1 (ko) * | 1998-09-25 | 2005-10-26 | 매그나칩 반도체 유한회사 | 헤테로 바이폴라 트랜지스터의 브릿지 형성방법 |
| US6768140B1 (en) * | 2002-04-03 | 2004-07-27 | Skyworks Solutions, Inc. | Structure and method in an HBT for an emitter ballast resistor with improved characteristics |
| DE102005021450B4 (de) * | 2005-05-10 | 2009-04-23 | Atmel Germany Gmbh | Integrierter Schaltkreis und Verfahren zur Herstellung eines integrierten Schaltkreises und dessen Verwendung |
| JP5660115B2 (ja) | 2012-12-18 | 2015-01-28 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0562272A3 (en) * | 1992-03-23 | 1994-05-25 | Texas Instruments Inc | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
| JP2734875B2 (ja) * | 1992-04-28 | 1998-04-02 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
| JP2958213B2 (ja) * | 1993-06-08 | 1999-10-06 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
-
1995
- 1995-12-08 JP JP7320356A patent/JPH09162194A/ja active Pending
-
1996
- 1996-10-08 KR KR1019960044518A patent/KR970054488A/ko not_active Application Discontinuation
- 1996-11-07 CN CN96122899A patent/CN1158008A/zh active Pending
- 1996-11-21 DE DE69604149T patent/DE69604149T2/de not_active Expired - Fee Related
- 1996-11-21 EP EP96118722A patent/EP0778622B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327523C (zh) * | 2001-11-01 | 2007-07-18 | M/A-Com公司 | 具有基极条和集电极条的功率放大器 |
| CN109194153A (zh) * | 2010-11-02 | 2019-01-11 | 三菱电机株式会社 | 电动式动力转向用电源模块及使用其的电动式动力转向驱动控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970054488A (ko) | 1997-07-31 |
| EP0778622A2 (en) | 1997-06-11 |
| DE69604149T2 (de) | 2000-04-27 |
| EP0778622A3 (en) | 1997-11-26 |
| EP0778622B1 (en) | 1999-09-08 |
| JPH09162194A (ja) | 1997-06-20 |
| DE69604149D1 (de) | 1999-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1236590A (en) | Semiconductor device with hole conduction via strained lattice | |
| CN1156899C (zh) | 形成异质结双极晶体管的硅-锗基区的方法 | |
| US7906796B2 (en) | Bipolar device and fabrication method thereof | |
| JP2005505921A (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| CN1505170A (zh) | SiC-MISFET及其制造方法 | |
| CN1787228A (zh) | 半导体器件 | |
| JPH06342921A (ja) | 電力用縦型電界効果デバイス | |
| CN1819270A (zh) | 场效应晶体管和制造场效应晶体管的方法 | |
| CN1166001C (zh) | 碳化硅场控双极型开关 | |
| CN1667804A (zh) | 异质结双极晶体管及其制造方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| US20010040255A1 (en) | Electrode contact section of semiconductor device | |
| US5506153A (en) | Method for manufacture of a controllable power semiconductor element with buffer zone | |
| US5003366A (en) | Hetero-junction bipolar transistor | |
| CN1177373C (zh) | 半导体器件及其制造方法 | |
| CN1158008A (zh) | 异质结双极型晶体管 | |
| CN1112731A (zh) | 外延向上生长方法和器件 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| KR19990023121A (ko) | 반도체 장치 및 그 제조방법 | |
| CN1698209A (zh) | 半导体器件及其制造方法 | |
| CN1638142A (zh) | 半导体器件 | |
| CN100350577C (zh) | 氮化砷化镓铟系异质场效应晶体管及其制造方法和使用它的发送接收装置 | |
| CN1146827A (zh) | 半导体器件及生产工艺 | |
| US6525374B1 (en) | Semiconductor component with a high breakdown voltage | |
| CN1227742C (zh) | 在碳化硅中制造双极结晶体管的方法和得到的器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C01 | Deemed withdrawal of patent application (patent law 1993) | ||
| WD01 | Invention patent application deemed withdrawn after publication |