JP3316471B2 - バラスト抵抗及びヘテロ接合バイポーラトランジスタ - Google Patents
バラスト抵抗及びヘテロ接合バイポーラトランジスタInfo
- Publication number
- JP3316471B2 JP3316471B2 JP08521299A JP8521299A JP3316471B2 JP 3316471 B2 JP3316471 B2 JP 3316471B2 JP 08521299 A JP08521299 A JP 08521299A JP 8521299 A JP8521299 A JP 8521299A JP 3316471 B2 JP3316471 B2 JP 3316471B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heterojunction bipolar
- gaas
- ballast
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はヘテロ接合バイポー
ラトランジスタに関するものである。
ラトランジスタに関するものである。
【０００２】
【従来の技術】従来、パワー用のヘテロ接合バイポーラ
トランジスタが有する問題として、熱暴走がある。この
熱暴走とは、ヘテロ接合バイポーラトランジスタが、動
作時にコレクタ電流によりヘテロ接合バイポーラトラン
ジスタが発熱し、該発熱によりコレクタ電流が増加し、
さらに上記トランジスタの発熱を生じる正帰還の破壊の
ことである。この熱暴走を防ぐために、特開平３−４６
３３４号公報に示されるようにエミッタ層と同一導電型
でかつエミッタ層よりも低濃度のＧａＡｓ層をバラスト
抵抗として設ける構造が知られている。
トランジスタが有する問題として、熱暴走がある。この
熱暴走とは、ヘテロ接合バイポーラトランジスタが、動
作時にコレクタ電流によりヘテロ接合バイポーラトラン
ジスタが発熱し、該発熱によりコレクタ電流が増加し、
さらに上記トランジスタの発熱を生じる正帰還の破壊の
ことである。この熱暴走を防ぐために、特開平３−４６
３３４号公報に示されるようにエミッタ層と同一導電型
でかつエミッタ層よりも低濃度のＧａＡｓ層をバラスト
抵抗として設ける構造が知られている。
【０００３】以下に、従来のバラスト抵抗を有するＡｌ
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タについて説明する。図８に、ＡｌＧａＡｓ／ＧａＡｓ
のヘテロ接合バイポーラトランジスタの断面構造を、図
９に、本構造のベースエミッタ間及びコレクタエミッタ
間にそれぞれＶBE，ＶCEの電圧が印加された時のバンド
図を示す。ここで、８１，９１は半絶縁性ＧａＡｓ基
板、８２，９２はコレクタ電極Ｅcが設けられたサブコ
レクタ層であるｎ+−ＧａＡｓ層（膜厚５０００Å、ｎ
型のキャリア濃度をｎとする。ｎ＝５×１０18ｃ
ｍ-3）、８３，９３はコレクタ層であるｎ−ＧａＡｓ層
（膜厚５０００Å，ｎ＝５×１０16ｃｍ-3）、８４，９
４はベース電極Ｅbが設けられたベース層であるｐ+−Ｇ
ａＡｓ層（膜厚７００Å，ｐ型のキャリア濃度をｐとす
る。ｐ＝４×１０19ｃｍ-3）、８５，９５はエミッタ層
であるｎ−Ａｌ0.3Ｇａ0.7Ａｓ層（膜厚８００Å，ｎ＝
５×１０17ｃｍ-3）、８６，９６はＡｌとＧａの組成が
直線的に変化する傾斜構造を有するｎ−ＡｌyＧａ1-yＡ
ｓ層（ｙ＝０〜０．３，膜厚５００Å、ｎ＝５×１０17
ｃｍ-3）、８７，９７はバラスト抵抗であるｎ-−Ｇａ
Ａｓ層（膜厚２０００Å，ｎ＝１０16ｃｍ-3）、８８，
９８はエミッタ電極Ｅｅと接触するためのｎ+−ＧａＡ
ｓ層（膜厚１０００Å，ｎ＝５×１０18ｃｍ-3）を示し
ている。図８において、特開平３−４６３３４号公報と
の違いはｎ−ＡｌyＧａ1-yＡｓ層８６は、エネルギーギ
ャップを生じないように、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層８
５との界面でｙ＝０．３、ｎ-−ＧａＡｓ層８７との界
面でｙ＝０となるようにＡｌの組成ｙを徐々に減じた傾
斜構造を有している点である。また、図９において伝導
帯は、ГバレーとГバレーより高エネルギーのＬバレー
を示している。
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タについて説明する。図８に、ＡｌＧａＡｓ／ＧａＡｓ
のヘテロ接合バイポーラトランジスタの断面構造を、図
９に、本構造のベースエミッタ間及びコレクタエミッタ
間にそれぞれＶBE，ＶCEの電圧が印加された時のバンド
図を示す。ここで、８１，９１は半絶縁性ＧａＡｓ基
板、８２，９２はコレクタ電極Ｅcが設けられたサブコ
レクタ層であるｎ+−ＧａＡｓ層（膜厚５０００Å、ｎ
型のキャリア濃度をｎとする。ｎ＝５×１０18ｃ
ｍ-3）、８３，９３はコレクタ層であるｎ−ＧａＡｓ層
（膜厚５０００Å，ｎ＝５×１０16ｃｍ-3）、８４，９
４はベース電極Ｅbが設けられたベース層であるｐ+−Ｇ
ａＡｓ層（膜厚７００Å，ｐ型のキャリア濃度をｐとす
る。ｐ＝４×１０19ｃｍ-3）、８５，９５はエミッタ層
であるｎ−Ａｌ0.3Ｇａ0.7Ａｓ層（膜厚８００Å，ｎ＝
５×１０17ｃｍ-3）、８６，９６はＡｌとＧａの組成が
直線的に変化する傾斜構造を有するｎ−ＡｌyＧａ1-yＡ
ｓ層（ｙ＝０〜０．３，膜厚５００Å、ｎ＝５×１０17
ｃｍ-3）、８７，９７はバラスト抵抗であるｎ-−Ｇａ
Ａｓ層（膜厚２０００Å，ｎ＝１０16ｃｍ-3）、８８，
９８はエミッタ電極Ｅｅと接触するためのｎ+−ＧａＡ
ｓ層（膜厚１０００Å，ｎ＝５×１０18ｃｍ-3）を示し
ている。図８において、特開平３−４６３３４号公報と
の違いはｎ−ＡｌyＧａ1-yＡｓ層８６は、エネルギーギ
ャップを生じないように、ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層８
５との界面でｙ＝０．３、ｎ-−ＧａＡｓ層８７との界
面でｙ＝０となるようにＡｌの組成ｙを徐々に減じた傾
斜構造を有している点である。また、図９において伝導
帯は、ГバレーとГバレーより高エネルギーのＬバレー
を示している。
【０００４】以上述べたように、熱暴走を防ぐためＡｌ
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タのバラスト抵抗として、通常、エミッタ層と同一導電
型で低濃度のＧａＡｓ層が用いられてきた。
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タのバラスト抵抗として、通常、エミッタ層と同一導電
型で低濃度のＧａＡｓ層が用いられてきた。
【０００５】
【発明が解決しようとする課題】ところで、ＡｌＧａＡ
ｓ／ＧａＡｓのヘテロ接合バイポーラトランジスタを安
定動作させるためには、熱暴走の正帰還を断ち切ること
が必要である。そのためには、トランジスタの温度上昇
によるコレクタ電流の増加を防ぐことが必要であり、そ
の一方法としてバラスト抵抗が用いられてきた。しかし
ながら、バラスト抵抗は寄生抵抗として働くためヘテロ
接合バイポーラトランジスタの特性を劣化させるといっ
た問題があった。
ｓ／ＧａＡｓのヘテロ接合バイポーラトランジスタを安
定動作させるためには、熱暴走の正帰還を断ち切ること
が必要である。そのためには、トランジスタの温度上昇
によるコレクタ電流の増加を防ぐことが必要であり、そ
の一方法としてバラスト抵抗が用いられてきた。しかし
ながら、バラスト抵抗は寄生抵抗として働くためヘテロ
接合バイポーラトランジスタの特性を劣化させるといっ
た問題があった。
【０００６】したがって、正常動作状態、即ちトランジ
スタの温度は低い状況で抵抗値が低く、熱暴走状態、即
ちトランジスタの温度が高い状況で抵抗値が高くなるよ
うなバラスト抵抗が望まれている。換言すれば抵抗値の
温度係数（以下、単に温度係数とする）の高いバラスト
抵抗が望まれている。
スタの温度は低い状況で抵抗値が低く、熱暴走状態、即
ちトランジスタの温度が高い状況で抵抗値が高くなるよ
うなバラスト抵抗が望まれている。換言すれば抵抗値の
温度係数（以下、単に温度係数とする）の高いバラスト
抵抗が望まれている。
【０００７】一方、従来から用いられているバラスト抵
抗としてのＧａＡｓ層は比較的低い温度係数を有し、そ
の値はおよそ０．００１℃-1程度である。
抗としてのＧａＡｓ層は比較的低い温度係数を有し、そ
の値はおよそ０．００１℃-1程度である。
【０００８】そこで、本発明の目的は、上記問題点を解
決するためになされたものであり、新規でかつ高性能の
バラスト抵抗を有するヘテロ接合バイポーラトランジス
タを提供することにある。
決するためになされたものであり、新規でかつ高性能の
バラスト抵抗を有するヘテロ接合バイポーラトランジス
タを提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するために、熱励起により、半導体の伝導帯の電子が
低エネルギー伝導帯から高エネルギー伝導帯に励起され
ることによって半導体の抵抗が大きくなるバラスト抵抗
であって、前記半導体はＡｌ x Ｇａ 1-x Ａｓ（０＜ｘ≦
０．４）からなり、かつ、前記半導体はアルミの組成比
を連続的に変化させることを特徴とするものである。
決するために、熱励起により、半導体の伝導帯の電子が
低エネルギー伝導帯から高エネルギー伝導帯に励起され
ることによって半導体の抵抗が大きくなるバラスト抵抗
であって、前記半導体はＡｌ x Ｇａ 1-x Ａｓ（０＜ｘ≦
０．４）からなり、かつ、前記半導体はアルミの組成比
を連続的に変化させることを特徴とするものである。
【００１０】
【００１１】
【００１２】本発明によれば、バラスト抵抗をｎ−Ａｌ
xＧａ1-xＡｓ層とすることにより、従来のｎ-−ＧａＡ
ｓ層より大きくかつ所定の温度で最大となる正の温度係
数（ｄＲ／ｄＴ）・（１／Ｒ）が得られる。
xＧａ1-xＡｓ層とすることにより、従来のｎ-−ＧａＡ
ｓ層より大きくかつ所定の温度で最大となる正の温度係
数（ｄＲ／ｄＴ）・（１／Ｒ）が得られる。
【００１３】すなわち、Ａｌの組成ｘを適宜調節するこ
とにより、ｎ−ＡｌxＧａ1-xＡｓ層の伝導体のバレー間
のエネルギーギャップを調節することができ、所定の伝
導体構造では温度上昇と共に、より多くの電子がより上
位の伝導体に熱的に励起され、その結果電子の有効質量
がより大きくなり、移動度がより小さくなるためｎ−Ａ
ｌxＧａ1-xＡｓ層のバラスト抵抗の値は上昇する。
とにより、ｎ−ＡｌxＧａ1-xＡｓ層の伝導体のバレー間
のエネルギーギャップを調節することができ、所定の伝
導体構造では温度上昇と共に、より多くの電子がより上
位の伝導体に熱的に励起され、その結果電子の有効質量
がより大きくなり、移動度がより小さくなるためｎ−Ａ
ｌxＧａ1-xＡｓ層のバラスト抵抗の値は上昇する。
【００１４】つまり、ｎ−ＡｌxＧａ1-xＡｓ層をバラス
ト抵抗として用いるとｎ-−ＧａＡｓ層をバラスト抵抗
として用いた場合と比較して、ヘテロ接合バイポーラト
ランジスタは、小さなバラスト抵抗値で、熱的に安定し
た動作を行うことができる。
ト抵抗として用いるとｎ-−ＧａＡｓ層をバラスト抵抗
として用いた場合と比較して、ヘテロ接合バイポーラト
ランジスタは、小さなバラスト抵抗値で、熱的に安定し
た動作を行うことができる。
【００１５】
【発明の実施の形態】以下、本発明の一実施例について
説明する。なお、本発明は、ヘテロ接合バイポーラトラ
ンジスタのバラスト抵抗として従来のｎ-−ＧａＡｓ層
よりも温度係数の大きなｎ−ＡｌxＧａ1-xＡｓ層を用い
ることを特徴としているが、ｘ＝０．３５のアルミの組
成でのヘテロ接合バイポーラトランジスタについて説明
する。
説明する。なお、本発明は、ヘテロ接合バイポーラトラ
ンジスタのバラスト抵抗として従来のｎ-−ＧａＡｓ層
よりも温度係数の大きなｎ−ＡｌxＧａ1-xＡｓ層を用い
ることを特徴としているが、ｘ＝０．３５のアルミの組
成でのヘテロ接合バイポーラトランジスタについて説明
する。
【００１６】図１に、本実施例に係るｎｐｎ型で、Ａｌ
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タの断面構造を、図２に、本構造にベースエミッタ間及
びコレクタエミッタ間にそれぞれＶBE，ＶCEの電圧が印
加された時のバンド図を示す。ここで、１１，２１は半
絶縁性ＧａＡｓ基板、１２，２２はコレクタ電極Ｅcが
設けられたサブコレクタ層であるｎ+−ＧａＡｓ層（膜
厚５０００Å，ｎ型のキャリア濃度をｎとする。ｎ＝５
×１０18ｃｍ-3）、１３，２３はコレクタ層であるｎ−
ＧａＡｓ層（膜厚５０００Å，ｎ＝５×１０16ｃ
ｍ-3）、１４，２４はベース電極Ｅbが設けられたベー
ス層であるｐ+−ＧａＡｓ層（膜厚７００Å，ｐ型のキ
ャリア濃度をｐとする。ｐ＝４×１０19ｃｍ-3）、１
５，２５はエミッタ層であるｎ−Ａｌ0.3Ｇａ0.7Ａｓ層
（膜厚８００Å，ｎ＝５×１０17ｃｍ-3）、１６，２６
はバラスト抵抗であるｎ−Ａｌ0.35Ｇａ0.65Ａｓ層（膜
厚２０００Å，ｎ＝１０17ｃｍ-3）、１７，２７はＡｌ
とＧａの組成が直線的に変化する傾斜構造を有するｎ−
ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．３５，膜厚５００
Å，ｎ＝１０18ｃｍ-3）、１８，２８はエミッタ電極Ｅ
eと接触するためのｎ+−ＧａＡｓ層（膜厚１０００Å，
ｎ＝５×１０18ｃｍ-3）を示している。バラスト抵抗の
抵抗値は低濃度にして上げることもできるが、バラスト
抵抗はエミッタ層よりも必ずしも低濃度である必要がな
く、アルミの組成を増加させても抵抗値を上げることも
できる。つまり、エミッタ層よりバラスト抵抗の濃度が
高くても、エミッタ層よりバラスト抵抗が高抵抗であれ
ばよい。
ＧａＡｓ／ＧａＡｓのヘテロ接合バイポーラトランジス
タの断面構造を、図２に、本構造にベースエミッタ間及
びコレクタエミッタ間にそれぞれＶBE，ＶCEの電圧が印
加された時のバンド図を示す。ここで、１１，２１は半
絶縁性ＧａＡｓ基板、１２，２２はコレクタ電極Ｅcが
設けられたサブコレクタ層であるｎ+−ＧａＡｓ層（膜
厚５０００Å，ｎ型のキャリア濃度をｎとする。ｎ＝５
×１０18ｃｍ-3）、１３，２３はコレクタ層であるｎ−
ＧａＡｓ層（膜厚５０００Å，ｎ＝５×１０16ｃ
ｍ-3）、１４，２４はベース電極Ｅbが設けられたベー
ス層であるｐ+−ＧａＡｓ層（膜厚７００Å，ｐ型のキ
ャリア濃度をｐとする。ｐ＝４×１０19ｃｍ-3）、１
５，２５はエミッタ層であるｎ−Ａｌ0.3Ｇａ0.7Ａｓ層
（膜厚８００Å，ｎ＝５×１０17ｃｍ-3）、１６，２６
はバラスト抵抗であるｎ−Ａｌ0.35Ｇａ0.65Ａｓ層（膜
厚２０００Å，ｎ＝１０17ｃｍ-3）、１７，２７はＡｌ
とＧａの組成が直線的に変化する傾斜構造を有するｎ−
ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．３５，膜厚５００
Å，ｎ＝１０18ｃｍ-3）、１８，２８はエミッタ電極Ｅ
eと接触するためのｎ+−ＧａＡｓ層（膜厚１０００Å，
ｎ＝５×１０18ｃｍ-3）を示している。バラスト抵抗の
抵抗値は低濃度にして上げることもできるが、バラスト
抵抗はエミッタ層よりも必ずしも低濃度である必要がな
く、アルミの組成を増加させても抵抗値を上げることも
できる。つまり、エミッタ層よりバラスト抵抗の濃度が
高くても、エミッタ層よりバラスト抵抗が高抵抗であれ
ばよい。
【００１７】図１において、ｎ−ＡｌyＧａ1-yＡｓ層１
７は、エネルギー帯の不連続を生じさせない目的ばかり
でなく、バラスト抵抗を上げ広範囲な温度で動作させる
目的から、バラスト抵抗であるｎ−Ａｌ0.35Ｇａ0.65Ａ
ｓ層１６との界面でｙ＝０．３５、ｎ+−ＧａＡｓ層１
８との界面でｙ＝０となるようにＡｌの組成ｙを連続的
に減じた傾斜構造を有している。連続的に減じる方法は
直線的に減じるだけでなく階段状に減じてもよく、特に
限定されない。実施例においてｎ−ＡｌyＧａ1 -yＡｓ層
１７は必ずしも必要でないが、エネルギー帯の不連続を
防ぎ、広い温度範囲でバラスト抵抗の高い温度係数を得
るにはある方がよい。また、図２において伝導帯はГバ
レーとГバレーより高エネルギーのＬバレーを示してお
り、図９に示す従来のバンド図と比較して、バラスト抵
抗となるｎ−Ａｌ0.35Ｇａ0.65Ａｓ層２６のエネルギー
準位が近接しており、後述する理由により、温度上昇と
共にバラスト抵抗の抵抗値が急激に上昇する。
７は、エネルギー帯の不連続を生じさせない目的ばかり
でなく、バラスト抵抗を上げ広範囲な温度で動作させる
目的から、バラスト抵抗であるｎ−Ａｌ0.35Ｇａ0.65Ａ
ｓ層１６との界面でｙ＝０．３５、ｎ+−ＧａＡｓ層１
８との界面でｙ＝０となるようにＡｌの組成ｙを連続的
に減じた傾斜構造を有している。連続的に減じる方法は
直線的に減じるだけでなく階段状に減じてもよく、特に
限定されない。実施例においてｎ−ＡｌyＧａ1 -yＡｓ層
１７は必ずしも必要でないが、エネルギー帯の不連続を
防ぎ、広い温度範囲でバラスト抵抗の高い温度係数を得
るにはある方がよい。また、図２において伝導帯はГバ
レーとГバレーより高エネルギーのＬバレーを示してお
り、図９に示す従来のバンド図と比較して、バラスト抵
抗となるｎ−Ａｌ0.35Ｇａ0.65Ａｓ層２６のエネルギー
準位が近接しており、後述する理由により、温度上昇と
共にバラスト抵抗の抵抗値が急激に上昇する。
【００１８】また、本実施例に係るヘテロ接合バイポー
ラトランジスタの製造方法は従来の方法で作製してお
り、その方法はＭＯＣＶＤ法とメサエッチによる方法
で、ｎ型のドーパントとしてシリコン、ｐ型のドーパン
トとしてカーボンを用いている。
ラトランジスタの製造方法は従来の方法で作製してお
り、その方法はＭＯＣＶＤ法とメサエッチによる方法
で、ｎ型のドーパントとしてシリコン、ｐ型のドーパン
トとしてカーボンを用いている。
【００１９】次に、本実施例でのＩc（コレクタ電流）
とＶCE（コレクタエミッタ間電圧）の関係を示す。図３
（ａ）に、バラスト抵抗を有する図１の構造のヘテロ接
合バイポーラトランジスタのＩc−ＶCE特性を、図３
（ｂ）に、バラスト抵抗のない従来のヘテロ接合バイポ
ーラトランジスタのＩc−ＶCE特性を示す。図３ではベ
ース電流のかわりにベースエミッタ間電圧ＶBEをパラメ
ータとしている。図３（ａ）に示されているように、ｎ
−Ａｌ0.35Ｇａ0.65Ａｓ層（膜厚２０００Å，ｎ＝１０
17ｃｍ-3）のバラスト抵抗を有する本構造はＶCEが低い
領域ではＶCEの増加と共にＩcは増加するが、ＶCEが高
くなるとＩcが減少し、安定な特性を示すが、一方、図
３（ｂ）に示されるようにバラスト抵抗のない従来ヘテ
ロ接合バイポーラトランジスタはＶCEが増加するにつ
れ、Ｉcが急激に増加し（図３（ｂ）では測定系の保護
回路が働いているため、Ｉcが途切れている）、不安定
特性を示している。本実施例ではエミッタ電極は１つで
あるが、バラスト抵抗のないヘテロ接合バイポーラトラ
ンジスタは、構造上の不均一で熱暴走をおこしやすく、
特に、複数のフィンガー形状のエミッタ電極ではバラス
ト抵抗がないと熱的に安定した特性が得られない。
とＶCE（コレクタエミッタ間電圧）の関係を示す。図３
（ａ）に、バラスト抵抗を有する図１の構造のヘテロ接
合バイポーラトランジスタのＩc−ＶCE特性を、図３
（ｂ）に、バラスト抵抗のない従来のヘテロ接合バイポ
ーラトランジスタのＩc−ＶCE特性を示す。図３ではベ
ース電流のかわりにベースエミッタ間電圧ＶBEをパラメ
ータとしている。図３（ａ）に示されているように、ｎ
−Ａｌ0.35Ｇａ0.65Ａｓ層（膜厚２０００Å，ｎ＝１０
17ｃｍ-3）のバラスト抵抗を有する本構造はＶCEが低い
領域ではＶCEの増加と共にＩcは増加するが、ＶCEが高
くなるとＩcが減少し、安定な特性を示すが、一方、図
３（ｂ）に示されるようにバラスト抵抗のない従来ヘテ
ロ接合バイポーラトランジスタはＶCEが増加するにつ
れ、Ｉcが急激に増加し（図３（ｂ）では測定系の保護
回路が働いているため、Ｉcが途切れている）、不安定
特性を示している。本実施例ではエミッタ電極は１つで
あるが、バラスト抵抗のないヘテロ接合バイポーラトラ
ンジスタは、構造上の不均一で熱暴走をおこしやすく、
特に、複数のフィンガー形状のエミッタ電極ではバラス
ト抵抗がないと熱的に安定した特性が得られない。
【００２０】以上、バラスト抵抗としてｎ−ＡｌxＧａ
1-xＡｓ層を用いたが、本発明者の検討の結果、この層
はヘテロ接合バイポーラトランジスタが通常使用される
約５００Ｋまでの温度領域では従来のｎ−ＧａＡｓ層よ
りも大きな温度係数を有し、３５０Ｋで、従来のｎ−Ｇ
ａＡｓ層の約１０倍の大きな温度係数を有することが分
かった。また、上記実施例ではｘ＝０．３５を用いた
が、この値に限定されるものでなく０＜ｘ≦０．４５の
範囲であれば良く、さらに、０．２＜ｘ≦０．４５がよ
り望ましいことが判明した。以下に、その理由について
説明する。
1-xＡｓ層を用いたが、本発明者の検討の結果、この層
はヘテロ接合バイポーラトランジスタが通常使用される
約５００Ｋまでの温度領域では従来のｎ−ＧａＡｓ層よ
りも大きな温度係数を有し、３５０Ｋで、従来のｎ−Ｇ
ａＡｓ層の約１０倍の大きな温度係数を有することが分
かった。また、上記実施例ではｘ＝０．３５を用いた
が、この値に限定されるものでなく０＜ｘ≦０．４５の
範囲であれば良く、さらに、０．２＜ｘ≦０．４５がよ
り望ましいことが判明した。以下に、その理由について
説明する。
【００２１】図４に、ｎ−ＡｌxＧａ1-xＡｓのアルミの
組成ｘが変化した時の価電子帯の頂上と３種の伝導帯
（Гバレー，Ｌバレー，Ｘバレー）の底とのエネルギー
差Ｅを示す。０＜ｘ≦０．４５のアルミの組成の範囲
で、ГバレーはＬバレーやＸバレーより下にあるが、ア
ルミの組成ｘが、０．４５に近づくにつれ、各バレー間
の間隔は狭くなる。それゆえ、所定の電子濃度と温度が
決まれば、Гバレーの電子数を減少させ、より上位のバ
レーに励起することができ、アルミの組成ｘが増えれ
ば、より上位バレーに電子が移り、結果的にバラスト抵
抗が高くなる。しかし、アルミの組成ｘが０．４５を越
えると、エネルギー差はなくなるので抵抗は上がらな
い。
組成ｘが変化した時の価電子帯の頂上と３種の伝導帯
（Гバレー，Ｌバレー，Ｘバレー）の底とのエネルギー
差Ｅを示す。０＜ｘ≦０．４５のアルミの組成の範囲
で、ГバレーはＬバレーやＸバレーより下にあるが、ア
ルミの組成ｘが、０．４５に近づくにつれ、各バレー間
の間隔は狭くなる。それゆえ、所定の電子濃度と温度が
決まれば、Гバレーの電子数を減少させ、より上位のバ
レーに励起することができ、アルミの組成ｘが増えれ
ば、より上位バレーに電子が移り、結果的にバラスト抵
抗が高くなる。しかし、アルミの組成ｘが０．４５を越
えると、エネルギー差はなくなるので抵抗は上がらな
い。
【００２２】図５に、温度３００Ｋと４００Ｋでのｎ−
ＧａＡｓとｎ−Ａｌ0.35Ｇａ0.65Ａｓの電子の分布状態
を模式的に示す。３００Ｋのｎ−ＧａＡｓでは伝導体の
すべての電子はГバレー（ＥCГ）に分布し、４００Ｋ
でもほとんどの電子はГバレーに分布する。一方、３０
０Ｋのｎ−Ａｌ0.35Ｇａ0.65Ａｓでは伝導帯の電子はエ
ネルギー差がないため熱励起によりＬバレー（ＥCL）や
Ｘバレー（ＥCX）に多数励起され、さらに４００Ｋで
は、３００Ｋと比較してＬバレーとＸバレーの方がГバ
レーよりも電子が多く分布している。ＬバレーとＸバレ
ーでの電子の有効質量はГバレーの有効質量よりも大き
く、ＬバレーやＸバレーに電子が励起されると平均的な
移動度は減少し、その結果、ｎ−Ａｌ0.35Ｇａ0.65Ａｓ
の抵抗は大きくなる。
ＧａＡｓとｎ−Ａｌ0.35Ｇａ0.65Ａｓの電子の分布状態
を模式的に示す。３００Ｋのｎ−ＧａＡｓでは伝導体の
すべての電子はГバレー（ＥCГ）に分布し、４００Ｋ
でもほとんどの電子はГバレーに分布する。一方、３０
０Ｋのｎ−Ａｌ0.35Ｇａ0.65Ａｓでは伝導帯の電子はエ
ネルギー差がないため熱励起によりＬバレー（ＥCL）や
Ｘバレー（ＥCX）に多数励起され、さらに４００Ｋで
は、３００Ｋと比較してＬバレーとＸバレーの方がГバ
レーよりも電子が多く分布している。ＬバレーとＸバレ
ーでの電子の有効質量はГバレーの有効質量よりも大き
く、ＬバレーやＸバレーに電子が励起されると平均的な
移動度は減少し、その結果、ｎ−Ａｌ0.35Ｇａ0.65Ａｓ
の抵抗は大きくなる。
【００２３】図６に、ｎ−ＡｌxＧａ1-xＡｓの温度Ｔと
抵抗率ρとの関係を模式的に示す。アルミが加わること
によって、抵抗率は上昇するが、アルミの組成ｘ＝０．
３５の時に抵抗率の温度による変化は大きくなってい
る。なお、ｘ＝０．５の時には温度が変化してもあまり
抵抗率は変化しない。
抵抗率ρとの関係を模式的に示す。アルミが加わること
によって、抵抗率は上昇するが、アルミの組成ｘ＝０．
３５の時に抵抗率の温度による変化は大きくなってい
る。なお、ｘ＝０．５の時には温度が変化してもあまり
抵抗率は変化しない。
【００２４】図７に、ｎ−ＡｌxＧａ1-xＡｓの温度Ｔと
抵抗Ｒの温度係数（ｄＲ／ｄＴ）・（１／Ｒ）との関係
を示す。アルミの組成ｘ＝０．３５において３００Ｋと
４００Ｋとの間でピーク値をとり、一方、アルミの組成
ｘ＝０あるいはｘ＝０．５ではピーク値をとることがな
く、徐々に抵抗の温度係数の値が上昇する。すなわち、
所定のアルミの組成ｘにすることにより、所定の温度で
温度係数を高くとることができる。しかしながら、その
温度を越えた場合は再び温度係数が低下するため、ヘテ
ロ接合バイポーラトランジスタの熱暴走を抑える働きが
低下してくる。そのため、バラスト抵抗にアルミの組成
を連続的に変化させる層を設けた方が、より広い温度範
囲で高い温度係数をもつことができ、より熱暴走を抑え
ることができる。
抵抗Ｒの温度係数（ｄＲ／ｄＴ）・（１／Ｒ）との関係
を示す。アルミの組成ｘ＝０．３５において３００Ｋと
４００Ｋとの間でピーク値をとり、一方、アルミの組成
ｘ＝０あるいはｘ＝０．５ではピーク値をとることがな
く、徐々に抵抗の温度係数の値が上昇する。すなわち、
所定のアルミの組成ｘにすることにより、所定の温度で
温度係数を高くとることができる。しかしながら、その
温度を越えた場合は再び温度係数が低下するため、ヘテ
ロ接合バイポーラトランジスタの熱暴走を抑える働きが
低下してくる。そのため、バラスト抵抗にアルミの組成
を連続的に変化させる層を設けた方が、より広い温度範
囲で高い温度係数をもつことができ、より熱暴走を抑え
ることができる。
【００２５】尚、本発明は上記実施例に限定されるもの
でなく、請求の範囲において種々の変更が可能である。
でなく、請求の範囲において種々の変更が可能である。
【００２６】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、ＡｌＧａＡｓ／ＧａＡｓのヘテロ接合バイポー
ラトランジスタにおいてバラスト抵抗にｎ−ＡｌxＧａ
1-xＡｓ層を用いるとｎ−ＧａＡｓ層を用いた場合と比
較して小さな抵抗値で、熱的に安定動作をすることがで
き、また、不均一な電流分布等を発生しにくくすること
ができる。その結果、低い寄生抵抗が得られ、熱暴走を
抑止することができるため、熱的に安定で高性能で高信
頼性のヘテロ接合バイポーラトランジスタが得られる。
よれば、ＡｌＧａＡｓ／ＧａＡｓのヘテロ接合バイポー
ラトランジスタにおいてバラスト抵抗にｎ−ＡｌxＧａ
1-xＡｓ層を用いるとｎ−ＧａＡｓ層を用いた場合と比
較して小さな抵抗値で、熱的に安定動作をすることがで
き、また、不均一な電流分布等を発生しにくくすること
ができる。その結果、低い寄生抵抗が得られ、熱暴走を
抑止することができるため、熱的に安定で高性能で高信
頼性のヘテロ接合バイポーラトランジスタが得られる。
【図１】本発明の一実施例に係るヘテロ接合バイポーラ
トランジスタの断面構造を示す図である。
トランジスタの断面構造を示す図である。
【図２】本発明の一実施例に係るヘテロ接合バイポーラ
トランジスタのバンド図である。
トランジスタのバンド図である。
【図３】（ａ）本発明の一実施例に係るＩc−ＶCE特性
を示す図である。 （ｂ）従来技術に係るバラスト抵抗のないＩc−ＶCE特
性を示す図である。
を示す図である。 （ｂ）従来技術に係るバラスト抵抗のないＩc−ＶCE特
性を示す図である。
【図４】ｎ−ＡｌxＧａ1-xＡｓのｘの組成が変化した時
の伝導帯と価電子帯とのエネルギー差を示す図である。
の伝導帯と価電子帯とのエネルギー差を示す図である。
【図５】（ａ）ｎ−ＧａＡｓの３００Ｋ及び４００Ｋで
の電子分布を示す模式図である。 （ｂ）ｎ−Ａｌ0.35Ｇａ0.65Ａｓの３００Ｋ及び４００
Ｋでの電子分布を示す模式図である。
の電子分布を示す模式図である。 （ｂ）ｎ−Ａｌ0.35Ｇａ0.65Ａｓの３００Ｋ及び４００
Ｋでの電子分布を示す模式図である。
【図６】ｎ−ＡｌxＧａ1-xＡｓのｘの組成が変化した時
の抵抗率と温度との関係を示す図である。
の抵抗率と温度との関係を示す図である。
【図７】ｎ−ＡｌxＧａ1-xＡｓのｘの組成が変化した時
の抵抗の温度係数と温度との関係を示す図である。
の抵抗の温度係数と温度との関係を示す図である。
【図８】従来技術のヘテロ接合バイポーラトランジスタ
の断面構造を示す図である。
の断面構造を示す図である。
【図９】従来技術のヘテロ接合バイポーラトランジスタ
のバンド図である。
のバンド図である。
１１，２１ 半絶縁性ＧａＡｓ基板 １２，２２ ｎ+−ＧａＡｓ層 １３，２３ ｎ−ＧａＡｓ層 １４，２４ ｐ+−ＧａＡｓ層 １５，２５ ｎ−Ａｌ0.3Ｇａ0.7Ａｓ層 １６，２６ ｎ−Ａｌ0.35Ｇａ0.65Ａｓ層（ｘ＝０．３
５，バラスト抵抗） １７，２７ ｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．３
５） １８，２８ ｎ+−ＧａＡｓ層
５，バラスト抵抗） １７，２７ ｎ−ＡｌyＧａ1-yＡｓ層（ｙ＝０〜０．３
５） １８，２８ ｎ+−ＧａＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 紀之定 俊明 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平３−46334（ＪＰ，Ａ) 特開 昭64−2363（ＪＰ，Ａ) 特開 平７−7013（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/737
Claims (3)
- 【請求項１】 熱励起により、半導体の伝導帯の電子が
低エネルギー伝導帯から高エネルギー伝導帯に励起され
ることによって半導体の抵抗が大きくなるバラスト抵抗
であって、前記半導体はＡｌ x Ｇａ 1-x Ａｓ（０＜ｘ≦
０．４）からなり、かつ、前記半導体はアルミの組成比
を連続的に変化させることを特徴とするバラスト抵抗。 - 【請求項２】 請求項１に記載のバラスト抵抗を用いた
ことを特徴とするヘテロ接合バイポーラトランジスタ。 - 【請求項３】 前記バラスト抵抗がエミッタ層とエミッ
タ電極との間に積層されていることを特徴とする請求項
２に記載のヘテロ接合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08521299A JP3316471B2 (ja) | 1999-03-29 | 1999-03-29 | バラスト抵抗及びヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08521299A JP3316471B2 (ja) | 1999-03-29 | 1999-03-29 | バラスト抵抗及びヘテロ接合バイポーラトランジスタ |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5137222A Division JP2958213B2 (ja) | 1993-06-08 | 1993-06-08 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312689A JPH11312689A (ja) | 1999-11-09 |
| JP3316471B2 true JP3316471B2 (ja) | 2002-08-19 |
Family
ID=13852287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08521299A Expired - Fee Related JP3316471B2 (ja) | 1999-03-29 | 1999-03-29 | バラスト抵抗及びヘテロ接合バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3316471B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5660115B2 (ja) * | 2012-12-18 | 2015-01-28 | 株式会社村田製作所 | ヘテロ接合バイポーラトランジスタ、これを用いた電力増幅器、及びヘテロ接合バイポーラトランジスタの製造方法 |
-
1999
- 1999-03-29 JP JP08521299A patent/JP3316471B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312689A (ja) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067858B2 (en) | Heterojunction bipolar transistor with a base layer that contains bismuth | |
| US5859447A (en) | Heterojunction bipolar transistor having heterostructure ballasting emitter | |
| US6465804B1 (en) | High power bipolar transistor with emitter current density limiter | |
| WO2005101528A2 (en) | Heterojunction bipolar transistor having non-uniformly doped collector for improved safe-operating area | |
| US7821037B2 (en) | Heterojunction bipolar transistor | |
| EP2454751B1 (en) | High-gain wide bandgap darlington transistors and related method of fabrication | |
| JP2958213B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US7301181B2 (en) | Heterojunction bipolar transistor having an emitter layer made of a semiconductor material including aluminum | |
| JPH07254613A (ja) | 半導体デバイスの降伏電圧強度を増大させる装置及び方法 | |
| JP3316471B2 (ja) | バラスト抵抗及びヘテロ接合バイポーラトランジスタ | |
| US5814843A (en) | Heterojunction bipolar transistor having a graded-composition base region | |
| US5721437A (en) | Heterojunction-type bipolar transistor with ballast resistance layer | |
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| JP3942984B2 (ja) | バイポーラトランジスタ、マルチフィンガーバイポーラトランジスタ、バイポーラトランジスタ製造用エピタキシャル基板、及びバイポーラトランジスタの製造方法 | |
| JPS60187058A (ja) | 半導体装置 | |
| Azuma et al. | High power gate turn-off thyristors | |
| JPH08288300A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2636811B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| WO2004055903A1 (ja) | バイポーラトランジスタ構造を有する半導体材料及びこれを用いた半導体素子 | |
| JP3709832B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07115211A (ja) | ショットキ半導体装置 | |
| JPH06209008A (ja) | ヘテロ接合バイポーラトランジスタ | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JPH08288298A (ja) | バラスト抵抗及びヘテロ接合バイポーラトランジスタ | |
| JPH08107116A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |