KR880009443A - 반도체 집적회로장치 및 그의 제조방법 - Google Patents

반도체 집적회로장치 및 그의 제조방법 Download PDF

Info

Publication number
KR880009443A
KR880009443A KR1019880000589A KR880000589A KR880009443A KR 880009443 A KR880009443 A KR 880009443A KR 1019880000589 A KR1019880000589 A KR 1019880000589A KR 880000589 A KR880000589 A KR 880000589A KR 880009443 A KR880009443 A KR 880009443A
Authority
KR
South Korea
Prior art keywords
layer
field effect
effect transistor
gaas
emitter
Prior art date
Application number
KR1019880000589A
Other languages
English (en)
Other versions
KR910006751B1 (ko
Inventor
도시히꼬 모리
Original Assignee
야마모도 다꾸미
후지쓰가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸미, 후지쓰가부시끼가이샤 filed Critical 야마모도 다꾸미
Publication of KR880009443A publication Critical patent/KR880009443A/ko
Application granted granted Critical
Publication of KR910006751B1 publication Critical patent/KR910006751B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 집적회로장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4 도는 본 발명에 의한 RHET와 쇼트키 배리어형 FET(SBFET)로 구성되는 반도체 집적회로 장치의 개략 단면사시도.
제5A 내지 5E도는 본 발명의 방법에 의한 제 1 도의 반도체 집적회로 장치의 여러 제조단계의 개략단면도.
제 6 도는 본 발명의 또다른 실시예에 의한 RHET와 SBFET로 구성되는 반도체 집적회로 장치의 개략단면도.

Claims (10)

  1. 동일 반도체 기판상에 네가티브 미분저항 소자와 전계 효과 트랜지스터를 구성하고, 상기 네가티브 미분저항 소자의 베이스층과 상기 전계효과 트랜지스터의 채널층이 동일한 에피택셜층으로서 형성하여 된 것이 특징인 반도체 집적회로 장치.
  2. 제 1 항에서, 상기 네가티브 미분저항 소자는 공진 턴낼링 열전자 트랜지스터이고, 상기 전계효과 트랜지스터는 쇼트키 배리어형 전계효과 트랜지스터인 것이 특징인 반도체 집적회로 장치.
  3. 제 1 항에서, 상기 네가티브 미분저항 소자는 공진턴낼링 열전자 트랜지스터이고, 상기 전계효과 트랜지스터는 이질접합형 전계효과 트랜지스터인 것이 특징인 반도체 집적회로 장치.
  4. 제 1 항에서, 상기 네가티브 미분저항 소자는 공진턴낼링 바이폴라 트랜지스터이고, 또한 상기 전계효과 트랜지스터는 쇼트키 배리어형 전계효과 트랜지스터인 것이 특징인 반도체 집적회로 장치.
  5. 동일 기판상에 네가티브 미분저항 소자와 전계효과 트랜지스터를 구성하고, 상기 네가티브 미분저항 소자의 베이스층과 상기 전계효과 트랜지스터의 채널층을 동일 에피택셜층으로서 형성하여 반도체 집적회로 장치를 제조하되, 상기 반도체 기판상에 반도체층들을 에피택셜로 성장하는 단계와, 상기 반도체층들의 부분들을 선택적으로 제거하는 단계와, 동일 도전재를 사용하여 비제거 영역내의 상기 반도체층들의 상부층과 오믹 접촉하게 되는 상기 네가티브 미분저항 소자의 에미터 전극과 상기 선택제거에 의해 노출된 상기 반도체층들중 하나와 쇼트키 접촉하게 되는 상기 전계효과 트랜지스터의 게이트전극을 동시에 형성하는 단계와, 그리고 또다른 동일 도전재를 사용하여 상기 네가티브 미분저항 소자의 베이스전극과 상기 반도체층들의 상기 노출층과 오믹 접촉하게 되는 상기 전계효과 트랜지스터의 소오스 및 드레인전극을 동시에 형성하는 단계를 포함하는 것이 특징인 반도체 집적회로 장치의 제조방법.
  6. 제 5 항에서, 반절연 GaAs기판이 상기 반도체 기판으로서 사용되며, n-GaAs콜렉터층, i-AlGaAs콜렉터 장벽층, n-GaAs베이스층. 공진 턴넬링 장벽 구조를 갖는 i-AlGaAs/i -GaAs/i -AlGaAs다층에 미터 장벽층, n-GaAs에미터층 및 n-InGaAs에미터 접촉층을 상기 네가티브 미분저항 소자용 상기 반도체층들로서 기판상에 연속적으로 에피택셜 성장되며, 그다음 상기 전계효과 트랜지스터에 대해서는 n-InGaAs에미터 접촉층과, n-GaAs에미터층의 일부가 식각에 의해 선택적으로 제거되며 그다음, 상기 게이트전극이 상기 에미터층의 나머지 부분상에 형성되는 것이 특징인 반도체 집적회로 장치의 제조방법.
  7. 제 5 항에서, 반절연 GaAs기판이 상기 반도체 기판으로서 사용되며, n-GaAs콜렉터층, n-AlGaAs 콜렉터 장벽층, i-GaAs베이스층, 공진 턴넬링 장벽 구조를 갖는 i-AlGaAs/i -GaAs/i -AlGaAs다층에 미터 장벽층, n-GaAs에미터층 및 n-InGaAs에미터 접촉층이 상기 네가티브 미분저항 소자용 상기 반도체층들로서 기판상에 연속적으로 에피택셜로 성장되며, 그다음 상기 전계효과 트랜지스터에 대해 n-InGaAs에미터 접촉층과, n-GaAs에미터층의 일부가 식각에 의해 선택적으로 제거되고, 그다음, 상기 게이트전극이 상기 에미터층의 나머지 부분상에 형성되는 것이 특징인 반도체 집적회로 장치의 제조방법.
  8. 내용 없음.
  9. 제 5 항에서, 반절연 GaAs기판이 상기 반도체 기판으로서 사용되며, n-GaAs콜렉터층, p-GaAs베이스층, 공진 턴넬링 장벽 구조를 갖는 i-AlGaAs/i -GaAs/i -AlGaAs다층 에미터 장벽층, n-AlGaAs에미터층 및 n-InGaAs에미터 접촉층이 상기 네가티브 미분저항 소자용 상기 반도체층들로서 기판상에 연속적으로 에피택셜 성장되며, 그다음 상기 전계효과 트랜지스터에 대해 n-InGaAs에미터 접촉층, n-GaAs에미터층 다층 에미터 장벽층이 식각에 의해 선택적으로 제거되고, 그다음 상기 게이트 전극이 p-GaAs베이스층상에 형성되는 것이 특징인 반도체 집적회로 장치의 제조방법.
  10. 동일 기판상에 네가티브 미분저항 소자와 전계효과 트랜지스터를 구성하고, 상기 네가티브 미분저항 소자의 베이스층과 상기 전계효과 트랜지스터의 채널층을 동일 에피택셜층으로서 형성하여 반도체 집적회로 장치를 제조하되, 상기 반도체 기판상에 반도체층들을 에피택셜로 성장하는 단계와, 상기 반도체층들의 부분들을 선택적으로 제거하는 단계와, 동일 도전재를 사용하여 비제거 영역내의 상기 반도체층들의 상부층과 오믹 접촉하게 되는 상기 네가티브 미분저항 소자의 에미터 전극과 상기 선택제거에 의해 노출된 상기 반도체층들중 하나와 쇼트키 접촉하게 되는 상기 전계효과 트랜지스터의 게이트전극을 동시에 형성하는 단계와, 그리고 상기 반도체층들의 상기 노출층과 오믹접촉하게 되는 상기 전계효과 트랜지스터의 드레인전극을 형성하는 단계를 포함하는 것이 특징인 반도체 집적회로 장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880000589A 1987-01-27 1988-01-26 반도체 집적회로장치 및 그의 제조방법 KR910006751B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-16715 1987-01-27
JP1671587 1987-01-27

Publications (2)

Publication Number Publication Date
KR880009443A true KR880009443A (ko) 1988-09-15
KR910006751B1 KR910006751B1 (ko) 1991-09-02

Family

ID=11923961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000589A KR910006751B1 (ko) 1987-01-27 1988-01-26 반도체 집적회로장치 및 그의 제조방법

Country Status (2)

Country Link
EP (1) EP0276981B1 (ko)
KR (1) KR910006751B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69028644T2 (de) * 1989-02-16 1997-02-13 Texas Instruments Inc Integrierte Schaltung und Herstellungsverfahren
US5097312A (en) * 1989-02-16 1992-03-17 Texas Instruments Incorporated Heterojunction bipolar transistor and integration of same with field effect device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0626242B2 (ja) * 1983-12-05 1994-04-06 富士通株式会社 半導体集積回路装置
DE3686944T2 (de) * 1985-07-26 1993-04-01 Hitachi Ltd Halbleiteranordnung.

Also Published As

Publication number Publication date
KR910006751B1 (ko) 1991-09-02
EP0276981A2 (en) 1988-08-03
EP0276981A3 (en) 1989-10-18
EP0276981B1 (en) 1993-12-01

Similar Documents

Publication Publication Date Title
Dumke et al. GaAs GaAlAs heterojunction transistor for high frequency operation
US20080296624A1 (en) Semiconductor device and manufacturing method thereof
KR900017194A (ko) 반도체 집적회로장치의 제조방법
JP2012531050A (ja) イオン注入せずに縦型接合形電界効果トランジスタおよびバイポーラ接合トランジスタを製造する方法およびそれによって製造されたデバイス
US5162877A (en) Semiconductor integrated circuit device and method of producing same
US4205334A (en) Integrated semiconductor device
JPS6076173A (ja) 対向ゲート‐ソーストランジスタおよびその製造方法
KR910010730A (ko) 헤테로 접합 바이폴라 트랜지스터 및 그의 제조 방법
CN109923664A (zh) 整合场效晶体管与异质接面双极晶体管的结构
KR880009443A (ko) 반도체 집적회로장치 및 그의 제조방법
US3453504A (en) Unipolar transistor
JP2686827B2 (ja) 半導体装置
JPH02109360A (ja) 半導体装置
JPH0359579B2 (ko)
JPH0496274A (ja) 高速半導体装置
JP2759526B2 (ja) 半導体装置及びその製造方法
JPH0269943A (ja) 化合物半導体装置およびその製造方法
EP0082325B1 (en) Semiconductor device comprising a metallic conductor
JPS6228586B2 (ko)
JPS6118169A (ja) 半導体装置の製造方法
JP2671856B2 (ja) トンネルトランジスタ及びその製造方法
JP6022998B2 (ja) 半導体装置
JPH0334653B2 (ko)
JP2671553B2 (ja) 電界効果半導体装置
KR930022588A (ko) 이종접합 바이폴라 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee