JPH0496274A - 高速半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 ベース電極に関する部分の構成を改良した高速半導体装
置に関し、 高速半導体装置のベースに於ける寄生抵抗の低減を可能
とし、且つ、容易に製造することができるようにするこ
とを目的とし、 基板上に順に積層して形成された化合物半導体コレクタ
層及び化合物半導体コレクタ・バリヤ層及び化合物半導
体ベース層と、該化合物半導体ベース層上に順に積層し
て形成され且つエミッタ・ブロックとベース・ブロック
とに分割された化合物半導体エミッタ・バリヤ層及び化
合物半導体エミッタ層と、該化合物半導体エミッタ層の
うちエミッタ・ブロックに属するものの上に形成された
エミッタ電極及びベース・ブロックに属するものの上に
形成されたベース電極と、前記化合物半導体コレクタ層
にコンタクトするコレクタ電極とを備えてなるよう構成
する。

〔産業上の利用分野〕

本発明は、ベース電極に関する部分の構成を改良した高
速半導体装置に関する。

現在まで、Ａ　Ｉ　Ｇ　ａ　Ａ　ｓ　／　Ｇ　ａ　Ａ　
ｓ、或いは、Ｉ　ｎ　Ｇ　ａ　Ａ　ｓ　／　Ｉ　ｎ　Ｐ
などへテロ接合を有する高性能の高速半導体装置の研究
・開発が盛んに行われてきた。

この種の高速半導体装置の一つとしてホット・エレクト
ロン・トランジスタ（ｈｏｔ　　ｅｌｅｃｔｒｏｎ　　
ｔｒａｎｓｘｓｔｏｒ：ＨＥＴ）が知られている。

ＨＥＴは、理論上からすると、極めて高速で、且つ、高
電子移動度トランジスタ（ｈｉｇｈ　　ｅｌｅｃｔｒｏ
ｎ　　　ｍｏｂｉｌｉｔｙ　　　ｔｒａｎｓｉｓｔｏｒ
：ＨＥＭＴ）などと比較して大きな電流を取り出すこと
ができる旨の利点があるとされてきたのであるが、実、
際には、製造技術上の問題が絡んで、期待された程の性
能を得ることができない現状にある。従って、その問題
の解消を図らなければならない。

［従来の技術〕 第１０図は従来のＨＥＴを表す要部切断側面図である。

図に於いて、１はｎ型コレクタ層、２はｉ型コレクタ・
バリヤ層、３はｎ型ベース層、４はｉ型エミッタ・バリ
ヤ層、５はｎ型エミッタ層、６は絶縁膜からなるサイド
・ウオール、７はエミッタ電極、８はベース電極、９は
コレクタ電極をそれぞれ示している。

第１１図は第１０図に見られるＨＥＴが動作状態に在る
場合のエネルギ・ハンド・ダイヤグラムを表し、第１０
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。

図に於いて、ＥＣは伝導帯の底、矢印は電子の経路を示
している。尚、この図では、エネルギ・バンド・ダイヤ
グラムに於ける伝導帯の底Ｅｅを表しているので、例え
ばｎ型コレクタ層ｌである旨の表示は、それに対応する
伝導帯の底を意味するものとする。

図示のＨＥＴに於いては、ベース層３の厚さを例えば２
０〜３０（ｎｍ）と薄くしてあり、そして、そこでのキ
ャリヤ密度はＩ　Ｘ　１０　”　（Ｃ１−”）程度と低
くしであることから、エミッタ層５から注入された電子
は散乱を受けることなく通過し、コレクタ・バリヤ層２
を越えてコレクタ１１に達するようになっている。因に
、エネルギ層５から注入された電子がベース層３で散乱
された場合には、エネルギが低下してしまい、コレクタ
・バリヤ層２を越えることができない。

〔発明が解決しようとする課題〕

前記したように、従来のＨＥＴに於いては、エミッタＮ
５からベース層３に注入される電子が散乱を受けないよ
うにする為、ベースＮ３の厚さを薄く、且つ、キャリヤ
密度を低くしであることから、そのシート抵抗及びベー
ス電極８のコンタクト抵抗は高くなってしまい、ＨＥＴ
の高周波特性を良好なものとすることができない原因の
一つになっている。しかも、そのようにベース層３の膜
厚が薄くなっていることから、ベース電極８を形成する
ことは甚だ困難であって、研究室段階で製造は可能であ
るものの、ラインで製造するような状態にはなっていな
い。

ここで、ベース電極８の形成が困難であることに関連す
る事項について更に説明する。即ち、ベース電極８とエ
ミッタ電極７とは同時に形成しているので、それに起因
して厄介な工程が必要になっている。

第１２図は第１０図に見られるＨＥＴが工程途中に在る
場合を説明する為の要部切断側面図を表し、第１０１１
Ｄに於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。

図に於いては、コレクタ層ｌからエミッタ層５までを成
長させ、表面からベースＮ３に達するメサ・エツチング
を行ない、サイド・ウオール６を形成し、これよりエミ
ッタ電極７並びにベース電極８を形成しようとする状態
が表されている。

図から明らかなように、エミッタ電極７とベース電極８
を形成するには、同一の電極材料膜を同時に被着し、そ
の後に分離するのであるが、このように高さを異にする
位置にある電極を分離して独立させる為には、サイド・
ウオール６を形成したり、また、サイド・ウオール６の
表面に其なりの形状で被着された電極材料膜を矢印で示
しであるように斜めミリングで除去することが必要とな
るのである。

このようなことは、現今の技術を以てすれば困難ではな
いが、厄介な工程であるのは確かであり、出来れば無い
方が好ましい。

本発明は、例えばＨＥＴのような高速半導体装置のベー
スに於ける寄生抵抗の低減を可能とし、且つ、容易に製
造することができるようにする。

〔課題を解決するための手段］ 第１１図に見られるエネルギ・ハンド・ダイヤグラムは
、ＨＥＴが通常の動作をしている際のものであって、エ
ミッタ層５に印加する電圧に比較してベース層３に印加
する電圧が高い為、伝導帯の底ＥＣに曲がりを生じ、エ
ミッタ層５の電子から見た実効的なエミッタ障壁の高さ
は減少し、ベース層３の電子から見た実効的なエミッタ
障壁の高さは増加している。従って、電圧が成る程度以
上に高くなると、トンネル効果、或いは、熱励起を伴う
トンネル効果などで、エミッタ層５からベース層３に電
子が注入されるようになる。前記したように、ベース層
３は大変に薄く形成されているものであるから、そこに
注入された電子は殆ど散乱を受けることなしにコレクタ
・バリヤ層２を越えてコレクタ層１に達し、トランジス
タ動作を行うものである。

ところで、ＨＥＴがｐｎ接合をもつ通常のバイポーラ・
トランジスタと相違するところは、エミッタ層５とベー
ス層３とが共にｎ型であり、従って、エミッタ層５の電
位をベース層３のそれに比較して高くすれば、ベース層
３からエミッタ層５に電子を注入することができる点で
ある。即ち、ＨＥＴでは、電圧印加の如何に依って、電
子は何れの方向にも移動し、例えば、エミッタｌｉ５か
らベース層３へ、或いは、ベース層３からエミッタ１５
へと移動することができる。

第１３図は第１１図について説明したＨＥＴと同じもの
を異なった条件で動作させた場合のエネルギ・バンド・
ダイヤグラムを表し、第１１図に於いて用いた記号と同
記号は同部分を表すか或いは同じ意味を持つものとする
。

図では、ベース層３に印加する電圧に比較してエミッタ
層５に印加する電圧が高い為、ベース層３の電子から見
た実効的なエミッタ障壁の高さは減少し、また、エミッ
タＮ５の電子から見た実効的なエミッタ障壁の高さは増
加している。従って、第１１図の場合と異なり、ベース
層３からエミッタ層５に電子を注入することが可能であ
る。この動作を利用すれば、ベース電極をベース層３に
直接コンタクトさせることな（、ベースＮ３でエネルギ
を失った電子を引き抜くことができる。即ち、エミッタ
・バリヤ層４上にエミッタ層５と同様な半導体層を形成
し、それに電極をコンタクトさせて高い電圧を印加して
動作させれば、それをペースとして機能させることが可
能となる。

第１図は本発明の詳細な説明する為のＨＥＴに於けるエ
ネルギ・バンド・ダイヤグラムを表し、第１１図及び第
１３図に於いて用いた記号と同記号は同部分を表すか或
いは同じ意味を持つものとする。

このエネルギ・バンド・ダイヤグラムは、ＨＥＴとして
、前記したように、エミッタ・バリヤ層４上にエミッタ
層５を形成してエミッタ電極をコンタクトさせた構成、
及び、エミッタ・バリヤ層４上にエミッタ層５と同じ半
導体層を形成してベース電極をコンタクトさせた構成を
もたせ、エミッタ電極には低い電圧を、また、ベース電
極には高い電圧を印加して得られたものである。

図に於いて、４′はベース電極に関連したバリヤ層、５
′はベース電極がコンタクトする半導体層、ＥＣＥはエ
ミッタ電極に通常の動作をする低い電圧を印加した場合
に於ける伝導帯の底、Ｅ　ｃｍはベース電極にエミッタ
電極印加電圧に比較して高い電圧を印加した場合に於け
る伝導帯の底、■。

は順方向立ち上がり電圧、■８は逆方向立ち上がり電圧
をそれぞれ示している。

図から明らかなように、エミッタ電極に関連する部分に
於いては、エミッタ電極に低い電圧が印加されていて、
エミッタ層からベース層へ電子が注入される本来の動作
をするが、ベース電極に関連する部分に於いては、ベー
ス電極に高い電圧が印加されていて、諸手導体層の構成
はエミッタ電極に関連する部分と変わりないにも拘わら
ず、ベース層から電子を引き抜く動作をしていることが
理解されよう。即ち、図示のＨＥＴでは、ベース層上に
エミッタ・バリヤ層、エミッタ層、電極からなる部分を
複数形成し、電極に最も低い電位が印加されている部分
はエミッタとして作用し、また、電極に最も高い電位が
印加されている部分はベースとして作用し、この二つの
電極間の電位差が、エミッタ・バリヤに対する順方向並
びに逆方向各文ち上がり電圧の和、即ち、Ｖ、　十Ｖ、
より大きくなった場合にオンとなる。

このようなことから、本発明に依る高速半導体装置に於
いては、 （１）基板（例えば半絶縁性ＩｎＰ基板Ｓ）上に順に積
層して形成された化合物半導体コレクタ層（例えばｎ型
Ｉ　ｎｃａＡｓコレクタ層１１）並びに化合物半導体コ
レクタ・バリヤ層（例えばｉ型１ｎＧａＡｆＡｓコレク
ター　バリヤｆｉｉ１２）並びに化合物半導体ベース層
（例えばｎ型ＩｎＧａＡｓベースｌｉｌ　３）と、該化
合物半導体ベース層上に順に積層して形成され且つエミ
ッタ・ブロック（例えばエミッタ・ブロック２０Ｅ）と
ベース・ブロック（例えばベース・ブロック２０Ｂ）と
に分割された化合物半導体エミッタ・バリヤ層（例えば
ｉ型ＩｎＧａＡｆｆｉＡｓエミッタ・バリヤ層１４）及
び化合物半導体エミッタ層（例えばｎ型Ｉ　ｎＧａＡｓ
エミッタ層１５）と、該化合物半導体エミッタ層のうち
エミッタ・ブロックに属するものの上に形成されたエミ
ッタ電極（例えばエミッタ電極１６）及びベース・ブロ
ックに属するものの上に形成されたベース電極（例えば
ベース電極１７）と、前記化合物半導体コレクタ層にコ
ンタクトするコレクタ電極（例えばコレクタ電極１８）
と、を備えてなるか、或いは、 （２）前記（１）に於いて、エミッタ・ブロックに属す
る化合物半導体エミッタ層に印加される電圧に比較して
高い電圧がベース・ブロックに属する化合物半導体エミ
ッタ層に印加されて動作すること、 を特徴とするか、或いは、 （３）前記（１）に於いて、エミッタ・ブロックがベー
ス層の中央部分に配置され、且つ、複数のベース・ブロ
ックが該エミッタ・ブロックの周辺に配置されてなるこ
と、 を特徴とする。

〔作用〕

前記手段を採ることに依り、ベース寄生抵抗が低いＨＥ
Ｔが容易に得られ、そして、エミッタ層に於けるキャリ
ヤ密度はベース層に比較して高いのでコンタクト抵抗を
低減することができ、また、ベース層とベース電極との
間にバリヤ層が介在しているので、この間に加わる電圧
は高（なるが、その立ち上がりは鋭く、且つ、コンダク
タンスは大きいから、交流的に見た寄生抵抗は小さく、
従って、高周波特性は向上する。また、このＨＥＴは、
製造面に於いても多くの利点が得られる。即ち、エミッ
タとベースの構造上で全く同一であることから、必要な
半導体層を積層後、電極を形成し、その電極をマスクに
してエミッタとベースの分離を行えば良く、極めて簡単
なプロセスで容易に製造することができる。従来のＨＥ
Ｔで、ベース層にベース電極を直接形成する場合、表面
からベース層までのエツチングをベース層で精密に制御
して停止させることが必要となるが、本発明では、エミ
ッタ・ブロックとベース・ブロックとが電気的に分離さ
れていれば良いのであるから、エミッタ・ブロックのメ
サとベース・ブロックのメサとの間にエミッタ・バリヤ
層が多少残っていても差支えないし、たといエミッタ層
が僅かに残っていたとしても、表面空乏層で電気的に分
離できていれば良いのであるから、余り問題にはならな
い。また、エミッタ電極とベース電極とを同時に形成す
るようにしていても、従来のようなサイド・ウオールの
形成、或いは、斜めミリングなど複雑な技法は不要であ
る。

（実施例〕 第２図は本発明一実施例を説明する為の要部切断側面図
を表している。

図に於いて、１１はｎ型Ｉ　ｎＧａＡｓコレクタ層、１
２はｉ型ＩｎＧａＡｆｆｉＡｓコレクタ・バリヤ層、１
３はｎ型１ｎＧａＡｓベ一ス層、１４はｉ型１　ｎＧａ
ＡｆＡｓエミッタ・バリヤ層、１５はｎ型Ｉ　ｎＣｙａ
Ａｓエミッタ層、１６はエミッタ電極、１７はベース電
極、１８はコレクタ電極、２０Ｅはエミッタ・ブロック
、２０Ｂはベース・ブロック、Ｓは半絶縁性１ｎＰ基板
をそれぞれ示している。

図から明らかなように、本実施例に於いては、ｉ型１　
ｎＧａＡｆＡｓエミッタ・バリヤ層１４及びｎ型１　ｎ
ＧａＡｓエミッタ層１５を分断してエミッタ・ブロック
２０Ｅ並びにベース・ブロック２０Ｂを構成している。

エミッタ・ブロック２０Ｅに属するエミッタ電極１６に
印加するエミッタ電圧とベース・ブロック２０Ｂに属す
るベース電極１７に印加するベース電圧を比較すると、
「エミッタ電圧〈ベース電圧」、であることは勿論であ
り、このようにすることに依って、ベース・ブロック２
０Ｂは、エミッタ・ブロック２０Ｅに於ける半導体層構
成及び電極構成と全く同じそれをもちながら、ベースと
して動作するものである。

本実施例では、エミッタ・バリヤ層１４の厚さは４　（
ｎｍ）であり、平面で見てエミッタを２×５〔μｍ２〕
とした場合、約１（Ω）のエミッタ・コンタクト抵抗を
含めてもエミッタ・ベース抵抗は３０〔Ω〕以下となり
、これは、従来のＨＥＴに於けるベース抵抗が１００〜
４００〔Ω〕であるのに比較すると約−桁も小さい。

第３図乃至第９図は第２図に見られる実施例を製造する
場合について説明する為の工程要所に置けるＨＥＴの要
部切断側面図を表し、以下、これ等の図を参照しつつ解
説する。

第３図参照 分子線エピタキシャル成長（ｍｏｌｅｃｕｌａｒ　　ｂ
ｅａｍ　　ｅｐｉｔａｘｙ：ＭＢＥ）法を適用すること
に依り、半絶縁性１ｎＰ基板Ｓ上にコレクタ層１１、コ
レクタ・バリヤ層１２、ベース層１３、エミッタ・バリ
ヤ層１４、エミッタ層１５を成長させる。

ここで成長させた各半導体層に関する主要データを例示
すると次の通りである。

（ａ）　　コレクタ層１１について 材料＝ｎ型ＩｎＧａＡｓ 厚さ：３００（ｎｍ） 不純物濃度：　５　Ｘ　１０　”　（Ｃ１−’）及び 材料：ｎ型１ｎＧａＡｓ 厚さ：　１００　　（ｎｍ） 不純物濃度：　Ｉ　Ｘ　１０　”　（ｃｍ−３）（ｂ）
　　コレクタ・バリヤ層１２について材料：ｉ型１　ｎ
　Ｇ　ａ　Ａ　Ｉ　Ａ　ｓ厚さ：２００［ｎｍ） （Ｃ）　　ベース層１３について 材料＝ｎ型Ｉ　ｎＣｙａＡｓ 厚さ：３０（ｎｍ） 不純物濃度：　Ｉ　Ｘ　１０　”　（ｃｍ−３）（ｄ）
　　エミッタ・バリヤ層１４について材料：ｉ型１　ｎ
　Ｇ　ａ　Ａ　Ｉ　Ａ　ｓ厚さ：４（ｎｍ） （ｅ）　　エミッタ層１５について 材料：ｎ型１　ｎＧａＡｓ 厚さ：１０（ｎｍ） 不純物濃度：　Ｉ　Ｘ　１０　”　（ｃｍ−３３及び 材料：ｎ型１　ｎＧａＡｓ 厚さ：２００（ｎｍ） 不純物濃度：　５　Ｘ　１０　”　（ｃｍ−３）第４図
参照 フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用し、エミッタ電極パターン及びベース電極パター
ンの開口をもったフォト・レジスト膜２１を形成する。

第５図参照 真空蒸着法を適用することに依り、全面に電極材料金属
膜を形成する。

この電極材料金属膜はＣｒ及びＡｕからなり、その厚さ
は２０　（ｎｍ）及び３００（ｎｍ）である。

フォト・レジスト膜２１を溶解・除去するリフト・オフ
法を適用することに依って電極材料金属膜のバターニン
グを行ない、エミッタ電極１６及びベース電極１７を形
成する。

第６図参照 エツチング・ガスをＣＨ４＋）ｌ、とする反応性イオン
・エツチング（ｒｅａｃｔｉｖｅ　　ｉｏｎ　　ｅｔｃ
ｈｉｎｇ：ＲＩＥ）法を適用することに依り、エミッタ
電極１６及びベース電極１７をマスクとして　エミッタ
層１５及びエミッタ・バリヤ層１４のメサ・エツチング
を行ってエミッタ・ブロック２０Ｅ並びにベース・ブロ
ック２０Ｂを形成する。

第７図参照 フォト・リソグラフィ技術に於けるレジスト・プロセス
を適用することに依り、コレクタ電極形成予定部分に開
口をもつフォト・レジスト膜２２を形成する。

第８図参照 エツチング・ガスをＣＨ４＋Ｈｚ　とするＲＩＥ法を適
用することに依り、フォト・レジスト膜２２をマスクと
してベース層１３、コレクタ・バリヤ層１２のメサ・エ
ツチングを行って、コレクタ層１１の表面一部を露出さ
せる。尚、このエツチングは、コレクタ層１１に若干喰
い込んでも差支えはない。

第９図参照 真空蒸着法を適用することに依り、全面に電極材料金属
膜を形成する。

この電極材料金属膜はＣｒ及びＡｕからなり、その厚さ
は２０（ｎｍ）及び３００（ｎｍ）である。

フォト・レジスト膜２２を溶解・除去するリフト・オフ
法を適用することに依って電極材料金属膜のバターニン
グを行ない、コレクタ電極１８を形成する。

〔発明の効果〕

本発明に依る高速半導体装置に於いては、基板上に順に
積層して形成された化合物半導体コレクタ層及び化合物
半導体コレクタ・バリヤ層及び化合物半導体ベース層と
、該化合物半導体ベース層上に順に積層して形成され且
つニーミッタ・ブロックとベース・ブロックとに分割さ
れた化合物半導体エミッタ・バリヤ層及び化合物半導体
エミッタ層と、該化合物半導体エミッタ層のうちエミッ
タ・ブロックに属するものの上に形成されたエミッタ電
極及びベース・ブロックに属するものの上に形成された
ベース電極と、前記化合物半導体コレクタ層にコンタク
トするコレクタ電極とを備えている。

前記構成を採ることに依り、ベース寄生抵抗が低いＨＥ
Ｔが容易に得られ、そして、エミッタ層に於けるキャリ
ヤ密度はベース層に比較して高いのでコンタクト抵抗を
低減することができ、また、ベース層とベース電極との
間にバリヤ層が介在しているので、この間に加わる電圧
は高くなるが、その立ち上がりは鋭く、且つ、コンダク
タンスは大きいから、交流的に見た寄生抵抗は小さ（、
従って、高周波特性は向上する。また、このＨＥＴは、
製造面に於いても多くの利点が得られる。即ち、エミッ
タとベースの構造上で全く同一であることから、必要な
半導体層を積層後、電極を形成し、その電極をマスクに
してエミッタとベースの分離を行えば良く、極めて簡単
なプロセスで容易に製造することができる。従来のＨＥ
Ｔで、ベース層にベース電極を直接形成する場合、表面
からベース層までのエツチングをベース層で精密に制御
して停止させることが必要となるが、本発明では、エミ
ッタ・ブロックとベース・ブロックとが電気的に分離さ
れていれば良いのであるから、エミッタ・ブロックのメ
サとベース・ブロックのメサとの間にエミッタ・バリヤ
層が多少残っていても差支えないし、たといエミッタ層
が僅かに残っていたとしても、表面空乏層で電気的に分
離できていれば良いのであるから、余り問題にはならな
い。また、エミッタ電極とベース電極とを同時に形成す
るようにしていても、従来のようなサイド・ウオールの
形成、或いは、斜めミリングなど複雑な技法は不要であ
る。

【図面の簡単な説明】

第１図は本発明の詳細な説明する為のＨＥＴに於けるエ
ネルギ・バンド・ダイヤグラム、第２図は本発明一実施
例を説明する為の要部切断側面図、第３図乃至第９図は
第２図に見られる実施例を製造する場合について説明す
る為の工程要所に置けるＨＥＴの要部切断側面図、第１
０図は従来のＨＥＴを表す要部切断側面図、第１１図は
第１０図に見られるＨＥＴが動作状態に在る場合のエネ
ルギ・バンド・ダイヤグラム、第１２図は第１０図に見
られるＨＥＴが工程途中に在る場合を説明する為の要部
切断側面図、第１３図は第１１図について説明したＨＥ
Ｔと同じものを異なった条件で動作させた場合のエネル
ギ・ハンド・ダイヤグラムをそれぞれ表している。 図に於いて、１１はｎ型１　ｎＧａＡｓコレクタ層、１
２はｉ型１　ｎＣ；ａＡｊ２Ａｓ：ｌレクタ・バリヤ層
、１３はｎ型Ｉ　ｎＧａＡｓベース層、１４はｉ型Ｉｎ
ＧａＡｊ２Ａｓｍミッタ・バリヤ層、１５はｎ型ＩｎＧ
ａＡｓエミッタ層、１６はエミッタ電極、１７はベース
電極、１８はコレクタ電極、２０Ｅはエミッタ・ブロッ
ク、２０Ｂはベース・ブロック、Ｓは半絶縁性１ｎＰ基
板をそれぞれ示している。 特許出願人　　　富士通株式会社 代理人弁理士　　相　谷　昭　司 代理人弁理士　　渡　邊　弘　− 第３図 工程要所に於けるＨＥＴの要部切断側面図第４図 エミッタ電極 工程要所に於けるＨＥＴの要部切断側面図第５図 エミッタ・ブロック 工程要所に於ける１（ＥＴの要部切断側面図第６図 ７エ 第８図 工程要所に於けるＨＥＴの要部切断側面図従来のＮＥＴ
を表す要部切断側面図 第１０図 第１１図 第１２図

Claims (3)

【特許請求の範囲】
1. （１）基板上に順に積層して形成された化合物半導体コ
   レクタ層及び化合物半導体コレクタ・バリヤ層及び化合
   物半導体ベース層と、 該化合物半導体ベース層上に順に積層して形成され且つ
   エミッタ・ブロックとベース・ブロックとに分割された
   化合物半導体エミッタ・バリヤ層及び化合物半導体エミ
   ッタ層と、 該化合物半導体エミッタ層のうちエミッタ・ブロックに
   属するものの上に形成されたエミッタ電極及びベース・
   ブロックに属するものの上に形成されたベース電極と、 前記化合物半導体コレクタ層にコンタクトするコレクタ
   電極と を備えてなることを特徴とする高速半導体装置。
2. （２）エミッタ・ブロックに属する化合物半導体エミッ
   タ層に印加される電圧に比較して高い電圧がベース・ブ
   ロックに属する化合物半導体エミッタ層に印加されて動
   作すること を特徴とする請求項（１）記載の高速半導体装置。
3. （３）エミッタ・ブロックがベース層の中央部分に配置
   され、且つ、複数のベース・ブロックが該エミッタ・ブ
   ロックの周辺に配置されてなること を特徴とする請求項（１）記載の高速半導体装置。