JP3013096B2 - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JP3013096B2 JP3013096B2 JP2205191A JP20519190A JP3013096B2 JP 3013096 B2 JP3013096 B2 JP 3013096B2 JP 2205191 A JP2205191 A JP 2205191A JP 20519190 A JP20519190 A JP 20519190A JP 3013096 B2 JP3013096 B2 JP 3013096B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- base
- electrode
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 ベース電極に関する部分の構成を改良した高速半導体
装置に関し、 高速半導体装置のベースに於ける寄生抵抗の低減を可
能とし、且つ、容易に製造することができるようにする
ことを目的とし、 基板上に順に積層して形成された化合物半導体コレク
タ層及び化合物半導体コレクタ・バリヤ層及び化合物半
導体ベース層と、該化合物半導体ベース層上に順に積層
して形成され且つエミッタ・ブロックとベース・ブロッ
クとに分割された化合物半導体エミッタ・バリヤ層及び
化合物半導体エミッタ層と、該化合物半導体エミッタ層
のうちエミッタ・ブロックに属するものの上に形成され
たエミッタ電極及びベース・ブロックに属するものの上
に形成されたベース電極と、前記化合物半導体コレクタ
層にコンタクトするコレクタ電極とを備えてなるよう構
成する。
装置に関し、 高速半導体装置のベースに於ける寄生抵抗の低減を可
能とし、且つ、容易に製造することができるようにする
ことを目的とし、 基板上に順に積層して形成された化合物半導体コレク
タ層及び化合物半導体コレクタ・バリヤ層及び化合物半
導体ベース層と、該化合物半導体ベース層上に順に積層
して形成され且つエミッタ・ブロックとベース・ブロッ
クとに分割された化合物半導体エミッタ・バリヤ層及び
化合物半導体エミッタ層と、該化合物半導体エミッタ層
のうちエミッタ・ブロックに属するものの上に形成され
たエミッタ電極及びベース・ブロックに属するものの上
に形成されたベース電極と、前記化合物半導体コレクタ
層にコンタクトするコレクタ電極とを備えてなるよう構
成する。
本発明は、ベース電極に関する部分の構成を改良した
高速半導体装置に関する。
高速半導体装置に関する。
現在まで、AlGaAs/GaAs、或いは、InGaAs/InPなどヘ
テロ接合を有する高性能の高速半導体装置の研究・開発
が盛んに行われてきた。
テロ接合を有する高性能の高速半導体装置の研究・開発
が盛んに行われてきた。
この種の高速半導体装置の一つとしてホット・エレク
トロン・トランジスタ（hot electron transistor:HE
T）が知られている。
トロン・トランジスタ（hot electron transistor:HE
T）が知られている。
HETは、理論上からすると、極めて高速で、且つ、高
電子移動度トランジスタ（high electron mobility
transistor:HEMT）などと比較して大きな電流を取り出
すことができる旨の利点があるとされてきたのである
が、実際には、製造技術上の問題が絡んで、期待された
程の性能を得ることができない現状にある。従って、そ
の問題の解消を図らなければならない。
電子移動度トランジスタ（high electron mobility
transistor:HEMT）などと比較して大きな電流を取り出
すことができる旨の利点があるとされてきたのである
が、実際には、製造技術上の問題が絡んで、期待された
程の性能を得ることができない現状にある。従って、そ
の問題の解消を図らなければならない。
第10は従来のHETを表す要部切断側面図である。
図に於いて、１はｎ型コレクタ層、２はｉ型コレクタ
・バリヤ層、３はｎ型ベース層、４はｉ型エミッタ・バ
リヤ層、５はｎ型エミッタ層、６は絶縁膜からなるサイ
ド・ウォール、７はエミッタ電極、８はベース電極、９
はコレクタ電極をそれぞれ示している。
・バリヤ層、３はｎ型ベース層、４はｉ型エミッタ・バ
リヤ層、５はｎ型エミッタ層、６は絶縁膜からなるサイ
ド・ウォール、７はエミッタ電極、８はベース電極、９
はコレクタ電極をそれぞれ示している。
第11図は第10図に見られるHETが動作状態に在る場合
のエネルギ・バンド・ダイヤグラムを表し、第10に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
のエネルギ・バンド・ダイヤグラムを表し、第10に於い
て用いた記号と同記号は同部分を表すか或いは同じ意味
を持つものとする。
図に於いて、ECは伝導帯の底、矢印は電子の経路を示
している。尚、この図では、エネルギ・バンド・ダイヤ
グラムに於ける伝導帯の底ECを表しているので、例えば
ｎ型コレクタ層１である旨の表示は、それに対応する伝
導帯の底を意味するものとする。
している。尚、この図では、エネルギ・バンド・ダイヤ
グラムに於ける伝導帯の底ECを表しているので、例えば
ｎ型コレクタ層１である旨の表示は、それに対応する伝
導帯の底を意味するものとする。
図示のHETに於いては、ベース層３の厚さを例えば20
〜30〔nm〕と薄くしてあり、そして、そこでのキャリヤ
密度は１×1018〔cm-3〕程度と低くしてあることから、
エミッタ層５から注入された電子は散乱を受けることな
く通過し、コレクタ・バリヤ層２を越えてコレクタ層１
に達するようになっている。因に、エネルギ層５から注
入された電子がベース層３で散乱された場合には、エネ
ルギが低下してしまい、コレクタ・バリヤ層２を越える
ことができない。
〜30〔nm〕と薄くしてあり、そして、そこでのキャリヤ
密度は１×1018〔cm-3〕程度と低くしてあることから、
エミッタ層５から注入された電子は散乱を受けることな
く通過し、コレクタ・バリヤ層２を越えてコレクタ層１
に達するようになっている。因に、エネルギ層５から注
入された電子がベース層３で散乱された場合には、エネ
ルギが低下してしまい、コレクタ・バリヤ層２を越える
ことができない。
前記したように、従来のHETに於いては、エミッタ層
５からベース層３に注入される電子が散乱を受けないよ
うにする為、ベース層３の厚さを薄く、且つ、キャリヤ
密度を低くしてあることから、そのシート抵抗及びベー
ス電極８のコンタクト抵抗は高くなってしまい、HETの
高周波特性を良好なものとすることができない原因の一
つになっている。しかも、そのようにベース層３の膜厚
が薄くなっていることから、ベース電極８を形成するこ
とは甚だ困難であって、研究室段階で製造は可能である
ものの、ラインで製造するような状態にはなっていな
い。
５からベース層３に注入される電子が散乱を受けないよ
うにする為、ベース層３の厚さを薄く、且つ、キャリヤ
密度を低くしてあることから、そのシート抵抗及びベー
ス電極８のコンタクト抵抗は高くなってしまい、HETの
高周波特性を良好なものとすることができない原因の一
つになっている。しかも、そのようにベース層３の膜厚
が薄くなっていることから、ベース電極８を形成するこ
とは甚だ困難であって、研究室段階で製造は可能である
ものの、ラインで製造するような状態にはなっていな
い。
ここで、ベース電極８の形成が困難であることに関連
する事項について更に説明する。即ち、ベース電極８と
エミッタ電極７とは同時に形成しているので、それに起
因して厄介な工程が必要になっている。
する事項について更に説明する。即ち、ベース電極８と
エミッタ電極７とは同時に形成しているので、それに起
因して厄介な工程が必要になっている。
第12図は第10図に見られるHETが工程途中に在る場合
を説明する為の要部切断側面図を表し、第10図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
を説明する為の要部切断側面図を表し、第10図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。
図に於いては、コレクタ層１からエミッタ層５までを
成長させ、表面からベース層３に達するメサ・エッチン
グを行ない、サイド・ウォール６を形成し、これよりエ
ミッタ電極７並びにベース電極８を形成しようとする状
態が表されている。
成長させ、表面からベース層３に達するメサ・エッチン
グを行ない、サイド・ウォール６を形成し、これよりエ
ミッタ電極７並びにベース電極８を形成しようとする状
態が表されている。
図から明らかなように、エミッタ電極７とベース電極
８を形成するには、同一の電極材料膜を同時に被着し、
その後に分離するのであるが、このように高さを異にす
る位置にある電極を分離して独立させる為には、サイド
・ウォール６を形成したり、また、サイド・ウォール６
の表面に其なりの形状で被着された電極材料膜を矢印で
示してあるように斜めミリングで除去することが必要と
なるのである。
８を形成するには、同一の電極材料膜を同時に被着し、
その後に分離するのであるが、このように高さを異にす
る位置にある電極を分離して独立させる為には、サイド
・ウォール６を形成したり、また、サイド・ウォール６
の表面に其なりの形状で被着された電極材料膜を矢印で
示してあるように斜めミリングで除去することが必要と
なるのである。
このようなことは、現今の技術を以てすれば困難では
ないが、厄介な工程であるのは確かであり、出来れば無
い方が好ましい。
ないが、厄介な工程であるのは確かであり、出来れば無
い方が好ましい。
本発明は、例えばHETのような高速半導体装置のベー
スに於ける寄生抵抗の低減を可能とし、且つ、容易に製
造することができるようにする。
スに於ける寄生抵抗の低減を可能とし、且つ、容易に製
造することができるようにする。
第11図に見られるエネルギ・バンド・ダイヤグラム
は、HETが通常の動作をしている際のものであって、エ
ミッタ層５に印加する電圧に比較してベース層３に印加
する電圧が高い為、伝導帯の底ECに曲がりを生じ、エミ
ッタ層５の電子から見た実効的なエミッタ障壁の高さは
減少し、ベース層３の電子から見た実効的なエミッタ障
壁の高さは増加している。従って、電圧が或る程度以上
に高くなると、トンネル効果、或いは、熱励起を伴うト
ンネル効果などで、エミッタ層５からベース層３に電子
が注入されるようになる。前記したように、ベース層３
は大変に薄く形成されているものであるから、そこに注
入された電子は殆ど散乱を受けることなしにコレクタ・
バリヤ層２を越えてコレクタ層１に達し、トランジスタ
動作を行うものである。
は、HETが通常の動作をしている際のものであって、エ
ミッタ層５に印加する電圧に比較してベース層３に印加
する電圧が高い為、伝導帯の底ECに曲がりを生じ、エミ
ッタ層５の電子から見た実効的なエミッタ障壁の高さは
減少し、ベース層３の電子から見た実効的なエミッタ障
壁の高さは増加している。従って、電圧が或る程度以上
に高くなると、トンネル効果、或いは、熱励起を伴うト
ンネル効果などで、エミッタ層５からベース層３に電子
が注入されるようになる。前記したように、ベース層３
は大変に薄く形成されているものであるから、そこに注
入された電子は殆ど散乱を受けることなしにコレクタ・
バリヤ層２を越えてコレクタ層１に達し、トランジスタ
動作を行うものである。
ところで、HETがpn接合をもつ通常のバイポーロ・ト
ランジスタと相違するところは、エミッタ層５とベース
層３とが共にｎ型であり、従って、エミッタ層５の電位
をベース層３のそれに比較して高くすれば、ベース層３
からエミッタ層５に電子を注入することができる点であ
る。即ち、HETでは、電圧印加の如何に依って、電子は
何れの方向にも移動し、例えば、エミッタ層５からベー
ス層３へ、或いは、ベース層３からエミッタ層５へと移
動することができる。
ランジスタと相違するところは、エミッタ層５とベース
層３とが共にｎ型であり、従って、エミッタ層５の電位
をベース層３のそれに比較して高くすれば、ベース層３
からエミッタ層５に電子を注入することができる点であ
る。即ち、HETでは、電圧印加の如何に依って、電子は
何れの方向にも移動し、例えば、エミッタ層５からベー
ス層３へ、或いは、ベース層３からエミッタ層５へと移
動することができる。
第13図は第11図について説明したHETと同じものを異
なった条件で動作させた場合のエネルギ・バンド・ダイ
ヤグラムを表し、第11図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。
なった条件で動作させた場合のエネルギ・バンド・ダイ
ヤグラムを表し、第11図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。
図では、ベース層３に印加する電圧に比較してエミッ
タ層５に印加する電圧が高い為、ベース層３の電子から
見た実効的なエミッタ障壁の高さは減少し、また、エミ
ッタ層５の電子から見た実効的なエミッタ障壁の高さは
増加している。従って、第11図の場合と異なり、ベース
層３からエミッタ層５に電子を注入することが可能であ
る。この動作を利用すれば、ベース電極をベース層３に
直接コンタクトさせることなく、ベース層３でエネルギ
を失った電子を引く抜くことができる。即ち、エミッタ
・バリヤ層４上にエミッタ層５と同様な半導体層を形成
し、それに電極をコンタクトさせて高い電圧を印加して
動作させれば、それをベースとして機能させることが可
能となる。
タ層５に印加する電圧が高い為、ベース層３の電子から
見た実効的なエミッタ障壁の高さは減少し、また、エミ
ッタ層５の電子から見た実効的なエミッタ障壁の高さは
増加している。従って、第11図の場合と異なり、ベース
層３からエミッタ層５に電子を注入することが可能であ
る。この動作を利用すれば、ベース電極をベース層３に
直接コンタクトさせることなく、ベース層３でエネルギ
を失った電子を引く抜くことができる。即ち、エミッタ
・バリヤ層４上にエミッタ層５と同様な半導体層を形成
し、それに電極をコンタクトさせて高い電圧を印加して
動作させれば、それをベースとして機能させることが可
能となる。
第１図は本発明の原理を説明する為のHETに於けるエ
ネルギ・バンド・ダイヤグラムを表し、第11図及び第13
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
ネルギ・バンド・ダイヤグラムを表し、第11図及び第13
図に於いて用いた記号と同記号は同部分を表すか或いは
同じ意味を持つものとする。
このエネルギ・バンド・ダイヤグラムは、HETとし
て、前記したように、エミッタ・バリヤ層４上にエミッ
タ層５を形成してエミッタ電極をコンタクトさせた構
成、及び、エミッタ・バリヤ層４上にエミッタ層５と同
じ半導体層を形成してベース電極をコンタクトさせた構
成をもたせ、エミッタ電極には低い電圧を、また、ベー
ス電極には高い電圧を印加して得られたものである。
て、前記したように、エミッタ・バリヤ層４上にエミッ
タ層５を形成してエミッタ電極をコンタクトさせた構
成、及び、エミッタ・バリヤ層４上にエミッタ層５と同
じ半導体層を形成してベース電極をコンタクトさせた構
成をもたせ、エミッタ電極には低い電圧を、また、ベー
ス電極には高い電圧を印加して得られたものである。
図に於いて、４′はベース電極に関連したバリヤ層、
５′はベース電極がコンタクトする半導体層、ECEはエ
ミッタ電極に通常の動作をする低い電圧を印加した場合
に於ける伝導帯の底、ECBはベース電極にエミッタ電極
印加電圧に比較して高い電圧を印加した場合に於ける伝
導帯の底、VFは順方向に立ち上がり電圧、VRは逆方向立
ち上がり電圧をそれぞれ示している。
５′はベース電極がコンタクトする半導体層、ECEはエ
ミッタ電極に通常の動作をする低い電圧を印加した場合
に於ける伝導帯の底、ECBはベース電極にエミッタ電極
印加電圧に比較して高い電圧を印加した場合に於ける伝
導帯の底、VFは順方向に立ち上がり電圧、VRは逆方向立
ち上がり電圧をそれぞれ示している。
図から明らかなように、エミッタ電極に関連する部分
に於いては、エミッタ電極に低い電圧が印加されてい
て、エミッタ層からベース層へ電子が注入される本来の
動作をするが、ベース電極に関連する部分に於いては、
ベース電極に高い電圧が印加されていて、諸半導体層の
構成はエミッタ電極に関連する部分と変わりないにも拘
わらず、ベース層から電子を引き抜く動作をしているこ
とが理解されよう。即ち、図示のHETでは、ベース層上
にエミッタ・バリヤ層、エミッタ層、電極からなる部分
を複数形成し、電極に最も低い電位が印加されている部
分はエミッタとして作用し、また、電極に最も高い電位
が印加されている部分はベースとして作用し、この二つ
の電極間の電位差が、エミッタ・バリヤに対する順方向
並びに逆方向各立ち上がり電圧の和、即ち、VF＋VRより
大きくなった場合にオンとなる。
に於いては、エミッタ電極に低い電圧が印加されてい
て、エミッタ層からベース層へ電子が注入される本来の
動作をするが、ベース電極に関連する部分に於いては、
ベース電極に高い電圧が印加されていて、諸半導体層の
構成はエミッタ電極に関連する部分と変わりないにも拘
わらず、ベース層から電子を引き抜く動作をしているこ
とが理解されよう。即ち、図示のHETでは、ベース層上
にエミッタ・バリヤ層、エミッタ層、電極からなる部分
を複数形成し、電極に最も低い電位が印加されている部
分はエミッタとして作用し、また、電極に最も高い電位
が印加されている部分はベースとして作用し、この二つ
の電極間の電位差が、エミッタ・バリヤに対する順方向
並びに逆方向各立ち上がり電圧の和、即ち、VF＋VRより
大きくなった場合にオンとなる。
このようなことから、本発明に依る高速半導体装置に
於いては、 （１） 基板（例えば半絶縁性InP基板Ｓ）上に順に積
層して形成された化合物半導体コレクタ層（例えばｎ型
InGaAsコレクタ層11）並びに化合物半導体コレクタ・バ
リヤ層（例えばｉ型InGaAlAsエミッタ・バリヤ層12）並
びに化合物半導体ベース層（例えばｎ型InGaAsベース層
13）と、該化合物半導体ベース層上に順に積層して形成
され且つエミッタ・ブロック（例えばエミッタ・ブロッ
ク20E）とベース・ブロック（例えばベース・ブロック2
0B）とに分割された化合物半導体エミッタ・バリヤ層
（例えばｉ型InGaAlAsエミッタ・バリヤ層14）及び化合
物半導体エミッタ層（例えばｎ型InGaAsエミッタ層15）
と、該化合物半導体エミッタ層のうちエミッタ・ブロッ
クに属するものの上に形成されたエミッタ電極（例えば
エミッタ電極16）及びベース・ブロックに属するものの
上に形成されたベース電極（例えばベース電極17）と、
前記化合物半導体コレクタ層にコンタクトするコレクタ
電極（例えばコレクタ電極18）と、 を備えてなるか、或いは、 （２） 前記（１）に於いて、エミッタ・ブロックに属
する化合物半導体エミッタ層に印加される電圧に比較し
て高い電圧がベース・ブロックに属する化合物半導体エ
ミッタ層に印加されて動作すること、 を特徴とするか、或いは、 （３） 前記（１）に於いて、エミッタ・ブロックがベ
ース層の中央部分に配置され、且つ、複数のベース・ブ
ロックが該エミッタ・ブロックの周辺に配置されてなる
こと、 を特徴とする。
於いては、 （１） 基板（例えば半絶縁性InP基板Ｓ）上に順に積
層して形成された化合物半導体コレクタ層（例えばｎ型
InGaAsコレクタ層11）並びに化合物半導体コレクタ・バ
リヤ層（例えばｉ型InGaAlAsエミッタ・バリヤ層12）並
びに化合物半導体ベース層（例えばｎ型InGaAsベース層
13）と、該化合物半導体ベース層上に順に積層して形成
され且つエミッタ・ブロック（例えばエミッタ・ブロッ
ク20E）とベース・ブロック（例えばベース・ブロック2
0B）とに分割された化合物半導体エミッタ・バリヤ層
（例えばｉ型InGaAlAsエミッタ・バリヤ層14）及び化合
物半導体エミッタ層（例えばｎ型InGaAsエミッタ層15）
と、該化合物半導体エミッタ層のうちエミッタ・ブロッ
クに属するものの上に形成されたエミッタ電極（例えば
エミッタ電極16）及びベース・ブロックに属するものの
上に形成されたベース電極（例えばベース電極17）と、
前記化合物半導体コレクタ層にコンタクトするコレクタ
電極（例えばコレクタ電極18）と、 を備えてなるか、或いは、 （２） 前記（１）に於いて、エミッタ・ブロックに属
する化合物半導体エミッタ層に印加される電圧に比較し
て高い電圧がベース・ブロックに属する化合物半導体エ
ミッタ層に印加されて動作すること、 を特徴とするか、或いは、 （３） 前記（１）に於いて、エミッタ・ブロックがベ
ース層の中央部分に配置され、且つ、複数のベース・ブ
ロックが該エミッタ・ブロックの周辺に配置されてなる
こと、 を特徴とする。
前記手段を採ることに依り、ベース寄生抵抗が、低い
HETが容易に得られ、そして、エミッタ層に於けるキャ
リヤ密度はベース層に比較して高いのでコンタクト抵抗
を低減することができ、また、ベース層とベース電極と
の間にバリヤ層が介在しているので、この間に加わる電
圧は高くなるが、その立ち上がりは鋭く、且つ、コンダ
クタンスは大きいから、交流的に見た寄生抵抗は小さ
く、従って、高周波特性は向上する。また、このHET
は、製造面に於いても多くの利点が得られる。即ち、エ
ミッタとベースの構造上で全く同一であることから、必
要な半導体層を積層後、電極を形成し、その電極をマス
クにしてエミッタとベースの分離を行えば良く、極めて
簡単なプロセスで容易に製造することができる。従来の
HETで、ベース層にベース電極を直接形成する場合、表
面からベース層までのエッチングをベース層で精密に制
御して停止させることが必要となるが、本発明では、エ
ミッタ・ブロックとベース・ブロックとが電気的に分離
されていれば良いのであるから、エミッタ・ブロックの
メサとベース・ブロックのメサとの間にエミッタ・バリ
ヤ層が多少残っていても差支えないし、たといエミッタ
層が僅かに残っていたとしても、表面空乏層で電気的に
分離できていれば良いのであるから、余り問題にはなら
ない。また、エミッタ電極とベース電極とを同時に形成
するようにしていても、従来のようなサイド・ウォール
の形成、或いは、斜めミリングなど複雑な技法は不要で
ある。
HETが容易に得られ、そして、エミッタ層に於けるキャ
リヤ密度はベース層に比較して高いのでコンタクト抵抗
を低減することができ、また、ベース層とベース電極と
の間にバリヤ層が介在しているので、この間に加わる電
圧は高くなるが、その立ち上がりは鋭く、且つ、コンダ
クタンスは大きいから、交流的に見た寄生抵抗は小さ
く、従って、高周波特性は向上する。また、このHET
は、製造面に於いても多くの利点が得られる。即ち、エ
ミッタとベースの構造上で全く同一であることから、必
要な半導体層を積層後、電極を形成し、その電極をマス
クにしてエミッタとベースの分離を行えば良く、極めて
簡単なプロセスで容易に製造することができる。従来の
HETで、ベース層にベース電極を直接形成する場合、表
面からベース層までのエッチングをベース層で精密に制
御して停止させることが必要となるが、本発明では、エ
ミッタ・ブロックとベース・ブロックとが電気的に分離
されていれば良いのであるから、エミッタ・ブロックの
メサとベース・ブロックのメサとの間にエミッタ・バリ
ヤ層が多少残っていても差支えないし、たといエミッタ
層が僅かに残っていたとしても、表面空乏層で電気的に
分離できていれば良いのであるから、余り問題にはなら
ない。また、エミッタ電極とベース電極とを同時に形成
するようにしていても、従来のようなサイド・ウォール
の形成、或いは、斜めミリングなど複雑な技法は不要で
ある。
第２図は本発明一実施例を説明する為の要部切断側面
図を表している。
図を表している。
図に於いて、11はｎ型InGaAsコレクタ層、12はｉ型In
GaAlAsコレクタ・バリヤ層、13はｎ型InGaAsベース層、
14はｉ型InGaAlAsエミッタ・バリヤ層、15はｎ型InGaAs
エミッタ層、16はエミッタ電極、117はベース電極、18
はコレクタ電極、20Eはエミッタ・ブロック、20Bはベー
ス・ブロック、Ｓは半絶縁性InP基板をそれぞれ示して
いる。
GaAlAsコレクタ・バリヤ層、13はｎ型InGaAsベース層、
14はｉ型InGaAlAsエミッタ・バリヤ層、15はｎ型InGaAs
エミッタ層、16はエミッタ電極、117はベース電極、18
はコレクタ電極、20Eはエミッタ・ブロック、20Bはベー
ス・ブロック、Ｓは半絶縁性InP基板をそれぞれ示して
いる。
図から明らかなように、本実施例に於いては、ｉ型In
GaAlAsエミッタ・バリヤ層14及び型InGaAsエミッタ層15
を分断してエミッタ・ブロック20E並びにベース・ブロ
ック20Bを構成している。
GaAlAsエミッタ・バリヤ層14及び型InGaAsエミッタ層15
を分断してエミッタ・ブロック20E並びにベース・ブロ
ック20Bを構成している。
エミッタ・ブロック20Eに属するエミッタ電極16に印
加するエミッタ電圧とベース・ブロック20Bに属するベ
ース電極17に印加するベース電圧を比較すると、「エミ
ッタ電圧＜ベース電圧」、であることは勿論であり、こ
のようにすることに依って、ベース・ブロック20Bは、
エミッタ・ブロック20Eに於ける半導体層構成及び電極
構成と全く同じそれをもちながら、ベースとして動作す
るものである。
加するエミッタ電圧とベース・ブロック20Bに属するベ
ース電極17に印加するベース電圧を比較すると、「エミ
ッタ電圧＜ベース電圧」、であることは勿論であり、こ
のようにすることに依って、ベース・ブロック20Bは、
エミッタ・ブロック20Eに於ける半導体層構成及び電極
構成と全く同じそれをもちながら、ベースとして動作す
るものである。
本実施例では、エミッタ・バリヤ層14の厚さは４〔n
m〕であり、平面で見てエミッタを２×５〔μm2〕とし
た場合、約１〔Ω〕のエミッタ・コンタクト抵抗を含め
てもエミッタ・ベース抵抗は30〔Ω〕以下となり、これ
は、従来のHETに於けるベース抵抗が100〜400〔Ω〕で
あるのに比較すると約一桁も小さい。
m〕であり、平面で見てエミッタを２×５〔μm2〕とし
た場合、約１〔Ω〕のエミッタ・コンタクト抵抗を含め
てもエミッタ・ベース抵抗は30〔Ω〕以下となり、これ
は、従来のHETに於けるベース抵抗が100〜400〔Ω〕で
あるのに比較すると約一桁も小さい。
第３図乃至第９図は第２図に見られる実施例も製造す
る場合について説明する為の工程要所に置けるHETの要
部切断側面図を表し、以下、これ等の図を参照しつつ解
説する。
る場合について説明する為の工程要所に置けるHETの要
部切断側面図を表し、以下、これ等の図を参照しつつ解
説する。
第３図参照 ３−（１） 分子線エピタキシャル成長（molecular beam epita
xy:MBE）法を適用することに依り、半絶縁性InP基板Ｓ
上にコレクタ層11、コレクタ・バリヤ層12、ベース層1
3、エミッタ・バリヤ層14、エミッタ層15を成長させ
る。
xy:MBE）法を適用することに依り、半絶縁性InP基板Ｓ
上にコレクタ層11、コレクタ・バリヤ層12、ベース層1
3、エミッタ・バリヤ層14、エミッタ層15を成長させ
る。
ここで成長させた各半導体層に関する主要データを例
示すると次の通りである。
示すると次の通りである。
（ａ） コレクタ層11について 材料:n型InGaAs 厚さ:300〔nm〕 不純物濃度:5×1018〔cm-3〕 及び 材料:n型InGaAs 厚さ:100〔nm〕 不純物濃度:1×1018〔cm-3〕 （ｂ） コレクタ・バリヤ層12について 材料:i型InGaAlAs 厚さ:200〔nm〕 （ｃ） ベース層13について 材料:n型InGaAs 厚さ:30〔nm〕 不純物濃度:1×1018〔cm-3〕 （ｄ） エミッタ・バリヤ層14について 材料:i型InGaAlAs 厚さ:4〔nm〕 （ｅ） エミッタ層15について 材料:n型InGaAs 厚さ:10〔nm〕 不純物濃度:1×1018〔cm-3〕 及び 材料:n型InGaAs 厚さ:200〔nm〕 不純物濃度:5×1019〔cm-3〕 第４図参照 ４−（１） フォト・リソグラフィ技術に於けるレジスタ・プロセ
スを適用し、エミッタ電極ターン及びベース電極パター
ンの開口をもったフォト・レジスト膜21を形成する。
スを適用し、エミッタ電極ターン及びベース電極パター
ンの開口をもったフォト・レジスト膜21を形成する。
第５図参照 ５−（１） 真空蒸着法を適用することに依り、全面に電極材料金
属膜を形成する。
属膜を形成する。
この電極材料金属膜はCr及びAuからなり、その厚さは
20〔nm〕及び300〔nm〕である。
20〔nm〕及び300〔nm〕である。
５−（２） フォト・レジスト膜21を溶解・除去するリフト・オフ
法を適用することに依って電極材料金属膜のパターニン
グを行ない、エミッタ電極16及びベース電極17を形成す
る。
法を適用することに依って電極材料金属膜のパターニン
グを行ない、エミッタ電極16及びベース電極17を形成す
る。
第６図参照 ６−（１） エッチング・ガスをCH4＋H2とする反応性イオン・エ
ッチング（reactive ion etching:RIE）法を適用する
ことに依り、エミッタ電極16及びベース電極17をマスク
として、エミッタ層15及びエミッタ・バリヤ層14のメサ
・エッチングを行ってエミッタ・ブロック20E並びにベ
ース・ブロック20Bを形成する。
ッチング（reactive ion etching:RIE）法を適用する
ことに依り、エミッタ電極16及びベース電極17をマスク
として、エミッタ層15及びエミッタ・バリヤ層14のメサ
・エッチングを行ってエミッタ・ブロック20E並びにベ
ース・ブロック20Bを形成する。
第７図参照 ７−（１） フォト・リソグラフィ技術に於けるレジスト・プロセ
スを適用することに依り、コレクタ電極形成予定部分に
開口をもつフォト・レジスト膜22を形成する。
スを適用することに依り、コレクタ電極形成予定部分に
開口をもつフォト・レジスト膜22を形成する。
第８図参照 ８−（１） エッチング・ガスをCH4＋H2とするRIE法を適用するこ
とに依り、フォト・レジスト膜22をマスクとしてベース
層13、コレクタ・バリヤ層12のメサ・エッチングを行っ
て、コレクタ層11の表面一部を露出させる。尚、このエ
ッチングは、コレクタ層11に若干喰い込んでも差支えは
ない。
とに依り、フォト・レジスト膜22をマスクとしてベース
層13、コレクタ・バリヤ層12のメサ・エッチングを行っ
て、コレクタ層11の表面一部を露出させる。尚、このエ
ッチングは、コレクタ層11に若干喰い込んでも差支えは
ない。
第９図参照 ９−（１） 真空蒸着法を適用することに依り、全面に電極材料金
属膜を形成する。
属膜を形成する。
この電極材料金属膜はCr及びAuからなり、その厚さは
20〔nm〕及び300〔nm〕である。
20〔nm〕及び300〔nm〕である。
９−（２） フォト・レジスト膜22を溶解・除去するリフト・オフ
法を適用することに依って電極材料金属膜のパターニン
グを行ない、コレクタ電極18を形成する。
法を適用することに依って電極材料金属膜のパターニン
グを行ない、コレクタ電極18を形成する。
本発明に依る高速半導体装置に於いては、基板上に順
に積層して形成された化合物半導体コレクタ層及び化合
物半導体コレクタ・バリヤ層及び化合物半導体ベース層
と、該化合物半導体ベース層上に順に積層して形成され
且つエミッタ・ブロックとベース・ブロックとに分割さ
れた化合物半導体エミッタ・バリヤ層及び化合物半導体
エミッタ層と、該化合物半導体エミッタ層のうちエミッ
タ・ブロックに属するものの上に形成されたエミッタ電
極及びベース・ブロックに属するものの上に形成された
ベース電極と、前記化合物半導体コレクタ層にコンタク
トするコレクタ電極とを備えている。
に積層して形成された化合物半導体コレクタ層及び化合
物半導体コレクタ・バリヤ層及び化合物半導体ベース層
と、該化合物半導体ベース層上に順に積層して形成され
且つエミッタ・ブロックとベース・ブロックとに分割さ
れた化合物半導体エミッタ・バリヤ層及び化合物半導体
エミッタ層と、該化合物半導体エミッタ層のうちエミッ
タ・ブロックに属するものの上に形成されたエミッタ電
極及びベース・ブロックに属するものの上に形成された
ベース電極と、前記化合物半導体コレクタ層にコンタク
トするコレクタ電極とを備えている。
前記構成を採ることに依り、ベース寄生抵抗が低いHE
Tが容易に得られ、そして、エミッタ層に於けるキャリ
ヤ密度はベース層に比較して高いのでコンタクト抵抗を
低減することができ、また、ベース層とベース電極との
間にバリヤ層が介在しているので、この間に加わる電圧
は高くなるが、その立ち上がりは鋭く、且つ、コンダク
タンスは大きいから、交流的に見た寄生抵抗は小さく、
従って、高周波特性は向上する。また、このHETは、製
造面に於いても多くの利点が得られる。即ち、エミッタ
とベースの構造上で全く同一であることから、必要な半
導体層を積層後、電極を形成し、その電極をマスクにし
てエミッタとベースの分離を行えば良く、極めて簡単な
プロセスで容易に製造することができる。従来のHET
で、ベース層にベース電極を直接形成する場合、表面か
らベース層までのエッチングをベース層で精密に制御し
て停止させることが必要となるが、本発明では、エミッ
タ・ブロックとベース・ブロックとが電気的に分離され
ていれば良いのであるから、エミッタ・ブロックのメサ
とベース・ブロックのメサとの間にエミッタ・バリヤ層
が多少残っていても差支えないし、たといエミッタ層が
僅かに残っていたとしても、表面空乏層で電気的に分離
できていれば良いのであるから、余り問題にはならな
い。また、エミッタ電極とベース電極とを同時に形成す
るようにしていても、従来のようなサイド・ウォールの
形成、或いは、斜めミリングなど複雑な技法は不要であ
る。
Tが容易に得られ、そして、エミッタ層に於けるキャリ
ヤ密度はベース層に比較して高いのでコンタクト抵抗を
低減することができ、また、ベース層とベース電極との
間にバリヤ層が介在しているので、この間に加わる電圧
は高くなるが、その立ち上がりは鋭く、且つ、コンダク
タンスは大きいから、交流的に見た寄生抵抗は小さく、
従って、高周波特性は向上する。また、このHETは、製
造面に於いても多くの利点が得られる。即ち、エミッタ
とベースの構造上で全く同一であることから、必要な半
導体層を積層後、電極を形成し、その電極をマスクにし
てエミッタとベースの分離を行えば良く、極めて簡単な
プロセスで容易に製造することができる。従来のHET
で、ベース層にベース電極を直接形成する場合、表面か
らベース層までのエッチングをベース層で精密に制御し
て停止させることが必要となるが、本発明では、エミッ
タ・ブロックとベース・ブロックとが電気的に分離され
ていれば良いのであるから、エミッタ・ブロックのメサ
とベース・ブロックのメサとの間にエミッタ・バリヤ層
が多少残っていても差支えないし、たといエミッタ層が
僅かに残っていたとしても、表面空乏層で電気的に分離
できていれば良いのであるから、余り問題にはならな
い。また、エミッタ電極とベース電極とを同時に形成す
るようにしていても、従来のようなサイド・ウォールの
形成、或いは、斜めミリングなど複雑な技法は不要であ
る。
第１図は本発明の原理を説明する為のHETに於けるエネ
ルギ・バンド・ダイヤグラム、第２図は本発明一実施例
を説明する為の要部切断側面図、第３図乃至第９図は第
２図に見られる実施例を製造する場合について説明する
為の工程要所に置けるHETの要部切断側面図、第10図は
従来のHETを表す要部切断側面図、第11は第10図に見ら
れるHETが動作状態に在る場合のエネルギ・バンド・ダ
イヤグラム、第12図は第10図に見られるHETが工程途中
に在る場合を説明する為の要部切断側面図、第13図は第
11図について説明したHETと同じものを異なった条件で
動作させた場合のエネルギ・バンド・ダイヤグラムをそ
れぞれ表している。 図に於いて、11はｎ型InGaAsコレクタ層、12はｉ型InGa
AlAsコレクタ・バリヤ層、13はｎ型InGaAsベース層、14
はｉ型InGaAlAsエミッタ・バリヤ層、15はｎ型InGaAsエ
ミッタ層、16はエミッタ電極、17はベース電極、18はコ
レクタ電極、20Eはエミッタ・ブロック、20Bはベース・
ブロック、Ｓは半絶縁性InP基板をそれぞれ示してい
る。
ルギ・バンド・ダイヤグラム、第２図は本発明一実施例
を説明する為の要部切断側面図、第３図乃至第９図は第
２図に見られる実施例を製造する場合について説明する
為の工程要所に置けるHETの要部切断側面図、第10図は
従来のHETを表す要部切断側面図、第11は第10図に見ら
れるHETが動作状態に在る場合のエネルギ・バンド・ダ
イヤグラム、第12図は第10図に見られるHETが工程途中
に在る場合を説明する為の要部切断側面図、第13図は第
11図について説明したHETと同じものを異なった条件で
動作させた場合のエネルギ・バンド・ダイヤグラムをそ
れぞれ表している。 図に於いて、11はｎ型InGaAsコレクタ層、12はｉ型InGa
AlAsコレクタ・バリヤ層、13はｎ型InGaAsベース層、14
はｉ型InGaAlAsエミッタ・バリヤ層、15はｎ型InGaAsエ
ミッタ層、16はエミッタ電極、17はベース電極、18はコ
レクタ電極、20Eはエミッタ・ブロック、20Bはベース・
ブロック、Ｓは半絶縁性InP基板をそれぞれ示してい
る。
Claims (3)
- 【請求項１】基板上に順に積層して形成された化合物半
導体コレクタ層及び化合物半導体コレクタ・バリヤ層及
び化合物半導体ベース層と、 該化合物半導体ベース層上に順に積層して形成され且つ
エミッタ・ブロックとベース・ブロックとに分割された
化合物半導体エミッタ・バリヤ層及び化合物半導体エミ
ッタ層と、 該化合物半導体エミッタ層のうちエミッタ・ブロックに
属するものの上に形成されたエミッタ電極及びベース・
ブロックに属するものの上に形成されたベース電極と、 前記化合物半導体コレクタ層にコンタクトするコレクタ
電極と を備えてなることを特徴とする高速半導体装置。 - 【請求項２】エミッタ・ブロックに属する化合物半導体
エミッタ層に印加される電圧に比較して高い電圧がベー
ス・ブロックに属する化合物半導体エミッタ層に印加さ
れて動作すること を特徴とする請求項（１）記載の高速半導体装置。 - 【請求項３】エミッタ・ブロックがベース層の中央部分
に配置され、且つ、複数のベース・ブロックが該エミッ
タ・ブロックの周辺に配置されてなること を特徴とする請求項（１）記載の高速半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205191A JP3013096B2 (ja) | 1990-08-03 | 1990-08-03 | 高速半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2205191A JP3013096B2 (ja) | 1990-08-03 | 1990-08-03 | 高速半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0496274A JPH0496274A (ja) | 1992-03-27 |
| JP3013096B2 true JP3013096B2 (ja) | 2000-02-28 |
Family
ID=16502913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2205191A Expired - Fee Related JP3013096B2 (ja) | 1990-08-03 | 1990-08-03 | 高速半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013096B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106947A (ja) * | 1993-10-05 | 1995-04-21 | Fujitsu Ltd | 多入力型基本論理回路 |
| US5461245A (en) * | 1994-08-24 | 1995-10-24 | At&T Corp. | Article comprising a bipolar transistor with floating base |
| JPH08139101A (ja) * | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US7829917B1 (en) | 2007-06-14 | 2010-11-09 | Hrl Laboratories, Llc | Layout for self-aligned emitter-base processing |
| JP5874678B2 (ja) * | 2013-04-24 | 2016-03-02 | 富士ゼロックス株式会社 | 発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法 |
-
1990
- 1990-08-03 JP JP2205191A patent/JP3013096B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0496274A (ja) | 1992-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5668388A (en) | Bipolar transistor with optimized structure | |
| JP3013096B2 (ja) | 高速半導体装置 | |
| JP2002270615A (ja) | 改良型エミッタ−ベース接合を持つヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2581455B2 (ja) | 負性微分抵抗ｆｅｔ | |
| JP2687519B2 (ja) | 半導体装置及びその製造方法 | |
| JP6262612B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| US5153692A (en) | Semiconductor device | |
| JPH07193084A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP2808145B2 (ja) | 半導体装置 | |
| JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JP3244795B2 (ja) | 半導体装置の製造方法 | |
| JP2811327B2 (ja) | ヘテロ接合バイポーラ半導体装置 | |
| JP2615657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3149037B2 (ja) | 高速半導体装置及びその製造方法 | |
| JPH0666317B2 (ja) | 半導体装置 | |
| JP2000114270A (ja) | 化合物半導体ヘテロ接合バイポーラトランジスタ | |
| JP2592302B2 (ja) | 量子効果半導体装置 | |
| JPH0789594B2 (ja) | 半導体装置およびその製法 | |
| JPH0453108B2 (ja) | ||
| JPH0738392B2 (ja) | 半導体装置 | |
| JPH05243258A (ja) | 自己整合ＩｎＰ系ＨＢＴ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |