KR980006472A - 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents
바이폴라 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR980006472A KR980006472A KR1019960026315A KR19960026315A KR980006472A KR 980006472 A KR980006472 A KR 980006472A KR 1019960026315 A KR1019960026315 A KR 1019960026315A KR 19960026315 A KR19960026315 A KR 19960026315A KR 980006472 A KR980006472 A KR 980006472A
- Authority
- KR
- South Korea
- Prior art keywords
- conductivity type
- region
- epitaxial layer
- base
- collector
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 238000000034 method Methods 0.000 title claims 4
- 239000000758 substrate Substances 0.000 claims abstract 10
- 238000002955 isolation Methods 0.000 claims abstract 5
- 238000005530 etching Methods 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 트렌치 산화막으로 소자를 분리하여 기생캐패시터의 발생을 방지하고, 베이스-콜렉터간에 쇼트키다이오드를 형성하여 초고속으로 동작하며, 메몰층과 콜렉터 영역을 전기적으로 접합시켜 콜렉터 직렬저항을 감소시킬 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명의 초고속 바이폴라 트랜지스터는 제1도전형의 기판상에 형성된 고농도의 제2도전형의 메몰층과; 고농도의 제2도전형의 메몰층을 포함한 기판상에 형성된 제2도전형의 에피택셜층과; 제2도전형의 에피택셜층에 형성된 제1도전형의 베이스 영역과; 베이스 영역에 형성된 고농도의 제2도전형의 에미터과; 상기 에피택셜층상에 형성되어, 상기 메몰층과 전기적으로 접합된 고농도의 제2도전형의 콜렉터영역과; 상기 콜렉터영역과 에피택셜층사이에 형성된 소자분리층과; 기판전면에 형성된, 상기 에미터영역과 베이스 영역 및 에피택셜층 그리고 콜렉터영역에 각 콘택을 갖는 절연막과; 상기의 콘택을 통해 각 영역과 콘택되는 각 전극을 포함한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 쇼트키 다이오드를 구비한 초고속 바이폴라 트랜지스터의 단면 구조도.
Claims (8)
- 제1도전형의 기판상에 형성된 고농도의 제2도전형의 메몰층과, 고농도의 제2도전형의 메몰층을 포함한 상기 기판상에 형성된 제2도전형의 에피택셜층과, 상기 제2도전형의 에피택셜층에 형성된 제1도전형의 베이스 영역과, 상기 베이스 영역에 형성된 고농도의 제2도전형의 에미터과, 상기 에피택셜층상에 형성되어, 상기 메몰층과 전기적으로 접합된 고농도의 제2도전형의 콜렉터영역과, 상기 콜렉터영역과 상기 에피택셜층사이에 형성된 소자분리층과, 기판전면에 형성된, 상기 에미터영역과, 상기 베이스 영역 및 상기 에피택셜층 그리고 콜렉터영역에 각 콘택을 갖는 절연막과, 상기의 콘택을 통해 상기 에미터영역과, 상기 베이스 영역 및 상기 콜렉터영역과 콘택되는 에미터전극, 베이스전극 및 콜렉터 전극을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 소자분리층은 상기 콜렉터영역과 에피택셜층사이의 트렌치에 형성된 산화막인 특징으로 하는 바이폴라 트랜지스터.
- 제1항에 있어서, 상기 베이스 전극은 상기 베이스 콘택을 통해 상기 베이스 영역 및 상기 에피택셜층과 콘택되어 쇼트키 다이오드를 형성하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1도전형의 기판상에 고농도의 제2도전형의 메몰층을 형성하는 공정과, 상기 제2도전형의 메몰층을 포함한 상기 기판상에 제2도전형의 에피택셜층을 성장시키는 공정과, 상기 에피택셜층으로 고농도의 제2도전형의 불순물을 이온주입하여 고농도의 제2도전형의 콜렉터영역을 형성하는 공정과, 상기 에피택셜층과 상기 콜렉터 영역사이에 소자분리층을 형성하는 공정과, 상기 에피택셜층에 제1도전형의 베이스 영역을 형성하는 공정과, 상기 제1도전형의 베이스 영역에 제2도전형의 고농도 에미터영역을 형성하는 공정과, 기판전면에 절연막을 형성하는 공정과, 상기 에미터영역과, 상기 베이스 영역 및 상기 에피택셜층 그리고 상기 콜렉터영역 상부의 상기 절연막을 식각하여 각 콘택을 형성하는 공정과, 상기의 콘택을 통해 상기 에미터영역과, 상기 베이스 영역 및 상기 콜렉터영역에 콘택되는 에미터전극, 베이스전극 및 콜렉터 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제4항에 있어서, 상기 소자분리층은 상기 콜렉터 영역과 인접한 상기 에피택셜층을 식각하여 트렌치를 형성하고, 상기 트렌치내에 산화막을 메몰시켜 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제5항에 있어서, 상기 소자분리층을 형성하기 위한 상기 에피택셜층의 식각시 기판이 노출될때까지 식각하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제4항에 있어서, 상기 콜렉터영역은 상기 에미터 영역을 중심으로 대칭적으로 상기 메몰층과 전기적으로 접합되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제4항에 있어서, 상기 베이스 전극은 상기 베이스 콘택을 통해 상기 콜렉터영역과 상기 에피택셜층과 콘택되도록 형성되어, 쇼트키 다이오드를 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006472A true KR980006472A (ko) | 1998-03-30 |
KR100230743B1 KR100230743B1 (ko) | 1999-11-15 |
Family
ID=19465065
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100230743B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100780967B1 (ko) * | 2006-12-07 | 2007-12-03 | 삼성전자주식회사 | 고전압용 쇼트키 다이오드 구조체 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100575622B1 (ko) | 2004-04-29 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체 장치의 제조 방법 |
-
1996
- 1996-06-29 KR KR1019960026315A patent/KR100230743B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100780967B1 (ko) * | 2006-12-07 | 2007-12-03 | 삼성전자주식회사 | 고전압용 쇼트키 다이오드 구조체 |
Also Published As
Publication number | Publication date |
---|---|
KR100230743B1 (ko) | 1999-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920005513B1 (ko) | 기생트랜지스터가 동작하기 어려운 구조를 가진 반도체 장치 및 그 제조방법 | |
JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
KR880008428A (ko) | 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법 | |
KR930005234A (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
KR850003068A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
KR970024165A (ko) | 반도체 집적 회로 및 그 제조 방법(A Semiconductor Integrated Circuit and Its Fabricating Method) | |
US4051506A (en) | Complementary semiconductor device | |
US6448588B2 (en) | Insulated gate bipolar transistor having high breakdown voltage in reverse blocking mode | |
EP0247660B1 (en) | Semiconductor device comprising a bipolar transistor and field-effect transistors | |
US5714793A (en) | Complementary vertical bipolar junction transistors formed in silicon-on-saphire | |
JP3905929B2 (ja) | 半導体装置 | |
JPH098322A (ja) | ハイブリッドショットキー注入電界効果トランジスタ | |
KR880006789A (ko) | 고신뢰성 반도체 장치와 그 제조 방법 | |
KR980006472A (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
KR0138917B1 (ko) | 반도체 소자 | |
KR890005882A (ko) | 수직 반도체 소자 | |
KR940008130A (ko) | 반도체 장치 및 그 제조 방법 | |
KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
JP2502696B2 (ja) | 半導体集積回路装置 | |
KR19990010738A (ko) | 전력용 반도체소자 및 그 제조방법 | |
KR20010068223A (ko) | 반도체소자 | |
KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
KR100231891B1 (ko) | 절연게이트 바이폴라트랜지스터 및 그 제조방법 | |
KR19990024987A (ko) | 반절연 폴리실리콘막을 이용한 전력 반도체장치 | |
JPH0474478A (ja) | ダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |