KR100230743B1 - 바이폴라 트랜지스터 및 그의 제조방법 - Google Patents
바이폴라 트랜지스터 및 그의 제조방법 Download PDFInfo
- Publication number
- KR100230743B1 KR100230743B1 KR1019960026315A KR19960026315A KR100230743B1 KR 100230743 B1 KR100230743 B1 KR 100230743B1 KR 1019960026315 A KR1019960026315 A KR 1019960026315A KR 19960026315 A KR19960026315 A KR 19960026315A KR 100230743 B1 KR100230743 B1 KR 100230743B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- layer
- epitaxial layer
- base
- collector
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical group CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000009792 diffusion process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 트렌치 산화막으로 소자를 분리하여 기생캐패시터의 발생을 방지하고, 베이스-콜렉터간에 쇼트키 다이오드를 형성하여 초고속으로 동작하며, 메몰층과 콜렉터 영역을 전기적으로 접합시켜 콜렉터 직렬저항을 감소시킬 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법에 관한 것이다.
본 발명의 초고속 바이폴라 트랜지스터는 제 1 도전형의 기판 상에 형성된 고농도의 제 2 도전형의 메몰층과 ; 고농도의 제 2 도전형의 메몰층을 포함한 기판상에 형성된 제2도전형의 에피택셜층과; 제2도전형의 에피택셜층에 형성된 제 1 도전형의 베이스 영역과 ; 베이스 영역에 형성된 고농도의 제 2 도전형의 에미터와 ; 상기 에피택셜층상에 형성되어, 상기 메몰층과 전기적으로 접합된 고농도의 제 2 도전형의 콜렉터영역과 ; 상기 콜렉터영역과 에피택셜층 사이에 형성된 소자분리층과 ; 기판전면에 형성된, 상기 에미터영역과 베이스 영역 및 에피택셜층 그리고 콜렉터영역에 각 콘택을 갖는 절연막과 ; 상기의 콘택을 통해 각 영역과 콘택되는 각 전극;을 포함한다.
Description
제1도는 종래의 바이폴라 트랜지스터의 단면구조도.
제2도는 본 발명의 실시예에 따른 쇼트키 다이오드를 구비한 초고속 바이폴라 트랜지스터의 단면 구조도.
제3도는 제2도의 초고속 바이폴라 트랜지스터의 제조공정도.
제4도는 제2도의 쇼트키 다이오드를 구비한 초고속 바이폴라 트랜지스터의 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명
31 : 실리콘 기판 32 : n+메몰층
33 : n 에피택셜층 34 : n+콜렉터 영역
35 : 소자분리용 산화막 36 : p 베이스 영역
37 : n+에미터 영역 38 : 에미터 콘택
39 : 베이스 콘택 40 : 콜렉터 콘택
41 : 에미터 전극 42 : 베이스 전극
43 : 콜렉터 전극 44 : 산화막
45, 46 : 감광막 47 : 트렌치
[발명의 기술분야]
본 발명은 바이폴라 트랜지스터에 관한 것으로서, 특히 소자분리영역으로 트렌치 산화막을 사용하여 기생 캐패시터의 발생을 방지하고, 베이스-콜렉터간에 쇼트키 다이오드를 형성하여 초고속 동작수행이 가능하며, 메몰층과 콜렉터 영역을 전기적으로 접합시켜 콜렉터 직렬저항을 감소시킬 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법에 관한 것이다.
[종래 기술 및 그의 문제점]
제 1도는 종래의 바이폴라 트랜지스터의 단면구조를 도시한 것이다. 제 1도를 참조하면, 종래의 바이폴라 트랜지스터는 p형 기판(11) 상에 n+메몰층(12)이 형성되고, 기판(11)상에 n 에피택셜층(13)이 형성되며, n 에피택셜층(13)에는 p 베이스 영역(14)이 형성되고, 베이스 영역(14)에는 n+에미터영역(15)이 형성된 구조를 갖는다.
그리고, 에피택셜층에는 베이스영역(14)과 소정거리만큼 떨어져 n+콜렉터 영역(16)과 n+딥(deep) 콜렉터영역(17)이 n+메몰층(12)과 연결되어 형성되고, 소자분리용 p+확산층(18)이 형성된 구조를 갖는다.
또한, 에피택셜층(13) 상에는 산화막(19)이 형성되고, 에미터전극(20), 베이스 전극(21) 및 콜렉터 전극(22)이 각각의 콘택을 통해 n+에미터영역(15), p 베이스 영역(14) 및 n+콜렉터영역(17)과 전기적으로 연결된 구조를 갖는다.
상기와 같은 구조를 갖는 종래의 바이폴라 트랜지스터는 기판(11) 상에 n 에피택셜층(13)을 형성한 다음 p+확산층(18)을 형성하여 소자를 분리하여 주었기 때문에, n+딥 콜렉터 영역(17)과 p+확산층(18) 사이에 기생캐패시터가 형성되었다. 이 기생 캐패시터에 의한 기생 캐패시턴스에 의해 종래의 바이폴라 트랜지스터의 동작 주파수가 감소하게 되는 문제점이 있었다.
또한, p 베이스 영역(14)과 n+에미터 영역(15) 사이에 전압이 과도하게 인가되면, 딥포화(deep saturation) 동작상태가 되어 동작주파수가 크게 감소하는 문제점이 있었다.
그리고, 종래의 바이폴라 트랜지스터는 콜렉터 영역이 메몰층(12)으로 형성되어 있기 때문에 콜렉터 전극 형성용 n+콜렉터영역(16)이 에피택셜층(17)에 형성되고, 이 n+콜렉터영역(16)과 n+메몰층(12)을 연결하기 위한 n+딥 콜렉터영역(17)이 형성되므로, 콜렉터 직렬저항이 커서 동작주파수가 감소하게 되는 문제점이 있었다. 이와같이 동작주파수가 감소됨에 따라 종래의 바이폴라 트랜지스터는 고속 동작을 수행하기가 불가능한 문제점이 있었다.
[발명의 목적]
본 발명은 상기한 바와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 소자분리영역으로 p+확산층 대신에 트렌치 산화막을 형성하여 소자를 분리하여 줌으로써 p+확산층과 콜렉터영역간의 기생캐패시턴스를 제거하여 동작 주파수를 증가시킬 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 베이스전극을 에피택셜층까지 연장하여 쇼트키 다이오드를 형성하여 딥포화를 방지하여 줌으로써, 턴오프시 베이스영역의 소수 캐리어가 빠져나갈 수 있는 패스를 형성하여 고속동작을 수행할 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법을 제공하는 데 있다.
본 발명의 또 다른 목적은 메몰층과 딥콜렉터 영역을 전기적으로 접합시켜 콜렉터 영역의 직렬저항을 감소시킬 수 있는 초고속 바이폴라 트랜지스터 및 그의 제조방법을 제공하는 데 있다.
[발명의 구성 및 작용]
상기의 목적을 달성하기 위한 본 발명의 바이폴라 트랜지스터는 제 1 도전형의 기판상에 형성된 고농도의 제 2 도전형의 메몰층과 ; 고농도의 제 2 도전형의 메몰층을 포함한 기판상에 형성된 제 2 도전형의 에피택셜층과 ; 제 2 도전형의 에피택셜층에 형성된 제 1 도전형의 베이스 영역과 ; 베이스 영역에 형성된 고농도의 제 2 도전형의 에미터과 ; 상기 에피택셜층상에 형성되어, 상기 메몰층과 전기적으로 접합된 고농도의 제 2 도전형의 콜렉터영역과 ; 상기 콜렉터영역과 에피택셜층 사이에 형성된 소자분리층과 ; 기판전면에 형성된 상기 에미터영역과 베이스영역 및 에피택셜층 그리고 콜렉터 영역에 각 콘택을 갖는 절연막과 ; 상기의 콘택을 통해 상기 에미터영역과 베이스영역 및 콜렉터영역과 콘택되는 에미터전극, 베이스전극 및 콜렉터전극을 포함하는 것을 특징으로 한다.
또한, 본 발명의 바이폴라 트랜지스터의 제조방법은 제 1 도전형의 기판상에 고농도의 제 2 도전형의 메몰층을 형성하는 공정과 상기 제 2 도전형의 메몰층을 포함한 기판상에 제 2 도전형의 에피택셜층을 성장시키는 공정과, 상기 에피택셜층으로 고농도의 제 2 도전형의 불순물을 이온 주입하여 고농도의 제 2 도전형의 콜렉터영역을 형성하는 공정과, 상기 에피택셜층과 콜렉터영역 사이에 소자분리층을 형성하는 공정과, 상기 에피택셜층에 제 1 도전형의 베이스 영역을 형성하는 공정과, 제 1 도전형의 베이스 영역에 제 2 도전형의 고농도 에미터영역을 형성하는 공정과, 기판전면에 절연막을 형성하는 공정과, 상기 에미터영역과 베이스영역 및 상기 에피택셜층 그리고 콜렉터 영역상부의 절연막을 식각하여 각 콘택을 형성하는 공정과, 상기의 콘택을 통해 상기 에미터 영역과 베이스영역 및 콜렉터영역에 콘택되는 에미터전극, 베이스전극 및 콜렉터전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 바이폴라 트랜지스터는 p+확산영역 대신에 트렌치 산화막을 형성하여 기생캐패시터를 제거하고, 베이스전극을 에미터영역까지 연장하여 쇼트키 다이오드를 형성하여 줌으로써 고속동작의 수행이 가능하며, 메몰층과 딥콜렉터 영역을 전기적으로 접합시켜 콜렉터 영역의 직렬저항을 감소시켜 줄 수 있다.
[실시예]
첨부된 도면을 참조하여 본 발명의 실시예를 설명하면 다음과 같다.
제 2도는 본 발명의 실시예에 따른 초고속 바이폴라 트랜지스터의 단면 구조를 도시한 것이다. 제 2도를 참조하면, 본 발명의 실시예에 따른 초고속 바이폴라 트랜지스터는 p형 기판(31) 상에 n+메몰층(32)이 형성되고, n+메몰층(32)이 형성된 기판(31) 상에 n 에피택셜층(33)이 형성되며, n형 에피택셜층(33)에는 p형 베이스영역(36)이 형성되고, 베이스영역(36)에는 n+에미터영역(37)가 형성된 구조를 갖는다.
그리고, 에피택셜층(33)에는 n+메몰층(32)에 n+콜렉터영역(34)이 전기적으로 확산에 의해 접합되어 콜렉터의 직렬저항성분을 감소시키는 구조를 갖는다.
본 발명의 초고속 바이폴라 트랜지스터는 n+콜렉터영역(34)과 n 에피택셜층(33) 사이에는 종래와 같이 p+확산층에 의해 소자를 분리하지 않고, 소자 분리용 트렌치 산화막(35)이 n 에피택셜층(33)과 n+콜렉터영역(34) 사이에 형성되어 소자분리를 함으로써, 종래의 p+확산층과 n+딥콜렉터영역 사이에서의 기생캐패시턴스의 발생을 방지한다.
또한, n+에미터영역(37)과 p 베이스영역(36) 및 n+콜렉터영역(34)에 각 콘택(38-40)을 갖는 산화막(44)이 기판(31) 상에 형성되고, 상기의 콘택(39-41)을 통해 n+에미터 영역(37)과 p 베이스 영역(36) 및 n+콜렉터영역(34)에 각각 에미터 전극(41), 베이스전극(42) 및 콜렉터전극(43)이 형성된 구조를 갖는다.
베이스 콘택이 종래에는 p 베이스 영역(36) 내에 형성되었으나, 본 발명에서는 n 에피택셜층(33)까지 확장되어 베이스-콜렉터간에 쇼트키 다이오드를 형성하므로, 딥 포화상태의 발생을 방지하고, 턴오프시 베이스 영역의 소수 캐리어가 베이스영역을 통하여 빠져 나가게 되므로 고속동작의 수행이 가능하다.
상기한 구조를 갖는 본 발명의 초고속 바이폴라 트랜지스터는 베이스전극(42)을 통하여 베이스 영역(36)으로 하이상태의 입력전압이 인가되면, 트랜지스터가 포화상태로 되어 베이스영역(36)과 콜렉터영역(34)간에 순방향 바이어스가 형성되어 쇼트키 다이오드가 동작하게 된다.
쇼트키 다이오드가 동작하면 에미터영역(37)으로부터 베이스 영역(36)로 유입되는 전류의 대부분이 쇼트키 다이오드를 통하여 콜렉터로 바이패스된다. 따라서, 쇼트키 다이오드의 순방향 전압 0.4V에 의해 본 발명의 바이폴라 트랜지스터는 0.3V으로 되어 트랜지스터의 통상적인 포화직전의 상태에서 동작하고, 베이스 전류 또는 콜렉터 전류가 변동되어도 베이스/콜렉터영역(36), (34)내에 과잉 캐리어 축적되는 과도구동(over drive) 상태로 되지 않으므로 트랜지스터의 스위칭 속도가 빨라지게 된다.
제 4도는 제 2도와 같은 단면구조를 갖는 본 발명의 초고속 바이폴라 트랜지스터의 레이아웃도를 도시한 것이다. 제 2도는 제 4도의 A-A' 선에 따른 단면구조이다.
제 4도의 레이아웃을 참조하면, 베이스전극(42)이 베이스영역(37)과 콜렉터 영역(34) 사이에 걸쳐 형성되어 있음을 알 수 있다.
제 3도(a)-(f)는 제 2도의 본 발명의 바이폴라 트랜지스터의 제조공정도를 도시한 것이다.
제 3도(a)를 참조하면, p형 실리콘 기판(31) 상에 통상의 메몰층 형성공정으로 n+메몰층(32)을 형성하고, n+메몰층(32)이 형성된 실리콘 기판(31) 상에 n 에피택셜층(33)을 성장시킨다.
제 3도(b)와 같이, 에피택셜층(33) 상에 감광막(45)을 도포하고 통상의 사진 식각공정을 수행하여 n+메몰층(32) 양측의 에피택셜층(33)을 노출시킨다. 노출된 에피택셜층(33)으로 n+불순물을 이온 주입하여 n+메몰층(32)과 전기적으로 접합되는 n+콜렉터영역(34)을 형성한다.
제 3도(c)와 같이, 상기의 감광막(45)을 제거한 다음 기판 전면에 감광막(46)을 다시 도포하고 사진식각하여 n+콜렉터영역(34)과 접하고 있는 부분의 에피택셜층(33)을 노출시키고, 노출된 에피택셜층(33)을 기판까지 식각하여 트렌치(47)을 형성한다.
제 3도(d)와 같이, 상기의 공정에서 형성된 트렌치(47)에 소자분리용 산화막(35)을 메몰시켜 이웃하는 소자간을 분리시켜 준다. 제3도(e)와 같이 통상의 공정으로 에피택셜층(33)에 p 베이스 영역(36)을 형성하고 p 베이스 영역(36)에 n+에미터영역(37)을 형성한다.
제3도(f)와 같이, 기판전면에 산화막(44)을 형성하고 n+에미터영역(37), p 베이스영역(36) 및 n+콜렉터영역(34)상부의 산화막을 제거하여 에미터콘택(38), 베이스콘택(39) 및 콜렉터콘택(40)을 각각 형성한다. 이때, 베이스콘택(39)은 베이스 영역(36)과 콜렉터영역으로 작용하는 에피택셜층(33)에 걸쳐 형성되어 후속의 공정에서 베이스 전극을 형성하면 쇼트키 다이오드를 형성하게 된다.
최종적으로, 각각의 콘택(38-40)을 통해 n+에미터영역(37), p 베이스영역(36) 및 n+콜렉터영역(34)과 콘택되어지는 에미터전극(41), 베이스전극(42) 및 콜렉터전극(43)을 형성하면 베이스-콜렉터간에 쇼트키 다이오드가 형성된 제2도의 본 발명의 초고속 바이폴라 트랜지스터가 형성된다.
[발명의 효과]
상기한 바와같은 본 발명에 따르면, 소자분리영역으로 p+확산층 대신에 트렌치 산화막을 형성하여 기생캐패시턴스를 제거하여 동작 주파수를 증가시킴과 동시에 종래보다 바이폴라 트랜지스터의 크기를 축소시킬 수 있는 이점이 있다.
그리고, 본 발명은 별도의 공정없이 베이스전극을 에미터 영역까지 연장하여 쇼트키 다이오드를 형성하여 줌으로써, 바이폴라 트랜지스터의 딥포화를 방지하고, 초고속 동작이 가능한 이점이 있다.
또한, 본 발명은 매몰층과 딥콜렉터 영역을 전기적으로 접합시켜 콜렉터 영역의 직렬저항을 감소시켜 동작주파수를 증가시킬 수 있는 이점이 있다.
Claims (8)
- 제1도전형의 기판상에 형성된 고농도의 제2도전형의 메몰층과, 고농도의 제2도전형의 상기 메몰층을 포함한 상기 기판상에 형성된 제2도전형의 에피택셜층과, 상기 제2도전형의 에피택셜층에 형성된 제1도전형의 베이스 영역과, 상기 베이스 영역에 형성된 고농도의 제2도전형의 에미터과, 상기 에피택셜층상에 형성되어, 상기 메몰층과 전기적으로 접합된 고농도의 제2도전형의 콜렉터영역과, 상기 콜렉터영역과 상기 에피택셜층사이에 형성된 소자분리층과, 기판전면에 형성된, 상기 에미터영역과, 상기 베이스영역 및 상기 에피택셜층 그리고 콜렉터영역에 각 콘택을 갖는 절연막과, 상기의 콘택을 통해 상기에 미터영역과, 상기 베이스영역 및 상기 콜렉터영역과 콘택되는 에미터전극, 베이스전극 및 콜렉터전극을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제 1 항에 있어서, 상기 소자분리층은 상기 콜렉터영역과 에피택셜층사이의 트렌치에 형성된 산화막인 특징으로 하는 바이폴라 트랜지스터.
- 제 1 항에 있어서, 상기 베이스 전극은 상기 베이스 콘택을 통해 상기 베이스 영역 및 상기 에피택셜층과 콘택되어 쇼트키 다이오드를 형성하는 것을 특징으로 하는 바이폴라 트랜지스터.
- 제1도전형의 기판상에 고농도의 제2도전형의 메몰층을 형성하는 공정과, 상기 제2도전형의 메몰층을 포함한 상기 기판상에 제2도전형의 에피택셜층을 성장시키는 공정과, 상기 에피택셜층으로 고농도의 제2도전형의 불순물을 이온주입하여 고농도의 제2도전형의 콜렉터영역을 형성하는 공정과, 상기 에피택셜층과 상기 콜렉터 영역사이에 소자분리층을 형성하는 공정과, 상기 에피택셜층에 제1도전형의 베이스영역을 형성하는 공정과, 상기 제1도전형의 베이스영역에 제2도전형의 고농도 에미터영역을 형성하는 공정과, 기판전면에 절연막을 형성하는 공정과, 상기 에미터영역과, 상기 베이스영역 및 상기 에피택셜층 그리고 상기 콜렉터영역 상부의 상기 절연막을 식각하여 각 콘택을 형성하는 공정과, 상기의 콘택을 통해 상기 에미터영역과, 상기 베이스영역 및 상기 콜렉터영역에 콘택되는 에미터전극, 베이스전극 및 콜렉터 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 소자분리층은 상기 콜렉터 영역과 인접한 상기 에피택셜층을 식각하여 트렌치를 형성하고, 상기 트렌치내에 산화막을 메몰시켜 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제 5 항에 있어서, 상기 소자분리층을 형성하기 위한 상기 에피택셜층의 식각시 기판이 노출될 때까지 식각하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
- 제 4 항에 있어서, 상기 콜렉터영역은 상기 에미터 영역을 중심으로 대칭적으로 상기 메몰층과 전기적으로 접합되는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법,
- 제5항에 있어서, 상기 베이스전극은 상기 베이스콘택을 통해 상기 콜렉터영역과 상기 에피택셜층과 콘택되도록 형성되어, 쇼트키 다이오드를 형성하는 것을 특징으로 하는 바이폴라 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006472A KR980006472A (ko) | 1998-03-30 |
| KR100230743B1 true KR100230743B1 (ko) | 1999-11-15 |
Family
ID=19465065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026315A KR100230743B1 (ko) | 1996-06-29 | 1996-06-29 | 바이폴라 트랜지스터 및 그의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100230743B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100575622B1 (ko) | 2004-04-29 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체 장치의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780967B1 (ko) * | 2006-12-07 | 2007-12-03 | 삼성전자주식회사 | 고전압용 쇼트키 다이오드 구조체 |
-
1996
- 1996-06-29 KR KR1019960026315A patent/KR100230743B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100575622B1 (ko) | 2004-04-29 | 2006-05-03 | 매그나칩 반도체 유한회사 | 반도체 장치의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980006472A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010015835A (ko) | 반도체 장치 | |
| KR100275758B1 (ko) | 제너 다이오드를 내장한 수평형 모스 게이트형 반도체 소자 및그 제조 방법 | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| EP0247660B1 (en) | Semiconductor device comprising a bipolar transistor and field-effect transistors | |
| KR19980066427A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2718907B2 (ja) | Ｐｉｃ構造体及びその製造方法 | |
| US6404012B1 (en) | Semiconductor device having a reverse conductive type diffusion layer in an extended drain diffusion layer | |
| US7719091B2 (en) | Diode with improved switching speed | |
| KR100230743B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| KR100366896B1 (ko) | 반도체 장치 | |
| JPS6221261A (ja) | 駆動要素 | |
| KR100480674B1 (ko) | 콜렉터와 에미터 사이에 다이오드를 내장한 바이폴라 트랜지스터 및 그 제조방법 | |
| NL8702671A (nl) | Laterale hoogspanningstransistor. | |
| KR930005948B1 (ko) | 래터럴형 반도체장치 | |
| JP2002094046A (ja) | 半導体装置 | |
| KR100356792B1 (ko) | 에스오아이 소자 및 그의 제조방법 | |
| JP2858445B2 (ja) | 自己消弧型逆導通サイリスタ | |
| JPS6327865B2 (ko) | ||
| JPS6123356A (ja) | 半導体静電破壊防止装置 | |
| KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| KR100278424B1 (ko) | 높은 항복 전압을 지닌 얇은 능동층의 반도체 장치 | |
| KR100236761B1 (ko) | 반도체 장치의 정전방지소자 및 그 제조방법 | |
| KR100222027B1 (ko) | 게이트 턴오프 사이리스터 제조방법 | |
| JPS6223465B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050718 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |