KR100277419B1 - 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법 - Google Patents
쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법 Download PDFInfo
- Publication number
- KR100277419B1 KR100277419B1 KR1019970018195A KR19970018195A KR100277419B1 KR 100277419 B1 KR100277419 B1 KR 100277419B1 KR 1019970018195 A KR1019970018195 A KR 1019970018195A KR 19970018195 A KR19970018195 A KR 19970018195A KR 100277419 B1 KR100277419 B1 KR 100277419B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- collector
- subcollector
- photoresist
- exposed
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000002904 solvent Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
쇼트키 장벽 다이오드(shottky barrier diode)와, 이질접합 바이폴라 트랜지스터(heterojunction bipolar transistor)(HBT) 활성 디바이스 층들을 사용한 쇼트키 장벽 다이오드 제조 방법을 제공한다. 쇼트키 장벽 다이오드는 GaAs 기판(20), 서브컬렉터 층(subcollector layer)(22) 및 컬렉터 층(collector layer)(24)이 수직방향으로 일체화된 프로파일로 형성된다. 컬렉터 층(24)의 위에는 적절한 유전체 물질(34)이 퇴적되어 있다. 컬렉터 층(24)과 서브컬렉터 층(22)에는 장벽 및 옴 접촉부들(각각, 42 및 47)을 위한 바이어들(vias)(28, 30)이 형성된다. 컬렉터바이어(28)는 컬렉터 층(24) 내부까지 비교적 깊게 에칭되어 장벽 접촉부(42) 및 옴 접촉부(40) 사이의 직렬 저항을 낮춤으로써, 비교적 높은 컷-오프(cut-off) 주파수 성능을 갖게 한다.
Description
본 발명은 쇼트키 장벽 다이오드(Schottky barrier diode) 및 쇼트키 장벽 다이오드를 제조하는 방법에 관한 것이며, 특히, 장벽 접촉부 및 옴 접촉부 사이에 감소된 저항을 갖는 쇼트키 장벽 다이오드를 제공하고 비교적 높은 성능 및 높은 신뢰성을 제공하며, 쇼트키 장벽 다이오드를 다른 GaAs 집적 회로들과 비교적 용이하게 집적할 수 있도록 하여 모놀리식 다기능 집적 회로(monolithic multifunction integrated circuits)들을 제공하도록 이질접합 바이폴라 트랜지스터(heterojunction bipolar transistor)(HBT) 활성 디바이스 층들을 사용하는 쇼트키 장벽 다이오드에 관한 것이다.
쇼트키 장벽 다이오드들은 일반적으로 종래의 기술 분야에서 알려져 있다. 이러한 다이오드들은 고주파 샘플-홀드(sample-and-hold) 증폭기들과 아날로그-디지탈 변환기들과 같은 응용분야에서 일반적으로 사용되었다. 쇼트키 장벽 다이오들은 또한 다양한 마이크로파(microwave)와 밀리미터(millimeter)파 분야에서도 사용된다.
쇼트키 장벽 다이오드들은 여러 가지 프로세스들에 의해 제조되는 것으로 알려져 있다. 예컨대, 일부 공지된 쇼트키 장벽 다이오드들은 실리콘 프로세스들(silicon processes)에 의해 제조된다. 실리콘 프로세스들에 의해 형성된 쇼트키 장벽 다이오드들은 하부의 실리콘 쇼트키 장벽으로부터의 적은 캐리어 주입(carrier injection)으로 인하여 비교적 열악한 성능을 가지게 된다고 알려져 있다. 실리콘 프로세스는 또한 비교적 높은 기생용량(high-parasitic capacitances)을 갖는 쇼트키 장벽 다이오드들을 형성하는 것으로 알려져 있다. 그러므로 실리콘으로 형성된 쇼트키 장벽 다이오드들은 일부 응용분야에서 열악한 성능을 제공하게 되며, 다른 응용분야에서는 적합하지 않게 된다.
쇼트키 장벽 다이오드들은 GaAs 기판을 사용하는 이질접합 바이폴라 트랜지스터(HBT) 처리 기술로부터 제조되는 것으로 알려져 있다. 쇼트키 장벽 다이오드를 제조하는 HBT 프로세스의 한 예가 C. Streit. D. K. Umemoto, A. K. OKi 및 K. Kobayashi 에 의해 1995년 11월 8일 출원되어 본 발명과 동일한 양수인에게 양도된 미국특허출원번호 제08/556,321호인, “METHOD OF FABRICATING MONOLITHIC MULTIFUNCTION INTEGRATED CIRCUIT DEVICE”에 기술되어 있으며, 본 명세서에 참고적으로 부가되어 있다. 그 출원내용에는 n+서브컬렉터 층이 GaAs기판 위에 에피택셜 성장(epitaxially grown)된다. 이어서 n- 컬렉터 층이 컬렉터 메사(collector mesa)를 형성하도록 서브컬렉터 층 위에 에피택셜 성장되어 에칭된다. 장벽 접촉부(barrier contact)가 컬렉터 메사 위에 형성되며, 옴 접촉부는 컬렉터 메사에 인접한 서브컬렉터 층 위에 형성된다.
상술한 특허에서는, 쇼트키 장벽 다이오드가 HBT 와 동일한 웨이퍼에 집적된다. 그러므로 쇼트키 장벽 다이오드의 서브컬렉터 층은 일반적으로 HBT 의 서브컬렉터 층과 동일한 두께로 형성된다. 그러므로, 전류 경로인, 장벽 및 옴 접촉부들 사이의 직렬 저항은 비교적 높게 되며, 그 결과로서, 컷-오프 주파수 성능이 원하는 것보다 낮게 된다.
본 발명의 목적은 종래 공지된 기술에 있어서의 여러 가지 문제점들을 해결하는 것이다.
본 발명의 다른 목적은 비교적 낮은 접촉 저항을 갖는 쇼트키 장벽 다이오드 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 비교적 높은 컷-오프(cut-off) 주파수 성능을 갖는 쇼트키 장벽 다이오드를 제조하는 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 이질접합 바이폴라 트랜지스터(HBT) 처리 기술을 활용하는 쇼트키 장벽 다이오드들을 제조하는 방법을 제공하는 것이다.
간략하면, 본 발명은 쇼트키 장벽 다이오드 및 HBT 활성 디바이스 층들을 이용하는 쇼트키 방벽 다이오드 제조 방법에 관한 것이다. 쇼트키 장벽 다이오드는 GaAs 기판상에서 서브컬렉터 층(subcollector layer) 및 컬렉터 층(collector layer)을 수직 방향으로 일체화한 프로파일(profile)로 형성된다. 컬렉터 층 위에는 적절한 유전체 물질이 퇴적된다. 컬렉터 층 및 서브컬렉터 층 내에는 장벽 및 옴 접족부들(barrier and ohmic contacts)들을 위한 바이어들(vias)이 형성된다. 서브컬렉터 바이어는 서브컬렉터 층 내부까지 비교적 깊게 에칭되어 장벽 접촉부 및 옴 접촉부 사이의 직렬 저항(series resistance)을 낮추고, 비교적 높은 컷-오프 주파수 성능을 제공한다.
제1도는 처리의 개시점에 있어서 쇼트키 장벽 다이오드의 에피택셜 층들을 도시하며, 쇼트키 장벽 다이오드 접촉부를 위한 컬렉터 바이어의 위치를 규정하는 포토마스크를 도시하는 도면.
제2도는 제1도와 유사한 도면으로, 컬렉터 바이어의 형성 과정을 도시한 도면.
제3도는 제2도와 유사한 도면으로, 서브컬렉터 바이어를 규정하기 위한 포토 마스크를 도시한 도면.
제4도는 제3도와 유사한 도면으로, 서브컬렉터 바이어의 형성 과정을 도시한 도면.
제5도는 제4도와 유사한 도면으로, 서브컬렉터 바이어를 현상하는데 사용되는 포토레지스트의 제거 과정을 도시한 도면.
제6도는 제5도와 유사한 도면으로, 유전체의 퇴적을 도시한 도면.
제7도는 제6도와 유사한 도면으로, 장벽 및 옴 접촉부들의 컬렉터 및 서브컬렉터의 웰들(wells)내에 있는 유전체 물질의 제거를 위한 포토마스크를 도시한 도면.
제8도는 컬렉터 및 서브 컬렉터 내에 쇼트키 장벽 다이오드의 장벽 및 옴 접촉부들의 위치를 규정하기 위한 포토마스크를 도시한 도면.
제9도는 제8도와 유사한 도면으로, 금속 층의 퇴적을 도시한 도면.
제10도는 제9도와 유사한 도면으로, 포토레지스트 및 포토레지스트 위에 퇴적된 금속 층의 제거를 도시한 도면.
제11도는 제10도와 유사한 도면으로, 쇼트키 장벽 다이오드의 장벽 및 옴 접촉부들 사이에 접촉 저항(contact resistance)을 개략적으로 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
20 : 기판 22 : 서브 컬렉터 층
24 : 컬렉터 층 40 : 옴 접촉부
42 : 장벽 접촉부
제1도 - 제10도는 장벽 및 옴 접촉부들 사이의 감소된 직렬 저항을 가지며, 비교적 높은 컷-오프 주파수 성능을 제공하는, 본 발명에 따른 쇼트키 장벽 다이오드를 제조하는 처리 단계들을 도시하고 있다. 본 발명에 따른 처리로 형성된 쇼트키 장벽 다이오드들은 10 볼트 보다 큰 비교적 높은 브레이크다운(breakdown) 전압으로 700 ㎓ 보다 큰 컷-오프 주파수를 나타내었다. 그러므로 본 발명에 따라 제조된 쇼트키 장벽 다이오드들은 40 ㎓ 까지의 밀리파 믹서(millimeter wave mixer)와 샘플 홀드 증폭기용의 초고속 샘플링 브리지(ultra high speed sampling bridges)에 사용하기 적합하다.
제1도를 참조하면, 여러 활성 이질접합 바이폴라 트랜지스터(HBT) 층들이 본 발명에 따라 쇼트키 장벽 다이오드를 형성하도록 수직방향으로 일체화된다. 특히, GaAs 기판(20), n+물질로 형성된 서브컬렉터 층(22), 및 n- 물질로 형성된 컬렉터층(24)을 한 성분이 다른 성분 위에 놓이도록 포함하고 있는 디바이스 프로파일이 수직방향으로 일체화되어 있다. 이러한 층들(20, 22, 24)은 분자 빔 에피택시(mo1ecular beam epitaxy)(MBE) 또는 금속 유기 화학 증착(metal organic chemical vapor deposition)(MOCVD) 방법에 의해 형성된다. 기판(20), 서브컬렉터 층(22) 및 컬렉처 층(24)의 예시적인 두께는 각각 25㎜, 6000Å 및 7000Å이 된다. 컬렉터 층(24)의 위에는 예컨대 12,000Å의 포토레지스트(26)가 형성된다. 컬렉터 에피택셜 층(24)내에는 장벽 접촉부를 위한 컬렉터 바이어(collector via)(28)(제2도)의 위치를 규정하도록 포토마스크(29)가 사용된다. 포토레지스트 층(26)은 포토마스크(29)를 통해 자외선에 노출되어 있다. 이어서 포토레지스트 층(26)은 적절한 용제(solvent)에 의해 현상되어, 포토레지스트 층(26)의 마스크되지 않은 부분들(unmasked portions)이 용해되어 제거되고, 그에 따라 컬렉터 층(24)의 일부분을 노출시킨다.
제2도에 도시된 바와 같이, 선택적 습식 에칭(selective wet etching)을 사용하여, 예컨대 6000Å의 컬렉터 층(24) 및 7,000Å의 컬렉터 접촉 층(22)의 경우 깊이 5000Å까지 컬렉터 층(24)의 일부분을 제거함으로써, 컬렉터 바이어(28)를 형성한다. 하기에 보다 자세히 서술되겠지만, 컬렉터 바이어(28)로의 깊은 에칭은 다량으로 도핑된 컬렉터 n+ 접촉부와 옴 접촉부 사이에 소량 도핑된 n- 컬렉터의 전류 경로를 단축하고, 그에 따라 n- 컬렉터(24)로부터의 직렬 저항을 낮추고, 따라서 고주파수 컷-오프 성능을 개선한다.
컬렉터 접촉 액세스부를 규정하는 서브컬렉터 바이어(30)는 서브컬렉터 층(22)에 대하여 서브컬렉터 바이어(제4도)를 규정하도록 패턴화된 또 다른 포토마스크(32)(제3도)에 의해 위치가 정해진다. 포토레지스트 층(26)은 다시 포토마스크(32)를 통해 자외선에 노출되며, 적절한 용제에 의해 현상되어, 포토레지스트 층(26)의 마스크되지 않은 부분이 제거되고, 컬렉터 층(24)의 다른 부분이 노출상태로 있게 된다. 다음에 컬렉터 층(24)을 통하여 예컨대 6000Å의 컬렉터 층(24)과 7,000Å의 컬렉터 접촉 층(22)에 대해 5,000Å의 깊이로 컬렉터 접촉 층(22)으로 비교적 깊게 에칭하는 선택적 습식 에칭에 의해 서브컬렉터 바이어(30)가 형성된다. 서브컬렉터 바이어(30)가 형성된 후, 포토레지스트 층(26)의 남아있는 부분들은 제5도에 도시된 것처럼 적절한 용제에 의해 제거된다. 일단 포토레지스트 층(26)에 제거되면, 예컨대 2,000Å의 두께를 갖는 예컨대 질화 규소인 유전체가 제6도에 도시된 것처럼 컬렉터 층(24)의 위와, 컬렉터 바이어(28) 및 서브컬렉터 바이어(30)내에 퇴적된다. 그 다음에는, 포토레지스트 층(36)이 제7도에 도시된 바와 같이 유전체 층(34) 위에 배치된다. 포토마스크(38)는 포토레지스트 층(36)위에 배치되어, 컬렉터 바이어(28) 및 서브컬렉터 바이어(30)내의 유전체 층(34)의 부분들을 제거하도록 패턴화된다. 컬렉터 바이어(28) 및 서브컬렉터 바이어(30)내의 유전체 층(34)의 부분들은 제7도에 도시된 것처럼 선택적 습식 또는 건식 플라즈마(plasma) 에칭처리에 의해 제거된다. 이어서, 제8도에 도시된 바와 같이 포토마스크(38)를 사용하여 포토레지스트(36)를 현상하고 금속 증착(metal evaporation)을 준비한다. 제9도에 도시된 것처럼, 포토레지스트 층(36)의 현상된 영역 위와, 서브컬렉터 바이어(30) 내의 노출된 서브컬렉터 층(22) 및 컬렉터 바이어(28) 내의 노출된 컬렉터 층(24)에 금속 층(39)이 증착된다. 적절한 용제를 사용하여, 제10도에 도시된 것처럼, 포토레지스트 층(36) 및 포토레지스트 층(36) 위에 형성된 금속층(39)을 제거한다. 제거 후에는, 옴 접촉부(40)가 서브컬렉터 바이어(30)내에 형성되고, 장벽 접촉부(42)가 컬렉터 바이어(28)내에 형성된다.
상술한 기술에 비추어 본 발명의 범위를 벗어나지 않고서 많은 변화 및 변경이 가능하므로, 본 발명은 청구된 청구범위의 범위 내에서 이행되어야 한다.
제1도 -제11도에 도시된 바와 같은 본 발명에 따른 쇼트키 장벽 다이오드는 장벽 및 옴 접촉부들 사이의 감소된 직렬 저항을 가지며, 비교적 높은 컷-오프 주파수 성능을 제공하며, 이러한 본 발명에 따른 처리로 형성된 쇼트키 장벽 다이오드들은 10 볼트 보다 큰 비교적 높은 브레이크다운(breakdown) 전압으로 700 ㎓ 보다 큰 컷-오프 주파수를 나타내었다. 그러므로 본 발명에 따라 제조된 쇼트키 장벽 다이오드들은 40 ㎓ 까지의 밀리파 믹서(mixer)와 샘플 홀드 증폭기용의 초고속 샘플링 브리지(ultra high speed sampling bridges)에 사용하기 적합하다.
Claims (15)
- 쇼트키 장벽 다이오드(Schottky barrier diode)를 제조하는 방법에 있어서; a) 한 성분이 다른 성분 위에 놓이도록 기판 층, 서브컬렉터 층 및 컬렉터 층을 포함하는 활성 이질접합 바이폴라 트랜지스터(active heterojunction bipolar transistor)(HBT) 디바이스 층의 수직방향으로 일체화된 프로파일을 갖는 구조를 단계; b) 상기 컬렉터 층의 위에 제1포토레지스트 층을 형성하는 단계; c) 상기 컬렉터 층에 컬렉터 바이어(collector via)를 규정하도록 하나 이상의 포토마스크들을 패터닝하는 단계; d) 상기 포토마스크를 통해 상기 제1포토레지스트 층을 노출시키는 단계; e) 상기 제1포토레지스트 층을 현상하여, 상기 제1포토레지스트 층의 노출된 부분들이 제거되고, 상기 컬렉터 층의 제1부분이 노출되도록 하는 단계; f) 컬렉터 바이어를 형성하도록 상기 제1 노출된 부분을 상기 컬렉터 층 내부까지 에칭하는 단계; g) 상기 컬렉터 층으로부터 남아있는 제1포토레지스트를 제거하는 단계; h) 상기 컬렉터 층 및 상기 컬렉터 바이어 위에 제2포토레지스트 층을 형성하는 단계; i) 상기 서브컬렉터 층에 서브컬렉터 바이어(subcollector via)를 규정하도록 하나 이상의 포토마스크들을 패터닝하는 단계; j) 상기 제2포토레지스트 층을 현상하여, 상기 제2포토레지스트 층의 노출된 부분들이 제거되고, 상기 컬렉터 층의 제2부분이 노출되도록 하는 단계; k) 서브컬렉터 바이어를 형성하도록 상기 제2 노출된 부분을 상기 컬렉터 층을 통해 상기 서브컬렉터 층 내부까지 에칭하는 단계; l) 상기 서브컬렉터 바이어 내의 노출된 컬렉터 영역 및 노출된 서브컬렉터 영역들 규정하는 상기 서브컬렉터 바이어와 상기 컬렉터 층으로부터 남아있는 제2포토레지스트 층을 제거하는 단계; m) 상기 노출된 컬렉터 층의 위와, 상기 컬렉터 바이어 및 상기 서브컬렉터 바이어 내에 유전체 층을 퇴적하는 단계; n) 상기 유전체 층의 위와, 상기 컬렉터 바이어내의 상기 노출된 컬렉터 영역 및 상기 서브컬렉터 바이어내의 상기 노출된 서브컬렉터 영역 위에 제3포토레지스트 층을 퇴적하는 단계; o) 상기 컬렉터 바이어내의 상기 컬렉터 층의일부분 및 상기 서브컬렉터 바이어내의 상기 서브컬렉터 층의 일부분을 노출하도록 상기 컬렉터 바이어 및 상기 서브컬렉터 바이어 위의 상기 유전체 층 및 상기 제3포토레지스트의 일부분을 제거하는 단계; p) 상기 포토레지스트의 남아있는 부분과, 상기 컬렉터 바이어내의 상기 컬렉터 층 및 상기 서브컬렉터 바이어내의 상기 서브컬렉터 층의 노출된 부분들 위에 금속을 퇴적하는 단계; 및 q) 상기 제3포토레지스트와 상기 제3포토레지스트 위에 퇴적된 상기 금속을 제거하여, 상기 서브컬렉터 바이어 내에는 옴 접촉부를 형성하고, 상기 컬렉터 바이어 내에는 장벽 접촉부를 형성하는 단계를 구비하는 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 기판 층은 GaAs로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 서브컬렉터 층은 n+ 물질로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 컬렉터 층은 n- 물질로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 기판 층, 상기 서브컬렉터 층 및 상기 컬렉터 층은 분자 빔 에피택시(molecular beam epitaxy) 또는 금속 유기 화학 증착에 의해 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 유전체는 질화 규소로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제1항에 있어서, 상기 컬렉터 바이어 및 상기 서브컬렉터 바이어는 별개의 포토마스크들에 의해 패턴화되는, 쇼트키 장벽 다이오드 제조 방법.
- 쇼트키 장벽 다이오드를 제조하는 방법에 있어서; a) 한 성분이 다른 성분 위에 놓이도록 기판 층, 서브컬렉터 층 및 컬렉터 층을 포함하는 활성 이질접합 바이폴라 트랜지스터(active heterojunction bipolar transistor)(HBT) 디바이스 층의 수직방향으로 일체화된 프로파일을 갖는 구조를 형성하는 단계; b) 상기 컬렉터 층을 통해 상기 서브컬렉터 층 안으로 서브컬렉터 바이어를 형성하는 단계; c) 상기 컬렉터 층 안으로 컬렉터 바이어를 형성하는 단계; d) 상기 컬렉터 층, 상기 컬렉터 바이어 및 상기 서브컬렉터 바이어 위에 유전제를 퇴적하는 단계; e) 상기 컬렉터 바이어 및 서브컬렉터 바이어의 일부를 노출하는 단계; f) 상기 서브컬렉터 바이어의 노출된 부분에 옴 접촉부를 형성하는 단계; g) 상기 컬렉터 바이어의 노줄된 부분에 장벽 접촉부를 형성하는 단계를 구비하는 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 기판층은 GaAs 로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 서브컬렉터 층은 n+ 물질로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 컬렉터 층은 n- 물질로 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 기판 층, 상기 서브컬렉터 층 및 상기 컬렉터 층은 분자 빔 에피택시에 의해 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 서브컬렉터 바이어는 에칭에 의해 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 컬렉터 바이어는 에칭에 의해 형성되는, 쇼트키 장벽 다이오드 제조 방법.
- 제8항에 있어서, 상기 유전체는 질화 규소인, 쇼트키 장벽 다이오드 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US645,361 | 1991-01-29 | ||
| US08/645,361 US5930636A (en) | 1996-05-13 | 1996-05-13 | Method of fabricating high-frequency GaAs substrate-based Schottky barrier diodes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970077615A KR970077615A (ko) | 1997-12-12 |
| KR100277419B1 true KR100277419B1 (ko) | 2001-02-01 |
Family
ID=24588697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970018195A KR100277419B1 (ko) | 1996-05-13 | 1997-05-12 | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5930636A (ko) |
| EP (1) | EP0810644A3 (ko) |
| JP (1) | JPH1051012A (ko) |
| KR (1) | KR100277419B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200121538A (ko) * | 2019-04-16 | 2020-10-26 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001177060A (ja) * | 1999-12-14 | 2001-06-29 | Nec Corp | モノリシック集積回路装置及びその製造方法 |
| US6580139B1 (en) | 2000-07-20 | 2003-06-17 | Emcore Corporation | Monolithically integrated sensing device and method of manufacture |
| US6734476B2 (en) * | 2001-06-14 | 2004-05-11 | Ixys Corporation | Semiconductor devices having group III-V compound layers |
| JP4954463B2 (ja) * | 2004-10-22 | 2012-06-13 | 三菱電機株式会社 | ショットキーバリアダイオード |
| US20060226513A1 (en) * | 2005-03-29 | 2006-10-12 | Masaya Iwamoto | Elimination of low frequency oscillations in semiconductor circuitry |
| US8173505B2 (en) * | 2008-10-20 | 2012-05-08 | Freescale Semiconductor, Inc. | Method of making a split gate memory cell |
| WO2010073871A1 (ja) * | 2008-12-26 | 2010-07-01 | 日本電気株式会社 | 半導体装置、ショットキバリアダイオード、電子装置、および半導体装置の製造方法 |
| US8603885B2 (en) | 2011-01-04 | 2013-12-10 | International Business Machines Corporation | Flat response device structures for bipolar junction transistors |
| CN102437177B (zh) * | 2011-12-01 | 2013-09-04 | 重庆平伟实业股份有限公司 | 一种新型肖特基倒封装芯片及制造工艺 |
| RU2525154C1 (ru) * | 2013-02-18 | 2014-08-10 | Василий Иванович Юркин | Способ управления током и устройство для его осуществления |
| KR20150014641A (ko) | 2013-07-30 | 2015-02-09 | 서울반도체 주식회사 | 질화갈륨계 다이오드 및 그 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3047821A1 (de) * | 1980-12-18 | 1982-07-15 | Siemens AG, 1000 Berlin und 8000 München | Schottky-diode und verfahren zu deren herstellung |
| US4499656A (en) * | 1983-08-15 | 1985-02-19 | Sperry Corporation | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers |
| JPS60148170A (ja) * | 1984-01-12 | 1985-08-05 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06101470B2 (ja) * | 1984-02-03 | 1994-12-12 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 |
| DE3421482A1 (de) * | 1984-06-08 | 1985-12-12 | Siemens AG, 1000 Berlin und 8000 München | Schottky-diode mit integriertem rc-glied |
| JPS6281120A (ja) * | 1985-10-03 | 1987-04-14 | Fujitsu Ltd | 半導体装置 |
| JPS6477164A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPH01183155A (ja) * | 1988-01-18 | 1989-07-20 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
| US5097312A (en) * | 1989-02-16 | 1992-03-17 | Texas Instruments Incorporated | Heterojunction bipolar transistor and integration of same with field effect device |
| US5223449A (en) * | 1989-02-16 | 1993-06-29 | Morris Francis J | Method of making an integrated circuit composed of group III-V compound field effect and bipolar semiconductors |
| US5162243A (en) * | 1991-08-30 | 1992-11-10 | Trw Inc. | Method of producing high reliability heterojunction bipolar transistors |
| JPH06342803A (ja) * | 1992-05-29 | 1994-12-13 | Texas Instr Inc <Ti> | トランジスタ |
| US5268315A (en) * | 1992-09-04 | 1993-12-07 | Tektronix, Inc. | Implant-free heterojunction bioplar transistor integrated circuit process |
| US5571732A (en) * | 1993-08-19 | 1996-11-05 | Texas Instruments Incorporated | Method for fabricating a bipolar transistor |
| EP0710984B1 (en) * | 1994-11-02 | 2001-08-08 | Trw Inc. | Method of fabricating monolithic multifunction integrated circuit devices |
| JPH08236540A (ja) * | 1995-03-01 | 1996-09-13 | Mitsubishi Electric Corp | 半導体装置の製造方法、及び半導体装置 |
-
1996
- 1996-05-13 US US08/645,361 patent/US5930636A/en not_active Expired - Fee Related
-
1997
- 1997-04-01 EP EP97105382A patent/EP0810644A3/en not_active Withdrawn
- 1997-05-12 KR KR1019970018195A patent/KR100277419B1/ko not_active IP Right Cessation
- 1997-05-13 JP JP9121985A patent/JPH1051012A/ja active Pending
- 1997-05-30 US US08/865,890 patent/US6037646A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200121538A (ko) * | 2019-04-16 | 2020-10-26 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
| US11201250B2 (en) | 2019-04-16 | 2021-12-14 | Electronics And Telecommunications Research Institute | Schottky barrier diode and method for manufacturing the same |
| KR102371319B1 (ko) * | 2019-04-16 | 2022-03-07 | 한국전자통신연구원 | 쇼트키 장벽 다이오드 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5930636A (en) | 1999-07-27 |
| KR970077615A (ko) | 1997-12-12 |
| EP0810644A2 (en) | 1997-12-03 |
| JPH1051012A (ja) | 1998-02-20 |
| EP0810644A3 (en) | 1998-01-28 |
| US6037646A (en) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
| US6855965B2 (en) | Method of manufacturing a semiconductor component and semiconductor component thereof | |
| KR100277419B1 (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 제조 방법 | |
| KR100270415B1 (ko) | 혼합된 도펀트를 이용한 pn 접합 확산 장벽 및 그 제조 방법 | |
| US5344786A (en) | Method of fabricating self-aligned heterojunction bipolar transistors | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US6406965B1 (en) | Method of fabricating HBT devices | |
| US5892248A (en) | Double photoresist layer self-aligned heterojuction bipolar transistor | |
| US5548141A (en) | Bipolar transistor having a self emitter contact aligned | |
| KR100254715B1 (ko) | 매우높은 이득의 헤테로 접합 바이폴라 트랜지스터 제조 방법 | |
| US5716859A (en) | Method of fabricating a silicon BJT | |
| US5286997A (en) | Method for forming an isolated, low resistance epitaxial subcollector for bipolar transistors | |
| KR0174879B1 (ko) | 화합물 반도체 소자의 격리방법 | |
| US5541424A (en) | Permeable base transistor having laminated layers | |
| US5471078A (en) | Self-aligned heterojunction bipolar transistor | |
| EP0063139A1 (en) | Method of making a planar iii-v bipolar transistor by selective ion implantation and a device made therewith | |
| KR100568567B1 (ko) | 이종 접합 쌍극자 트랜지스터 및 그 제조 방법 | |
| US20040036145A1 (en) | Method of making bipolar transistor with integrated base contact and field plate | |
| JPH0588541B2 (ko) | ||
| US7067898B1 (en) | Semiconductor device having a self-aligned base contact and narrow emitter | |
| KR100379614B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그 제조방법 | |
| JPH0571171B2 (ko) | ||
| KR100226852B1 (ko) | 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2000114277A (ja) | 電界効果トランジスタ、半導体ウエハおよび電界効果トランジスタの製造方法 | |
| KR19980030820A (ko) | 이종 접합 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051007 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |