KR100374627B1 - 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자 - Google Patents

고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자 Download PDF

Info

Publication number
KR100374627B1
KR100374627B1 KR10-2000-0045270A KR20000045270A KR100374627B1 KR 100374627 B1 KR100374627 B1 KR 100374627B1 KR 20000045270 A KR20000045270 A KR 20000045270A KR 100374627 B1 KR100374627 B1 KR 100374627B1
Authority
KR
South Korea
Prior art keywords
region
conductivity type
type
high voltage
voltage
Prior art date
Application number
KR10-2000-0045270A
Other languages
English (en)
Other versions
KR20020011753A (ko
Inventor
전창기
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR10-2000-0045270A priority Critical patent/KR100374627B1/ko
Priority to US09/824,804 priority patent/US20020017683A1/en
Publication of KR20020011753A publication Critical patent/KR20020011753A/ko
Application granted granted Critical
Publication of KR100374627B1 publication Critical patent/KR100374627B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명의 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자는, 고전압 영역과 저전압 영역 사이에 고전압 모스 트랜지스터 및 고내압 아이솔레이션 영역이 형성되는데, 상기 고내압 아이솔레이션 영역은 제1 도전형의 매몰층과 제1 도전형의 확산 영역의 이중 확산 영역 구조에 의해 고전압 모스 트랜지스터와 저전압 영역을 아이솔레이션시킨다. 제1 도전형의 매몰층은 반도체 기판과 제2 도전형의 에피택셜층 사이에 형성되며, 제1 도전형의 확산 영역은 제2 도전형의 에피택셜층에서 제1 도전형의 매몰층과 인접되도록 형성된다. 또한 본 발명의 고전압 반도체 소자는 고전압 모스 트랜지스터 및 저전압 영역에서의 제1 도전형의 반도체 기판과 제2 도전형의 에피택셜층 사이에 형성된 제2 도전형의 매몰층을 구비한다.

Description

고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자{High voltage semiconductor device having a high breakdown voltage isolation region}
본 발명은 고전압 반도체 소자에 관한 것으로서, 특히 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자에 관한 것이다.
도 1은 전력용 모스 전계 효과 트랜지스터(MOSFET) 또는 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 전력용 소자를 구동시키는 고전압 반도체 소자를 개략적으로 나타내 보인 도면이다.
도 1을 참조하면, 고전압 반도체 소자는 저전압 영역(110)과 이 저전압 영역(110)에 의해 둘러싸인 고전압 영역(120)을 포함한다. 두 영역 사이에는 접합 터미네이션(junction termination)(131)이 배치된다. 상기 저전압 영역(110) 내에는 n형의 수평형 디모스(DMOS) 트랜지스터(132)가 형성되고, 상기 고전압 영역(120) 내에는 p형의 고전압 모스 트랜지스터(133)가 형성된다. 저전압 영역(110)으로부터 고전압 영역(120)으로 신호를 보내는 경우에는 n형의 수평형 디모스 트랜지스터(132)와 접합 터미네이션(131)을 통하여 신호가 전송된다. 고전압 영역(120)에서 저전압 영역(110)으로 신호를 보내는 경우에는 p형의 고전압 모스트랜지스터(133)와 접합 터미네이션(131)을 통하여 신호가 전송된다.
도 2는 상기 고전압 반도체 소자의 다른 예를 나타내 보인 도면이고, 도 3은 도 2의 선 Ⅲ-Ⅲ'를 따라 도시한 단면도이다.
도 2 및 도 3에 도시된 바와 같이, 상기 고전압 반도체 소자는 저전압 영역(210) 및 고전압 영역(220)을 포함하는데, 상기 고전압 영역(220)은 섬(island) 형태로 배치되며, 그 주위를 둘러싸도록 저전압 영역(210)이 배치된다. 저전압 영역(210)과 고전압 영역(220) 사이에는 접합 터미네이션이 배치된다. 상기 접합 터미네이션의 일부 영역에는 신호 전달을 위한 수평형 디모스 트랜지스터(231)가 형성되며, 이 수평형 디모스 트랜지스터(231)와 고전압 영역(220) 사이에는 고내압 아이솔레이션 영역(232)이 배치된다.
상기 디모스 트랜지스터(231)는 p-반도체 기판(301), n형 제1 확산 영역(302a), n형 제2 확산 영역(302b), n형 소스/드레인 영역(303), p형 제1 확산 영역(304), p+형 확산 영역(305), 게이트 절연막(306), 게이트 전극(307), 소스 전극(308) 및 드레인 전극(309)을 포함한다. 상기 고내압 아이솔레이션(232)에는 상기 드레인 전극(309)이 길게 연장된다. 한편 상기 고전압 영역은 n형 제3 확산 영역(310a), p형 제2 확산 영역(311) 및 p+형 확산 영역(305)을 포함하며, 특히 상기 디모스 트랜지스터(231)의 드레인 전극(309)이 상기 p+형 확산 영역(305)과 컨택되며, 다른 p+형 확산 영역(305)에는 도전막(312)과 컨택된다. 통상적으로, 이 도전막(312)은 저전압 영역(210)으로부터의 신호를 고전압 영역(220)의 컨트롤 회로(미도시)로 전달하기 위한 통로로 사용된다.
이와 같은 반도체 소자에 있어서, 상기 게이트 전극(307)에 일정 크기 이상의 전압이 인가되면 n 채널의 디모스 트랜지스터(231)는 턴 온 된다. 상기 디모스 트랜지스터(231)가 턴 온 되면, p형 확산 영역(311)을 통해 흐르는 전류 흐름에 의해 도전막(312)과 드레인 전극(309) 사이의 전위차가 발생된다. 이 전위차를 읽음으로써, 게이트 전극(307)에 인가된 로직 신호는 전위 레벨이 변위된 출력 신호로 고전압 영역(220)에 나타난다.
상기 종래의 고전압 반도체 소자와 같은 구조에 따르면, 셀프 실딩(self sheilding) 구조로서 신호가 지나가는 상호 연결선이 접합 터미네이션을 지나지 않고 p형 반도체 기판(301)을 지나므로 상호 연결선이 접합 터미네이션을 지나는 경우보다 밀집도가 증가하고 그 제조 공정이 단순해진다는 이점이 있다.
그런데, 상기 구조에서는 디모스 트랜지스터(231)만 존재하고 고전압 p형 모스 트랜지스터는 존재하지 않는다. 따라서 저전압 영역에서 고전압 영역으로 신호를 보낼 수는 있지만, 고전압 영역에서 저전압 영역으로 신호를 보낼 수는 없다. 또한 웰 구조를 채택하고 있으므로 상보형 모스 트랜지스터의 추가가 용이하지 않고 또한 바이폴라 트랜지스터의 추가시에 그 특성이 열화된다. 또한 고내압 확보를 위하여 웰 깊이가 깊어야 되는 제한도 존재한다.
본 발명이 이루고자 하는 기술적 과제는 고내압을 확보하고 소자 특성을 열화시키지 않으면서 다양한 소자들을 첨가할 수 있는 구조를 가지면서 고전압 영역에서 저전압 영역으로의 신호 전달이 가능한 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자를 제공하는 것이다.
도 1은 전력용 모스 전계 효과 트랜지스터(MOSFET) 또는 절연 게이트 바이폴라 트랜지스터(IGBT)와 같은 전력용 소자를 구동시키는 고전압 반도체 소자를 개략적으로 나타내 보인 도면이다.
도 2는 상기 고전압 반도체 소자의 다른 예를 나타내 보인 도면이다.
도 3은 도 2의 선 Ⅲ-Ⅲ'를 따라 도시한 단면도이다.
도 4는 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자를 나타내 보인 단면도이다.
도 5는 도 4의 선 Ⅴ-Ⅴ'를 따라 도시한 단면도이다.
도 6 내지 도 12는 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
401...p-형 반도체 기판 402...n형 에피택셜층
403...p형 매몰층 404...p형 불순물 영역
406...p형 고농도 영역 407...p+형 소스/드레인 영역
408...n+형 매몰층 409...p형 탑 영역
410...게이트 절연막 411...게이트 전극
412...소스 전극 413...드레인 전극
414...절연막 416...도전막
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자는, 고전압 영역과 저전압 영역 사이에 제1 도전형의 고전압 모스 트랜지스터 및 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자에 있어서, 제1 도전형의 반도체 기판; 상기 반도체 기판 위에 형성된 제2 도전형의 에피택셜층; 상기 고전압 영역 및 상기 고내압 아이솔레이션 영역에 형성된 아이솔레이션을 위한 제1 도전형의 제1 확산 영역; 상기 고전압 모스 트랜지스터 및 상기 저전압 영역 내의 상기 반도체 기판과 상기 에피택셜층 사이에 형성된 제2 도전형의 매몰층; 상기 고전압 모스 트랜지스터의 상기 제2 도전형의 매몰층 위에서 상기 매몰층과 일정 간격 이격되도록 형성된 제1 도전형의 소스 영역; 상기 고전압 모스 트랜지스터의 에피택셜층 표면 부분에서 상기 제1 도전형의 소스 영역과 일정 간격 이격되도록 형성된 제1 도전형의 드레인 영역; 상기 저전압 영역에 형성되어 상기 고전압 모스 트랜지스터로부터의 신호를 상기 저전압 영역으로 전달하기 위한 저항 수단; 상기 고전압 모스 트랜지스터의 에피택셜층 표면의 채널 영역 위에 형성된 게이트 절연막; 상기 게이트 절연막 위에 형성된 게이트 전극; 상기 제1 도전형의 소스 영역과 컨택되도록 형성된 소스 전극; 및 상기 제1 도전형의 드레인 영역과 컨택되되, 상기 고내압 아이솔레이션 영역을 통해 상기 저항 수단과연결되도록 형성된 드레인 전극을 구비하는 것을 특징으로 한다.
상기 제1 확산 영역은, 상기 고전압 영역 및 상기 고내압 아이솔레이션 영역에서 상기 반도체 기판과 상기 에피택셜층의 경계 영역에 형성된 제1 도전형의 매몰층, 및 상기 제1 도전형의 매몰층 위에서 상기 매몰층과 인접되게 형성된 제1 도전형의 불순물 영역을 포함하는 것이 바람직하다.
상기 제2 도전형의 매몰층에서의 불순물 농도는 상기 제2 도전형의 에피택셜층에서의 불순물 농도보다 더 높은 것이 바람직하다.
상기 고전압 모스 트랜지스터의 상기 에피택셜층의 표면 부분에서 상기 제1 도전형의 소스 영역과는 일정 간격 이격되고 상기 제1 도전형의 드레인 영역은 둘러싸도록 형성된 제1 도전형의 탑 영역을 더 구비하는 것이 바람직하다.
상기 저항 수단은, 상기 저전압 영역의 에피택셜층 표면 부분에 형성된 제1 도전형의 제2 확산 영역, 및 상기 제1 도전형의 제2 확산 영역의 표면 부분에서 상호 이격되도록 형성된 두 개의 제1 도전형의 고농도 영역들을 포함하는 것이 바람직하다. 이 경우, 상기 제1 도전형의 고농도 영역들 중 어느 하나에는 상기 드레인 전극과 연결되며, 그리고 상기 제1 도전형의 고농도 영역들 중 상기 드레인 전극에 연결되지 않은 제1 도전형의 고농도 영역에 컨택되면서 상기 고전압 영역에 연결되도록 형성된 도전막을 더 구비하는 것이 바람직하다.
상기 제1 도전형의 p형이고, 상기 제2 도전형은 n형인 것인 바람직하다.
본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자에 의하면, n형 에피택셜층 및 n+형 매몰층을 형성시킴으로써 고전압 p형 모스 트랜지스터의 브레이크다운시에 소자의 표면 영역보다는 n+형 매몰층에서 먼저 임팩트 이온화가 먼저 발생하여 소자의 신뢰성을 향상시킨다. 그리고 p형 매몰층과 p형 제1 확산 영역으로 이루어진 이중 아이솔레이션 구조를 갖는 고내압 아이솔레이션 영역은 종래의 경우와 비교하여 상대적으로 큰 농도를 가져서 쉽게 공핍되지 않지만, 두 영역 사이의 포텐셜 라인이 중첩되어 높은 전계가 인가되는 것이 억제되므로 전체적인 내압을 증가시킨다. 또한 저전압 영역 내에 소자 특성이 좋은 다양한 소자들을 구현시킬 수 있으며, 고내압 제품으로의 응용도 용이하다.
이하 첨부 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
다음에 설명되는 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예들을 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재될 수도 있다.
도 4는 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자를 나타내 보인 단면도이다. 그리고 도 5는 도 4의 선 Ⅴ-Ⅴ'를 따라 도시한 단면도이다.
도 4 및 도 5를 참조하면, 본 발명에 따른 고전압 반도체 소자는 저전압 영역(410) 및 고전압 영역(420)을 포함는데, 고전압 영역(420)은 섬(island) 형태로 배치되며, 저전압 영역(410)은 고전압 영역(420)을 둘러싸도록 배치된다. 저전압 영역(410)과 고전압 영역(420) 사이에는 접합 터미네이션이 형성되는데, 이 접합 터미네이션의 일부 영역에는 신호 전달을 위한 고전압 모스 트랜지스터(431)가 형성된다. 이 고전압 모스 트랜지스터(431)와 저전압 영역(410)은 고내압 아이솔레이션 영역(432)에 으해 상호 아이솔레이션된다.
상기 고전압 p형 모스 트랜지스터(431)는 p_형 반도체 기판(401), n형 에피택셜층(402), n+형 확산 영역(406), p+형 소스/드레인 영역(407), n+형 매몰층(408), p형 탑(top) 영역(409), 게이트 절연막(410), 게이트 전극(411), 소스 전극(412) 및 드레인 전극(413)을 포함한다.
즉 상기 n형 에피택셜층(402)은 상기 p_형 반도체 기판(401) 위에 형성되며, 그 사이의 일부분에는 n+형 매몰층(408)이 형성된다. n+형 매몰층(408) 위의 n형 드리프트층(402) 표면 부분에는 p+형 소스 영역(407)이 상기 n+형 매몰층(408)과 일정 간격 이격되도록 형성된다. 상기 p+형 소스 영역(407)과 수평 방향으로 일정 간격 이격된 부분중 n형 드리프트 영역(402)의 표면 부분에는 p+형 드레인 영역(407)이 배치된다. p형 탑 영역(407)은 상기 p+형 드레인 영역(407)을 감싸면서 상기 p+형 소스 영역(407)과는 일정 간격 이격되도록 형성된다. 소스 전극(412)은 n+형 확산 영역(406) 및 p+형 소스 영역(407)과 컨택되도록 형성되며, 드레인 전극(413)은 p+형 드레인 영역(407)과 컨택되도록 형성된다. 그리고 게이트 전극(411)은 n형 드리프트 영역(402)의 채널 영역 위에 게이트 절연막(410)을 개재하여 형성된다. 각 전극들은 절연막(414)에 의해 절연된다.
상기 고내압 아이솔레이션 영역(432)에는 상기 드레인 전극(413)이 절연막(414) 위에서 길게 연장된다. 또한 상기 고내압 아이솔레이션 영역(432)은 아이솔레이션을 위한 p형 제1 확산 영역(403, 404)을 포함한다. 즉 n형 에피택셜층(402)과 p_형 반도체 기판(401) 사이에는 p형 매몰층(403)이 형성되며, p형 매몰층(403) 위에는 p형 불순물 영역(404)이 배치된다. p형 불순물 영역(404) 위에는 p형 탑 영역(409)이 형성된다.
상기 저전압 영역(410)은 p_형 반도체 기판(401), n형 에피택셜층(402) 및 저항 수단을 포함한다. 상기 저항 수단은 고전압 모스 트랜지스터(4310로부터의 신호를 저전압 영역(410)으로 전달하기 위한 것으로서, n+형 매몰층(408), p형 제2 확산 영역(415), p+형 확산 영역(406) 및 도전막(416)을 포함한다.
즉 상기 n형 에피택셜층(402)은 상기 p_형 반도체 기판(401) 위에 형성되며,그 사이에는 n+형 매몰층(408)이 형성된다. 상기 n형 에피택셜층(402)의 표면 부분에는 p형 제2 확산 영역(415)이 배치된다. 상기 p형 제2 확산 영역(415)은 n+형 매몰층(408)과 일정 간격 이격된다. p형 제2 확산 영역(415)의 표면 부분에는 상호 이격된 두 개의 p+형 확산 영역들(406)이 형성되는데, 하나는 고전압 p형 모스 트랜지스터(431)에서부터 고내압 아이솔레이션 영역(432)을 통해 연장되는 드레인 전극(413)과 컨택되고, 다른 하나는 도전막(416)과 컨택된다. 통상적으로, 이 도전막(416)은 저전압 영역(410)의 컨트롤 회로(미도시)로의 신호 전달 통로와 사용된다.
상기 고전압 영역(420)은 p_형 반도체 기판(401), n형 에피택셜층(402), p형 제1 확산 영역(403, 404) 및 p형 탑 영역(409)을 포함한다. 상기 p형 제1 확산 영역(403), 404)은 아이솔레이션을 위한 것으로서, p형 매몰층(403) 및 p형 불순물 영역(404) 및 p형 탑 영역(409)을 포함한다.
즉 상기 n형 에피택셜층(402)은 상기 p_형 반도체 기판(401) 위에 형성되며, 그 사이에는 p형 매몰층(403)이 형성된다. p형 매몰층(403) 위에는 p형 불순물 영역(404)이 상기 p형 매몰층(403)과 접촉되면서 형성되며, p형 불순물 영역(404) 위에는 p형 탑 영역(409)이 형성된다.
이와 같은 반도체 소자에 있어서, 상기 게이트 전극(411)에 일정 크기 이상의 전압이 인가되면 고전압 p형 모스 트랜지스터(431)는 턴 온 된다. 상기 고전압p형 모스 트랜지스터(431)가 턴 온 되면, p형 제2 확산 영역(415)으로부터 흐르는 전류 흐름에 의해 도전막(416)과 드레인 전극(414) 사이의 전위차가 발생된다. 이 전위차로 읽음으로써, 게이트 전극(411)에 인가된 로직 신호는 전위 레벨이 변위된 출력 신호로 저전압 영역(410)에 나타난다.
본 발명에 따른 고전압 반도체 소자는 종래의 웰 구조 대신에 에피택셜층을 사용하고 매몰층을 추가로 가지는 구조를 가지므로 다음과 같은 작용을 나타낸다.
첫째로, 고전압 p형 모스 트랜지스터(431)의 p+형 드레인영역(407) 하부에 형성된 n+형 매몰층(408)에 높은 전기장이 인가된다. 따라서 상기 고전압 p형 모스 트랜지스터(431)의 브레이크다운시에 소자의 표면 영역보다는 상기 n+형 매몰층(408)에서 먼저 임팩트 이온화(impact ionization)가 먼저 발생하여 소자의 신뢰성을 향상시킨다. 더욱이, 비록 p형 매몰층(403)과 p형 불순물 영역(404)으로 이루어진 이중 아이솔레이션 구조를 갖는 고내압 아이솔레이션 영역(432)은 종래의 경우와 비교하여 상대적으로 큰 농도를 가져서 쉽게 공핍되지 않지만, 두 영역 사이의 포텐셜 라인이 중첩되어 높은 전계가 인가되는 것이 억제되므로 지나치게 높은 농도를 갖지만 않는다면 충분한 내압을 확보할 수 있다.
둘째로, 고내압 아이솔레이션 영역(432) 하부의 p형 불순물 영역(404)의 농도 증가에 의해 고전압 p형 모스 트랜지스터(431)와 저전압 영역(410) 사이의 누설 전류량이 감소된다. 마찬가지로 고전압 p형 모스 트랜지스터(431)와 고전압 영역(420) 사이의 누설 전류량도 또한 감소된다.
셋째로, 저전압 영역(410) 영역 내에 소자 특성이 좋은 다양한 소자들을 구현시킬 수 있다. 예컨대 상보형 모스 트랜지스터를 저전압 영역(410) 내에 형성시키는 경우, 상기 상보형 모스 트랜지스터가 에피택셜층(402) 위에 형성되므로 문턱 전압 조절이 용이하다. 그리고 바이폴라 트랜지스터를 저전압 영역(410) 내에 형성시키는 경우, n+형 매몰층(408)의 존재로 인하여 바이폴라 트랜지스터의 전류 구동 능력이 향상되며, 반도체 기판(401)으로의 누설 전류량도 감소된다.
넷째로, 종래의 웰 영역을 사용하는 경우, 상기 웰 영역이 공핍되는 전압 한계가 존재하므로 일정 크기 이상의 전압, 예컨대 대략 600V 이상의 전압을 사용할 수 없는데 반하여, 본 발명에 따른 고전압 반도체 소자는 n+형 매몰층(408)이 존재하므로 대략 1000V 이상의 고내압 제품으로의 응용도 용이하다.
그리고 다섯째로, 고전압 p형 모스 트랜지스터(431)의 게이트 전극(411)에 게이트 전압을 인가함으로써 저전압 영역(410)의 저항 수단을 통해 저전압 영역(410)으로의 신호 전달이 가능하다.
도 6 내지 도 12는 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자의 제조 방법을 설명하기 위하여 나타내 보인 단면도들이다. 도 6 내지 도 12에서 참조 부호 "410"은 저전압 영역을, "431"은 고전압 p형 모스 트랜지스터를, "432"는 고내압 아이솔레이션 영역을 그리고 "420"은 고전압 영역
먼저 도 6을 참조하면, p_형 반도체 기판(401) 위에 이온 버퍼층으로서 사용될 대략 2000-10000Å 두께의 열산화막(501)을 형성한다. 그리고 통상의 리소그라피법을 이용한 노광 및 현상을 수행하여 n+형 매몰층(408) 형성을 위한 포토레지스트막 패턴(502)을 형성한다. 이어서 상기 포토레지스트막 패턴(502)을 이온 주입 마스크로 하여 n형 불순물 이온들, 예컨대 비소(As) 이온들 혹은 안티몬(Sb) 이온들을 주입한다. 다음에 상기 포토레지스트막 패턴(502)을 제거한 후에 열산화 공정 및 열확산 공정을 수행하여 고전압 p형 모스 트랜지스터(431) 및 저전압 영역(410)에 n+형 매몰층(408)을 형성한다.
다음에 도 7을 참조하면, 반도체 기판(401) 위의 산화막을 모두 제거한 후에 다시 이온 버퍼층으로서 사용될 대략 200-1000Å 두께의 열산화막(503)을 형성한다. 그리고 통상의 리소그라피법을 이용한 노광 및 현상을 수행하여 p형 매몰층(403) 형성을 위한 포토레지스트막 패턴(504)을 형성한다. 이어서 상기 포토레지스트막 패턴(504)을 이온 주입 마스크로 하여 p형 불순물 이온들, 예컨대 보론(B) 이온들 혹은 BF2이온들을 주입한다. 다음에 상기 포토레지스트막 패턴(504)을 제거한 후에 열확산 공정을 수행하여 고전압 영역(420) 및 고내압 아이솔레이션 영역(432)에 p형 매몰층(403)을 형성한다.
다음에 도 8을 참조하면, 반도체 기판(401) 위의 산화막을 모두 제거한 후에 n형 에피택셜층(402)을 성장시킨다. 상기 n형 에피택셜층(402)은 대략 0.5-10Ω㎝의 비저항과 대략 3-20㎛의 두께를 갖는다. 이어서 상기 n형 에피택셜층(402) 위에 대략 100-2000Å 두께의 열산화막(505)을 형성한다. 이 열산화막(505)을 형성하는 동안 p형 매몰층(403) 및 n+형 매몰층(408)은 n형 에피택셜층(402)을 향하여 확산된다.
다음에 도 9를 참조하면, 통상의 리소그라피법을 이용한 노광 및 현상을 수행하여 p형 불순물 영역(404) 형성을 위한 포토레지스트막 패턴(506)을 형성한다. 이어서 상기 포토레지스트막 패턴(506)을 이온 주입 마스크로 하여 p형 불순물 이온들, 예컨대 보론(B) 이온들 혹은 BF2이온들을 주입한다. 다음에 상기 포토레지스트막 패턴(506)을 제거한 후에 열확산 공정을 수행하여 고전압 영역(420) 및 고내압 아이솔레이션 영역(432)에 p형 불순물 영역(404)을 형성한다.
다음에 도 10을 참조하면, 통상의 리소그라피법을 이용한 노광 및 현상을 수행하여 p형 탑 영역(409) 및 p형 제2 확산 영역(415) 형성을 위한 포토레지스트막 패턴(507)을 형성한다. 이어서 상기 포토레지스트막 패턴(507)을 이온 주입 마스크로 하여 p형 불순물 이온들을 주입한다. 다음에 상기 포토레지스트막 패턴(507)을 제거한 후에 열확산 공정을 수행하여 고전압 영역(420), 고전압 p형 모스 트랜지스터(431) 및 고내압 아이솔레이션 영역(432)에 각각 p형 탑 영역(409)을 형성하고, 그리고 저전압 영역(410)에 p형 제2 확산 영역(415)을 형성한다.
다음에 도 11을 참조하면, n형 에피택셜층(402), p형 제2 확산 영역(415) 및 p형 탑 영역(409) 표면 위에 있는 산화막을 모두 제거한다. 그리고 다시 대략 100-2000Å 두께의 열산화막(미도시)을 형성하고, 그 위에 대략 100-2000Å 두께의 질화막(미도시)을 형성한다. 이어서 통상의 리소그라피법을 이용한 노광 및 현상을 수행하여 질화막 위에 포토레지스트막 패턴(미도시)을 형성한다. 다음에 상기 포토레지스트막 패턴을 식각 마스크로 질화막의 노출 부분을 제거하여 열산화막의 일부 표면을 노출시키는 질화막 패턴을 형성한다. 다음에 상기 포토레지스트막 패턴을 제거하고, 상기 질화막 패턴을 산화막 성장 억제막으로 하여 열산화 공정을 수행한다. 그러면 도시된 바와 같이 아이솔레이션을 위한 로코스(LOCOS)(508)가 형성된다. 상기 로코스(508)가 형성되면 질화막 패턴을 제거한다. 그리고 로코스(508) 사이의 산화막을 제거한 후에 게이트 절연막으로서의 산화막(410)을 형성한다.
다음에 불순물이 도핑된 도전막, 예컨대 폴리실리콘막(미도시)을 전면에 형성한다. 그리고 상기 폴리실리콘막을 패터닝하여 게이트 전극(411)을 형성한다. 도면에 나타내지는 않았지만, 상기 게이트 전극(411)을 형성한 후에 상기 게이트 전극(411) 측벽에 게이트 스페이서를 형성할 수 있다.
다음에 통상의 p형 불순물 이온 주입 및 확산 공정을 수행하여 고전압 p형 모스 트랜지스터(431)에 p+형 소스/드레인 영역(407)을 형성하고, 저전압 영역(410)에 p+형 확산 영역(406)을 각각 형성한다. 이어서 n형 불순물 이온 주입 및 확산 공정을 수행하여 고전압 p형 모스 트랜지스터(431) n+형 확산 영역(406)을 형성한다.
다음에 도 12를 참조하면, 전면에 절연막을 형성한다. 다음에 소정의 식각 마스크막 패턴을 이용하여 절연막을 패터닝한다. 형성된 절연막 패턴(414)은 고전압 p형 모스 트랜지스터(431)의 n+형 확산 영역(406) 및 p+형 소스/드레인 영역(407)을 노출시키는 개구부들을 갖는다. 또한 상기 절연막 패턴(414)은 저전압 영역(410)의 p+형 확산 영역(406)을 노출시키는 개구부들을 갖는다.
다음에 도 5에 도시된 바와 같이, 소스 전극(412), 드레인 전극(413) 및 도전막(416)을 형성한다. 이때 상기 드레인 전극(413)은 고내압 아이솔레이션 영역(432)을 통하여 저전압 영역(410)의 하나의 p+형 영역(406)에 컨택되며, 상기 도전막(416)은 다른 하나의 p+형 영역(406)에 컨택된다. 그러면 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자가 완성된다.
이상, 본 발명은 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
이상의 설명에서와 같이, 본 발명에 따른 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자에 의하면, n형 에피택셜층 및 n+형 매몰층을 형성시킴으로써 고전압 p형 모스 트랜지스터의 브레이크다운시에 소자의 표면 영역보다는 n+형 매몰층에서 먼저 임팩트 이온화가 먼저 발생하여 소자의 신뢰성을 향상시킨다. 그리고 p형 매몰층과 p형 제1 확산 영역으로 이루어진 이중 아이솔레이션 구조를 갖는 고내압 아이솔레이션 영역은 종래의 경우와 비교하여 상대적으로 큰 농도를 가져서 쉽게 공핍되지 않지만, 두 영역 사이의 포텐셜 라인이 중첩되어 높은 전계가 인가되는 것이 억제되므로 전체적인 내압을 증가시킨다. 또한 저전압 영역 내에 소자 특성이 좋은 다양한 소자들을 구현시킬 수 있으며, 고내압 제품으로의 응용도 용이하다.

Claims (8)

  1. 고전압 영역과 저전압 영역 사이에 제1 도전형의 고전압 모스 트랜지스터 및 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자에 있어서,
    제1 도전형의 반도체 기판;
    상기 반도체 기판 위에 형성된 제2 도전형의 에피택셜층;
    상기 고전압 영역 및 상기 고내압 아이솔레이션 영역에 형성된 아이솔레이션을 위한 제1 도전형의 제1 확산 영역;
    상기 고전압 모스 트랜지스터 및 상기 저전압 영역 내의 상기 반도체 기판과 상기 에피택셜층 사이에 형성된 제2 도전형의 매몰층;
    상기 고전압 모스 트랜지스터의 상기 제2 도전형의 매몰층 위에서 상기 매몰층과 일정 간격 이격되도록 형성된 제1 도전형의 소스 영역;
    상기 고전압 모스 트랜지스터의 에피택셜층 표면 부분에서 상기 제1 도전형의 소스 영역과 일정 간격 이격되도록 형성된 제1 도전형의 드레인 영역;
    상기 저전압 영역에 형성되어 상기 고전압 모스 트랜지스터로부터의 신호를상기 저전압 영역으로 전달하기 위한 저항 수단;
    상기 고전압 모스 트랜지스터의 에피택셜층 표면의 채널 영역 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 게이트 전극;
    상기 제1 도전형의 소스 영역과 컨택되도록 형성된 소스 전극; 및
    상기 제1 도전형의 드레인 영역과 컨택되되, 상기 고내압 아이솔레이션 영역을 통해 상기 저항 수단과 연결되도록 형성된 드레인 전극을 구비하는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  2. 제1항에 있어서, 상기 제1 확산 영역은,
    상기 고전압 영역 및 상기 고내압 아이솔레이션 영역에서 상기 반도체 기판과 상기 에피택셜층의 경계 영역에 형성된 제1 도전형의 매몰층; 및
    상기 제1 도전형의 매몰층 위에서 상기 매몰층과 인접되게 형성된 제1 도전형의 불순물 영역을 포함하는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  3. 제1항에 있어서,
    상기 제2 도전형의 매몰층에서의 불순물 농도는 상기 제2 도전형의 에피택셜층에서의 불순물 농도보다 더 높은 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  4. 제1항에 있어서,
    상기 고전압 모스 트랜지스터의 상기 에피택셜층의 표면 부분에서 상기 제1 도전형의 소스 영역과는 일정 간격 이격되고 상기 제1 도전형의 드레인 영역은 둘러싸도록 형성된 제1 도전형의 탑 영역을 더 구비하는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  5. 제1항에 있어서, 상기 저항 수단은,
    상기 저전압 영역의 에피택셜층 표면 부분에 형성된 제1 도전형의 제2 확산 영역; 및
    상기 제1 도전형의 제2 확산 영역의 표면 부분에서 상호 이격되도록 형성된 두 개의 제1 도전형의 고농도 영역들을 포함하는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  6. 제5항에 있어서,
    상기 제1 도전형의 고농도 영역들 중 어느 하나에는 상기 드레인 전극과 연결되는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  7. 제6항에 있어서,
    상기 제1 도전형의 고농도 영역들 중 상기 드레인 전극에 연결되지 않은 제1도전형의 고농도 영역에 컨택되면서 상기 고전압 영역에 연결되도록 형성된 도전막을 더 구비하는 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
  8. 제1항에 있어서,
    상기 제1 도전형은 p형이고, 상기 제2 도전형은 n형인 것을 특징으로 하는 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자.
KR10-2000-0045270A 2000-08-04 2000-08-04 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자 KR100374627B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0045270A KR100374627B1 (ko) 2000-08-04 2000-08-04 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
US09/824,804 US20020017683A1 (en) 2000-08-04 2001-04-04 High voltage semiconductor device having high breakdown voltage isolation region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0045270A KR100374627B1 (ko) 2000-08-04 2000-08-04 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자

Publications (2)

Publication Number Publication Date
KR20020011753A KR20020011753A (ko) 2002-02-09
KR100374627B1 true KR100374627B1 (ko) 2003-03-04

Family

ID=19681748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0045270A KR100374627B1 (ko) 2000-08-04 2000-08-04 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자

Country Status (2)

Country Link
US (1) US20020017683A1 (ko)
KR (1) KR100374627B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463076B1 (ko) * 2008-03-28 2014-12-05 페어차일드코리아반도체 주식회사 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867572B1 (ko) * 2002-03-09 2008-11-10 페어차일드코리아반도체 주식회사 고전압 섬 영역 내에 바이폴라 트랜지스터가 내장된고전압 집적 회로
JP4667756B2 (ja) * 2004-03-03 2011-04-13 三菱電機株式会社 半導体装置
DE102004043284A1 (de) * 2004-09-08 2006-03-23 X-Fab Semiconductor Foundries Ag DMOS-Transistor für hohe Drain- und Sourcespannungen
US7888768B2 (en) * 2006-01-09 2011-02-15 Fairchild Korea Semiconductor, Ltd. Power integrated circuit device having embedded high-side power switch
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
KR101688831B1 (ko) * 2010-04-07 2016-12-22 삼성전자 주식회사 반도체 집적회로 장치 및 그 제조방법
JP5734725B2 (ja) * 2011-04-27 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9634135B2 (en) * 2012-03-02 2017-04-25 Microchip Technology Incorporated Power field effect transistor
CN104134661B (zh) * 2013-05-02 2016-12-28 无锡华润上华半导体有限公司 一种高压集成电路及其制造方法
US20150048452A1 (en) * 2013-08-16 2015-02-19 Macronix International Co., Ltd. Ultra-high voltage semiconductor having an isolated structure for high side operation and method of manufacture
CN103745988B (zh) * 2014-01-07 2017-01-25 无锡芯朋微电子股份有限公司 一种高压驱动电路的隔离结构
TWI587506B (zh) * 2015-10-16 2017-06-11 立錡科技股份有限公司 上橋功率元件及其製造方法
TWI560875B (en) * 2015-11-19 2016-12-01 Nuvoton Technology Corp Semiconductor device and method of manufacturing the same
KR102227666B1 (ko) * 2017-05-31 2021-03-12 주식회사 키 파운드리 고전압 반도체 소자
TWI641136B (zh) * 2017-06-12 2018-11-11 立錡科技股份有限公司 上橋功率元件及其製造方法
CN108493248B (zh) * 2018-03-05 2021-08-24 上海华虹宏力半导体制造有限公司 电平位移结构及其制造方法
KR102033445B1 (ko) * 2018-12-19 2019-10-17 온세미컨덕터코리아 주식회사 전력 반도체 소자
JP7157691B2 (ja) * 2019-03-20 2022-10-20 株式会社東芝 半導体装置
US12032014B2 (en) 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
US11552190B2 (en) * 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region
CN113506797B (zh) * 2021-06-22 2024-01-19 上海华虹宏力半导体制造有限公司 电压转换隔离结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07109861B2 (ja) * 1990-01-19 1995-11-22 株式会社東芝 電荷転送デバイスを含む半導体装置およびその製造方法
DE69616013T2 (de) * 1995-07-19 2002-06-06 Koninklijke Philips Electronics N.V., Eindhoven Halbleiteranordnung vom hochspannungs-ldmos-typ
US6236100B1 (en) * 2000-01-28 2001-05-22 General Electronics Applications, Inc. Semiconductor with high-voltage components and low-voltage components on a shared die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101463076B1 (ko) * 2008-03-28 2014-12-05 페어차일드코리아반도체 주식회사 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법

Also Published As

Publication number Publication date
US20020017683A1 (en) 2002-02-14
KR20020011753A (ko) 2002-02-09

Similar Documents

Publication Publication Date Title
KR100374627B1 (ko) 고내압 아이솔레이션 영역을 갖는 고전압 반도체 소자
JP3158738B2 (ja) 高耐圧ｍｉｓ電界効果トランジスタおよび半導体集積回路
US6960807B2 (en) Drain extend MOS transistor with improved breakdown robustness
EP1243028B1 (en) L- and u-gate devices for soi/sos applications
KR101463076B1 (ko) 레벨 시프트 소자들을 구비하는 고압 반도체소자 및 그의제조방법
JP2002516649A (ja) 側壁チャネルストップとボディ連係を提供するボディ延長を有するｓｏｉ形ｃｍｏｓ装置
JP2001102586A (ja) 高耐圧半導体装置
KR20030072069A (ko) 다중격리구조를 갖는 반도체 소자 및 그 제조방법
JPH08130308A (ja) 半導体装置
JP2005101334A (ja) 半導体装置およびその製造方法
US10615079B2 (en) Semiconductor device and method for manufacturing the same
KR0182030B1 (ko) 바이시모스 트랜지스터 및 그 제조 방법
JP3354127B2 (ja) 高電圧素子及びその製造方法
KR100374628B1 (ko) 고내압 아이솔레이션 영역을 갖는 고전압 반도체소자
JP2004335812A (ja) 高耐圧半導体装置及びその製造方法
KR100954422B1 (ko) 셀로우 트렌치 소자 분리막을 갖는 고전압 트랜지스터의구조
KR100707900B1 (ko) 반도체 장치의 제조 방법
JP2011176115A (ja) 半導体装置およびその製造方法
KR100331540B1 (ko) 게이트와 에미터 사이의 정전기 방지를 위한 다이오드를포함하는 모스형 반도체 소자
TWI566419B (zh) 半導體裝置
KR100492981B1 (ko) 래터럴 이중확산 모스 트랜지스터 및 그 제조방법
JP3120440B2 (ja) 半導体双方向スイッチ
US20230146397A1 (en) Semiconductor device
KR100840787B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR100293270B1 (ko) 씨모스 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160118

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180212

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 17