KR950003238B1 - 다중-전극을 이용한 논리소자의 구조 - Google Patents

다중-전극을 이용한 논리소자의 구조 Download PDF

Info

Publication number
KR950003238B1
KR950003238B1 KR1019910023763A KR910023763A KR950003238B1 KR 950003238 B1 KR950003238 B1 KR 950003238B1 KR 1019910023763 A KR1019910023763 A KR 1019910023763A KR 910023763 A KR910023763 A KR 910023763A KR 950003238 B1 KR950003238 B1 KR 950003238B1
Authority
KR
South Korea
Prior art keywords
gate
insulating film
epitaxial layer
logic device
present
Prior art date
Application number
KR1019910023763A
Other languages
English (en)
Other versions
KR930015037A (ko
Inventor
정원영
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910023763A priority Critical patent/KR950003238B1/ko
Publication of KR930015037A publication Critical patent/KR930015037A/ko
Application granted granted Critical
Publication of KR950003238B1 publication Critical patent/KR950003238B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

다중-전극을 이용한 논리소자의 구조
제1도는 종래의 논리소자를 설명하기 위한 도면.
제2도는 본 발명 논리소자의 구조를 나타낸 단면도.
제3도는 본 발명에 따른 앤드게이트의 레이-아웃도.
제4도는 본 발명에 따른 오아게이트이 레이-아웃도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2, 4 : 산화막
3 : 에피층 5-7 : 폴리실리콘
8-10 : 메탈 11 : 불순물영역
본 발명은 다중-전극을 이용한 논리소자의 구조에 관한것으로 특히 하나의 트랜지스터 액티브 영역에서 다수개의 게이트를 형성하기에 적당하도록 한것이다.
종래의 논리소자에 있어서 예를 들어 제1(a)도와 같은 피모스(P1-P2)와 앤모스(N1-N4)로 이루어지는 3입력 앤드게이트의 경우 모든 입력(In1-In3)이 '1'일때 출력(Out)은 '1'이 되며, 제1(b)도와 같이 피모스(P5-P6)와 앤모스(N5-N8)로 이루어지는 3입력 오아게이트의 경우 모든 입력이 '0'일때 출력(Out)은 '0'이 된다. 그러나, 상기와 같은 종래 기술은 논리구성에 있어서 여러개의 트랜지스터가 요구되고 입력단 증가에 따라 트랜지스터의 수 또는 증가함으로 집적도가 저하되며 트랜지스터 특성상 에러가 발생하기 쉬울뿐아니라 소비전력이 증가하게 되는 결점이 있다.
본 발명은 이와같은 종래의 결점을 해결하기 위한것으로 하나의 트랜지스터 액티브 영역에 다수개의 게이트를 형성하도록 한 논리소자의구조를 제공하는데 그 목적이 있다.
이하에서 이와같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도 내지 제4도에 의하여 상세히 설명하면 다음과 같다.
먼저 제2도는 본 발명 논리소자의 구조를 나타낸 단면도로서 기판(1)에 산화막(2)을 형성하고 상기 산화막(2)위에 P형 이온주입이 주입된 선택적 에피층(3)을 형성하며 에피층(3)위에 얇은 산화막(4)을 형성한 상태에서 하나의 트랜지스터의 액티브 영역중 양측에 고농도 n형 소오스 및 드레인 불순물 영역(11)을 형성하고 산화막(4)의 소오스 및 드레인 영역사이에 폴리실리콘(5-7)으로 된 다수개의 게이트를 서로 일부분이 오버랩(over lap)되게 형성하고 각 게이트 위에 다수의 메탈(8-10)이 콘택되게 형성하여서 구성된 것이다.
즉, 본 발명의 논리소자는 SOI(Silicon On Insulator)의 구조를 갖는다.
제3도와 제4도는 각각 본 발명에 따른 앤드게이트 및 오아게이트의 레이-아웃도로 여기서 11은 트랜지스터의 불순물 영역, 5-7은 게이트를 이루는 폴리실리콘이다. 이와같은 본 발명의 논리소자 동작은 종래의 마찬가지로 제3도와 같은 앤드게이트의 경우는 입력단(이 경우 3개)으로 모두 하이레벨이 입력될때에 출력이 하이레벨이 되며, 제4도와 같은 오아게이트의 경우는 입력단으로 모두 로우레벨이 입력도 이때에 출력이 로우레벨이 된다.
또한 본 발명에서 게이트용 폴리실리콘(5-7)이 오버랩되도록 구성되어 각 게이트 간 포덴셜 웨리안 베이러(barrier)형성이 방지되도록 함과 함께 캐리어의 유동성 손실을 극소화 시킬 수 있다.
이상에서 설명한 바와같은 본 발명은 하나의 트랜지스터를 사용하여 논리소자를 구성하므로 집접도를 향상시킬 수 있으며 소비전력을 줄일 수 있을 뿐만 아니라 에러발생(전류 누설등)을 감소시킬 수 있는 효과가 있다.

Claims (2)

  1. 반도체 기판 ; 상기 반도체기판위에 형성되는 절연막 ; 상기 절연막위에 형성되는 제1도전형 에피층(3) ; 상기 에피층(3)의 일 트랜지스터 활성영역 양측에 형성되는 제2도전형 소오스 및 드레인 영역 ; 상기 에피층(3)위에 형성되는 게이트 절연막 ; 상기 소오스와 드레인 영역사이의 게이트 절연막위에 서로 격리되어 다수개 형성되는 게이트 전극을 포함하여 구성됨을 특징으로 하는 다중-전극을 이용한 논리소자의 구조.
  2. 제1항에 있어서, 상기 다수개의 게이트 전극은 이웃하는 게이트 전극과 서로 오버랩도게 형성됨을 특징으로 하는 다중-전극을 이용한 논리소자의 구조.
KR1019910023763A 1991-12-21 1991-12-21 다중-전극을 이용한 논리소자의 구조 KR950003238B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910023763A KR950003238B1 (ko) 1991-12-21 1991-12-21 다중-전극을 이용한 논리소자의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023763A KR950003238B1 (ko) 1991-12-21 1991-12-21 다중-전극을 이용한 논리소자의 구조

Publications (2)

Publication Number Publication Date
KR930015037A KR930015037A (ko) 1993-07-23
KR950003238B1 true KR950003238B1 (ko) 1995-04-06

Family

ID=19325452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023763A KR950003238B1 (ko) 1991-12-21 1991-12-21 다중-전극을 이용한 논리소자의 구조

Country Status (1)

Country Link
KR (1) KR950003238B1 (ko)

Also Published As

Publication number Publication date
KR930015037A (ko) 1993-07-23

Similar Documents

Publication Publication Date Title
US3933529A (en) Process for the production of a pair of complementary field effect transistors
JP3364559B2 (ja) 半導体装置
JPH098289A (ja) 半導体装置及びその製造方法
US4035826A (en) Reduction of parasitic bipolar effects in integrated circuits employing insulated gate field effect transistors via the use of low resistance substrate contacts extending through source region
US6211555B1 (en) Semiconductor device with a pair of transistors having dual work function gate electrodes
US3639813A (en) Complementary enhancement and depletion mosfets with common gate and channel region, the depletion mosfet also being a jfet
JP2800702B2 (ja) 半導体装置
US5034346A (en) Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
US5623154A (en) Semiconductor device having triple diffusion
US4142197A (en) Drain extensions for closed COS/MOS logic devices
US6188111B1 (en) Dual gate semiconductor device for shortening channel length
US4951101A (en) Diamond shorting contact for semiconductors
US4404579A (en) Semiconductor device having reduced capacitance and method of fabrication thereof
KR950003238B1 (ko) 다중-전극을 이용한 논리소자의 구조
JPS63244874A (ja) 入力保護回路
JPS62274775A (ja) 半導体装置
US5610428A (en) Semiconductor integrated circuit
JP3259395B2 (ja) 半導体集積回路
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
JPH0817206B2 (ja) 半導体装置
JPH02201964A (ja) Ｍｏｓ型トランジスタ
JPH0786582A (ja) 半導体装置
US20020008259A1 (en) Method of fabricating a semiconductor device with an open drain input/output terminal
JPH09191054A (ja) Ｃｍｏｓトランジスタ
KR0121230Y1 (ko) 반도체 소자의 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee