JPH01162372A - Ｍｉｓ型トランジスタ - Google Patents
Ｍｉｓ型トランジスタInfo
- Publication number
- JPH01162372A JPH01162372A JP32245587A JP32245587A JPH01162372A JP H01162372 A JPH01162372 A JP H01162372A JP 32245587 A JP32245587 A JP 32245587A JP 32245587 A JP32245587 A JP 32245587A JP H01162372 A JPH01162372 A JP H01162372A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor substrate
- impurity concentration
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 20
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims description 13
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000000717 retained effect Effects 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ドレイン耐圧の高いＭＩＳ型トランジスタに
関するものである。
関するものである。
従来の技術
ＭＩＳ型集型図積回路常５Ｖ程度の電源電圧で使用され
るが、応用分野によっては数十Ｖあるいは１００ｖ以上
の高い電源電圧が必要とされる場合が有る。その場合に
は、ＭＩＳ型トランジスタとしていわゆるドレイン耐圧
の高いものが用いられる。
るが、応用分野によっては数十Ｖあるいは１００ｖ以上
の高い電源電圧が必要とされる場合が有る。その場合に
は、ＭＩＳ型トランジスタとしていわゆるドレイン耐圧
の高いものが用いられる。
このような高耐圧ＭＩＳ型トランジスタに好適な構造は
例えば徳山醜著、ｒＭＯｓデバイス」ｐ、２７６．１９
７３年に記載されている。
例えば徳山醜著、ｒＭＯｓデバイス」ｐ、２７６．１９
７３年に記載されている。
第２図は従来例の高耐圧ＭＩＳ型トランジスタの断面図
を表しており、この図面を参照して説明する。
を表しており、この図面を参照して説明する。
このＭＩＳ型トランジスタは、Ｐ型半導体基板１内にＮ
中型ソース領域２とＮ中型ドレイン領域３とが形成され
、ドレイン領域３に接して長さＬＲを有するＮ〜型トド
レイン領域４形成され、ソース領域２とＮ−型ドレイン
領域４との間の半導体基板１の上にゲート絶縁膜５が形
成され、ゲート絶縁膜５の上に長さＬを有するゲート電
極６が形成された構造である。
中型ソース領域２とＮ中型ドレイン領域３とが形成され
、ドレイン領域３に接して長さＬＲを有するＮ〜型トド
レイン領域４形成され、ソース領域２とＮ−型ドレイン
領域４との間の半導体基板１の上にゲート絶縁膜５が形
成され、ゲート絶縁膜５の上に長さＬを有するゲート電
極６が形成された構造である。
発明が解決しようとする問題点
上記のような従来例の高耐圧ＭＩＳ型トランジスタにお
いて動作速度を向上させるためにゲート電極６の長さし
を小さくしようとすると、Ｐ型半導体基板１の不純物濃
度を高くしてパンチスルーを防止する必要が有るが、そ
の場合Ｎ生型ドレイン領域３とＰ型半導体基板との間の
接合耐圧が低下し、結果としてＭＩＳ型トランジスタの
ドレイン耐圧が低下してしまうという問題点が有り、ト
ランジスタの動作速度向上の面で限界が有った。
いて動作速度を向上させるためにゲート電極６の長さし
を小さくしようとすると、Ｐ型半導体基板１の不純物濃
度を高くしてパンチスルーを防止する必要が有るが、そ
の場合Ｎ生型ドレイン領域３とＰ型半導体基板との間の
接合耐圧が低下し、結果としてＭＩＳ型トランジスタの
ドレイン耐圧が低下してしまうという問題点が有り、ト
ランジスタの動作速度向上の面で限界が有った。
問題点を解決するための手段
上記のような問題点を解決するための本発明のＭＩＳ型
トランジスタは、−導電型の半導８体基板の表面上に選
択的にゲート絶縁膜が形成され、同ゲート絶縁膜上にゲ
ート電極が形成され、同ゲート電極”をはさんで前記半
導体基板の表面上に、ソースとなる反対導電型の第１の
拡散領域とドレインとなる反対導電型の第２の拡散領域
とが形成され、同第２の拡散領域に接して同第２の拡散
領域よりも不純物濃度の大きい反対導電型の第３の拡散
領域が′形成され、前記ゲート電極の下から前記第３の
拡散領域に向かって前記半導体基板の不純物濃度が低下
している構造のものである。
トランジスタは、−導電型の半導８体基板の表面上に選
択的にゲート絶縁膜が形成され、同ゲート絶縁膜上にゲ
ート電極が形成され、同ゲート電極”をはさんで前記半
導体基板の表面上に、ソースとなる反対導電型の第１の
拡散領域とドレインとなる反対導電型の第２の拡散領域
とが形成され、同第２の拡散領域に接して同第２の拡散
領域よりも不純物濃度の大きい反対導電型の第３の拡散
領域が′形成され、前記ゲート電極の下から前記第３の
拡散領域に向かって前記半導体基板の不純物濃度が低下
している構造のものである。
作用
本発明のＭＩＳ型トランジスタによれば、十分高いドレ
イン耐圧を確保して、しかもゲート長を小さくして動作
を高速にすることができる。
イン耐圧を確保して、しかもゲート長を小さくして動作
を高速にすることができる。
実施例
本発明の実施例を第１図に示し、これを参照して説明す
る。
る。
図示するように、Ｐ型半導体基板１１の表面に沿ってＮ
中型ソース領域１２およびＮ生型ドレイン領域１３が形
成され、同Ｎ十 型ドレイン領域１３に接してＮ−型ド
レイン領域１４が形成され、Ｐ型半導体基板１１内には
Ｐ型ウェル領域１５がＮ中型ドレイン領域近傍まで形成
されている。Ｎ中型ソース領域１２とＮ−型ドレイン領
域１４との間のＰ型ウェル領域１５上にはゲート絶縁膜
１６およびゲート電極１７が順次積層されて形成されて
いる。ここで、Ｐ型ウェル領域１５の不純物濃度はゲー
ト電極１７の下からＮ生型ドレイン領域１３に向かって
低下している。
中型ソース領域１２およびＮ生型ドレイン領域１３が形
成され、同Ｎ十 型ドレイン領域１３に接してＮ−型ド
レイン領域１４が形成され、Ｐ型半導体基板１１内には
Ｐ型ウェル領域１５がＮ中型ドレイン領域近傍まで形成
されている。Ｎ中型ソース領域１２とＮ−型ドレイン領
域１４との間のＰ型ウェル領域１５上にはゲート絶縁膜
１６およびゲート電極１７が順次積層されて形成されて
いる。ここで、Ｐ型ウェル領域１５の不純物濃度はゲー
ト電極１７の下からＮ生型ドレイン領域１３に向かって
低下している。
このＭＩＳ型トランジスタの構造では、Ｎ十型ドレイン
１３はＰ型半導体基板１１内に形成されているため、Ｐ
型半導体基板１１の不純物濃度をＩＱＩｓｃｗｌ−３程
度と低くしておけば接合耐圧は十分高くすることができ
る。また、トランジスタのチャネルはＰ型ウェル領域１
５内に形成されるため、ゲート電極１７の長さしを小さ
くしてもＰ型ウェル領域１５の不純物濃度を適当に設定
することによりパンチスルーは防止することができる。
１３はＰ型半導体基板１１内に形成されているため、Ｐ
型半導体基板１１の不純物濃度をＩＱＩｓｃｗｌ−３程
度と低くしておけば接合耐圧は十分高くすることができ
る。また、トランジスタのチャネルはＰ型ウェル領域１
５内に形成されるため、ゲート電極１７の長さしを小さ
くしてもＰ型ウェル領域１５の不純物濃度を適当に設定
することによりパンチスルーは防止することができる。
Ｐ型ウェル領域１５の不純物濃度がある程度高くなって
も、Ｎ−型ドレイン領域１４の不純物濃度を最適化する
ことによりトランジスタのドレイン耐圧は十分高くする
ことが可能であり特に問題は無い。
も、Ｎ−型ドレイン領域１４の不純物濃度を最適化する
ことによりトランジスタのドレイン耐圧は十分高くする
ことが可能であり特に問題は無い。
なお、第１図の実施例ではゲート電極下からＮ＋ ドレ
イン領域に向かって不純物濃度を低下させる手段として
Ｐ型ウェル領域を用いているが、それ以外の手段を用い
てもよく、低下の様相としては階段状、直線状、ガウス
関数状等様々な場合が可能である。
イン領域に向かって不純物濃度を低下させる手段として
Ｐ型ウェル領域を用いているが、それ以外の手段を用い
てもよく、低下の様相としては階段状、直線状、ガウス
関数状等様々な場合が可能である。
さらに、実施例においては説明の都合上、Ｐ型半導体基
板上のＮチャネルＭＩＳ型トランジスタを用いていたが
、Ｎ型半導体基板上のＰチャネルＭＩＳ型トランジスタ
を用いても同様の効果が得られる。
板上のＮチャネルＭＩＳ型トランジスタを用いていたが
、Ｎ型半導体基板上のＰチャネルＭＩＳ型トランジスタ
を用いても同様の効果が得られる。
発明の効果
本発明のＭＩＳ型トランジスタによれば、トランジスタ
のチャネル部分の不純物濃度が高濃度のドレイン領域と
接する半導体基板の不純物濃度よりも高いため、十分高
いドレイン耐圧を維持しながらゲート長を小さ（するこ
とができる。その結果、高耐圧でしかも動作速度の大き
いＭＩＳ型トランジスタを提供することができる。
のチャネル部分の不純物濃度が高濃度のドレイン領域と
接する半導体基板の不純物濃度よりも高いため、十分高
いドレイン耐圧を維持しながらゲート長を小さ（するこ
とができる。その結果、高耐圧でしかも動作速度の大き
いＭＩＳ型トランジスタを提供することができる。
第１図は本発明のＭＩＳ型トランジスタの実施例を示す
断面図、第２図は従来例の高耐圧ＭＩＳ型トランジスタ
を示す断面図である。 ＝ ６− １１・・・・・・Ｐ型半導体基板、１２・・・・・・Ｎ
中型ソース領域、１３・・・・・・Ｎ生型ドレイン領域
、１４・・・・・・Ｎ−型ドレイン領域、１５・・・・
・・Ｐ型ウェル領域、１６・・・・・・ゲート絶縁膜、
１７・・・・・・ゲート電極。
断面図、第２図は従来例の高耐圧ＭＩＳ型トランジスタ
を示す断面図である。 ＝ ６− １１・・・・・・Ｐ型半導体基板、１２・・・・・・Ｎ
中型ソース領域、１３・・・・・・Ｎ生型ドレイン領域
、１４・・・・・・Ｎ−型ドレイン領域、１５・・・・
・・Ｐ型ウェル領域、１６・・・・・・ゲート絶縁膜、
１７・・・・・・ゲート電極。
Claims (1)
- 一導電型の半導体基板の表面上に選択的にゲート絶縁
膜が形成され、同ゲート絶縁膜上にゲート電極が形成さ
れ、同ゲート電極をはさんで前記半導体基板の表面上に
ソースとなる反対導電型の第１の拡散領域とドレインと
なる反対導電型の第２の拡散領域とが形成され、同第２
の拡散領域に接して同第２の拡散領域よりも不純物濃度
の大きい反対導電型の第３の拡散領域が形成され、前記
ゲート電極の下から前記第３の拡散領域に向かって前記
半導体基板の不純物濃度が低下していることを特徴とす
るＭＩＳ型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32245587A JPH01162372A (ja) | 1987-12-18 | 1987-12-18 | Ｍｉｓ型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32245587A JPH01162372A (ja) | 1987-12-18 | 1987-12-18 | Ｍｉｓ型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162372A true JPH01162372A (ja) | 1989-06-26 |
Family
ID=18143849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32245587A Pending JPH01162372A (ja) | 1987-12-18 | 1987-12-18 | Ｍｉｓ型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162372A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03178160A (ja) * | 1989-12-06 | 1991-08-02 | Fuji Electric Co Ltd | 電界効果トランジスタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366181A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | High dielectric strength mis type transistor |
| JPS57104258A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Metal oxide semiconductor |
-
1987
- 1987-12-18 JP JP32245587A patent/JPH01162372A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366181A (en) * | 1976-11-26 | 1978-06-13 | Hitachi Ltd | High dielectric strength mis type transistor |
| JPS57104258A (en) * | 1980-12-22 | 1982-06-29 | Hitachi Ltd | Metal oxide semiconductor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03178160A (ja) * | 1989-12-06 | 1991-08-02 | Fuji Electric Co Ltd | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6713794B2 (en) | Lateral semiconductor device | |
| JPS5833870A (ja) | 半導体装置 | |
| JPH01112764A (ja) | 半導体装置 | |
| JPH08107202A (ja) | 横型高耐圧電界効果トランジスタおよびその製造方法 | |
| KR950010060A (ko) | 반도체장치 및 그 제조방법 | |
| JP2663682B2 (ja) | 相補型電界効果トランジスタ | |
| JPH11163336A (ja) | 半導体装置 | |
| KR950021537A (ko) | 서브 미크론 cmos 프로세스를 위한 고 전압 트랜지스터 | |
| JPH01162372A (ja) | Ｍｉｓ型トランジスタ | |
| JP2730088B2 (ja) | 高耐圧半導体装置 | |
| JPH04346272A (ja) | 半導体装置及びその製造方法 | |
| JPH0222868A (ja) | 絶縁ゲート電界効果トランジスタ | |
| JPH01111378A (ja) | 縦型ｍｏｓ ｆｅｔ | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JP2651033B2 (ja) | 二重拡散ｍｏｓトランジスタ | |
| JPH01276755A (ja) | 薄膜トランジスタ | |
| JPH06209106A (ja) | 半導体装置 | |
| JPS59228764A (ja) | 半導体装置 | |
| JPS62101077A (ja) | 縦型絶縁ゲ−ト形電界効果半導体装置 | |
| JPS6423573A (en) | Semiconductor integrated circuit | |
| JPH04251979A (ja) | 高耐圧トランジスタ | |
| JPH05136408A (ja) | 半導体装置 | |
| JPH0330371A (ja) | 半導体装置 | |
| JPH02100368A (ja) | 縦型絶縁ゲート型トランジスタ | |
| JPH01166563A (ja) | 半導体デバイス |