FR2609841A1 - Dispositif de circuit integre a semi-conducteurs - Google Patents

Dispositif de circuit integre a semi-conducteurs Download PDF

Info

Publication number
FR2609841A1
FR2609841A1 FR8800598A FR8800598A FR2609841A1 FR 2609841 A1 FR2609841 A1 FR 2609841A1 FR 8800598 A FR8800598 A FR 8800598A FR 8800598 A FR8800598 A FR 8800598A FR 2609841 A1 FR2609841 A1 FR 2609841A1
Authority
FR
France
Prior art keywords
circuit device
integrated circuit
metal
semiconductor integrated
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8800598A
Other languages
English (en)
Other versions
FR2609841B1 (fr
Inventor
Sudo Toshio
Toshio Sudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of FR2609841A1 publication Critical patent/FR2609841A1/fr
Application granted granted Critical
Publication of FR2609841B1 publication Critical patent/FR2609841B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

UN DISPOSITIF DE CIRCUIT INTEGRE A SEMI-CONDUCTEURS COMPORTE UNE BASE DE BOITIER 11 ET UNE CAVITE 12 SUR LAQUELLE EST FACONNEE UNE COUCHE-ELECTRODE DE MASSE 14. UNE PASTILLE DE CIRCUIT INTEGRE A SEMI-CONDUCTEURS EST PREVUE SUR LA COUCHE-ELECTRODE DE MASSE. DES CONDENSATEURS DE DECOUPLAGE SONT PREVUS SUR LA SURFACE DE LA CAVITE 12. UNE PLAQUE METALLIQUE DE MASSE 13 ET DE FILS EXTERIEURS 15 SONT FACONNES SUR LA SURFACE INFERIEURE DE LA BASE DE BOITIER 11. UN MOYEN DE LIAISON METALLIQUE 19 EST PREVU A TRAVERS LA BASE DU BOITIER POUR RELIER ELECTRIQUEMENT ET THERMIQUEMENT LA COUCHE-ELECTRODE DE MASSE 14 ET LA PLAQUE METALLIQUE DE MASSE 13.

Description

La présente invention a trait d'une manière générale &-
des dispositifs de circuit intégré à semi-conducteurs aux-
quels est incorporé un élément logique à semi-conducteurs a
action rapide.
Depuis peu, avec la mise au point d'éléments semi- conducteurs à jonction, les opérations logiques à grande vitesse sont apparues dans le domaine des circuits intégrés semi-conducteurs. L'intérêt s'est porté notamment sur les
circuits intégrés logiques à l'arséniure de gallium compor-
tant des transistors A effet de champ intégrés dans le subs-
trat en GaAs
Toutefois, il s'est posé un problème: on porte attein-
te A l'excellente vitesse de fonctionnement que présente en soi la pastille de circuit intégré à l'arséniure de gallium
si l'on place la pastille dans le même boîtier que des cir-
cuits intégrés au silicium. En effet, du courant transitoire
abrupt s'écoule dans la ligne d'alimentation lors de la com-
mutation à grande vitesse d'éléments logiques intérieurs.Ce
courant transitoire abrupt fait baisser la tension d'alimen-
tation du fait de l'inductance des lignes d'alimentation.
Par exemple, si le courant transitoire passant dans les li-
gnes d'alimentation au cours d'un temps de commutation de
psec est de 10 mA et que l'inductance des lignes d'ali-
mentation soit dans le boîtier de 2 nH, la chute de la ten-
sion d'alimentation est d'environ 200 mV.
Cette perturbation de la tension d'alimentation rend
instable le fonctionnement des éléments logiques intérieurs.
En particulier, la marge de bruit d'éléments logiques utili-
sant des transistors MESPET à l'arséniure de gallium est très réduite, de sorte que les très faibles perturbations de
la tension d'alimentation empêchent un fonctionnement nor-
mal. Par conséquent, les commutations à grande vitesse sou-
lèvent des difficultés.
Dans le circuit intégré à vitesse faible courant, on a
remédié à la perturbation précitée de la tension d'alimenta-
tion en montant un condensateur de découplage entre la ligne
d'alimentation et la ligne de terre A l'extérieur du boîtier.
Toutefois, dans les circuits à grande vitesse, par exemple circuits intégrés logique à l'arséniure de gallium, l'effet
exercé par l'inductance de la ligne d'alimentation à l'inté-
rieur du boîtier n'était pas compensé par le condensateur
monté à l'extérieur du boîtier.
Il existe d'autres raisons pour lesquelles il ne con-
vient pas de disposer un circuit intégré logique à l'arsé-
niure de gallium dans le boîtier courant du circuit intégré à faible vitesse. On peut citer la réflexion subie par le signal à haute fréquence du fait de la non-concordance des impédances caractéristiques des conducteurs intérieurs au boîtier, le couplage parasite entre les conducteurs de signal
intérieurs au boîtier, et le défaut d'adaptation des impédan-
ces caractéristiques des conducteurs intérieurs au boîtier
et de la ligne présente sous forme de microbande sur un cir-
cuit imprimé lors de l'assemblage du circuit intégré logique
à l'arséniure de gallium sur le circuit imprimé, et analo-
gues.
La présente invention a pour but de réaliser un dispo-
sitif de circuit intégré à semi-conducteurs comportant un
boîtier amélioré utilisant des dispositifs à grande vitesse.
En bref, suivant un aspect de l'invention, il est pré-
vu un dispositif de circuit intégré à semi-conducteurs cam-
portant une base de boîtier et une cavité sur laquelle est
réalisée une couche-électrode de masse. Une pastille de cir-
cuit intégré à semi-conducteurs est prévue sur la couche-
électrode de masse. Des condensateurs de découplage sont prévus sur la surface de la cavité. Une plaque métallique de masse et des fils extérieurs-sont façonnés sur la surface du
dessous de la base de boîtier. Un moyen de liaison métalli-
que traverse la base du boîtier pour établir une liaison électrique et thermique entre la couche-électrode de masse
et la plaque métallique de masse.
On comprendra mieux l'invention et maints avantages
qu'elle offre d'après la description détaillée donnée ci-
dessous de certaines de ses réalisations préférées en se référant aux dessins annexés, sur lesquels:
les figures 1 à 3 sont des dessins indiquant schémati-
quement la configuration d'un boîtier comportant un disposi-
tif de circuit intégré à semi-conducteurs suivant un premier mode de réalisation de l'invention, la figure 1 étant une vue en plan, la figure 2, une vue en coupe droite suivant la ligne A-A de la figure 1 et la figure 3, une vue en coupe droite suivant la ligne B-B de la figure 1;
la figure 4 est une vue en coupe droite partielle il-
lustrant l'état d'assemblage du boîtier suivant l'invention sur une plaquette à circuit imprimé;
les figures 5 et 6 sont des dessins indiquant schémati-
quement la configuration d'un dispositif de circuit intégré à semiconducteurs suivant le premier mode de réalisation de l'invention, la figure 5 étant une vue en plan et la figure
6, une vue en coupe droite du dispositif scellé selon la fi-
gure 5; la figure 7 est une vue en coupe droite d'un dispositif de circuit intégré à semi-conducteurs suivant un second mode
de réalisation de l'invention.
Les figures 1 à 3 représentent la structure d'un boîtier
selon un premier mode de réalisation de l'invention. La ré-
férence 11 désigne une base de boitier en céramique. Une
cavité 12 munie d'une pastille de circuit imprimé (non re-
présentée) est ménagée au centre de la base de boîtier llo Une plaque métallique de masse 13 en cuivre-tungstène est
fixée sur le bas de la base de boîtier 11. Une couche-élec-
trode de masse 14 est façonnée sur la surface de la cavité 12. La plaque métallique de masse 13 et la couche-électrode de masse 14 sont reliées, électriquement et thermiquement,
par du tungstène présent dans des trous traversants 19 ména-
gés dans la base de boîtier 11. De nombreux conducteurs 16
de liaison entre les bornes de la plaquette A circuit impri-
mé et des fils extérieurs 15 sont prévus autour de la cavité 12. Les fils extérieurs sont en Kovar. L'épaisseur de la plaque métallique de masse 13 est ajustée en sorte d'être égale à celle du fil extérieur 15. Autrement dit, la plaque métallique de masse 13 et le conducteur extérieur 15 sont de niveau.
De larges motifs métalliques 17 sont façonnés, simulta-
nément au façonnage des conducteurs 16, sur chaque coin de la base de boîtier 11o Quatre condensateurs de découplage 18 sont montés chacun sur l'un des larges motifs métalliques 17o Les conducteurs 16 sont formés sur la surface d'une couche isolante en forme de lingue. Un motif métallique en forme de lingue 20 est façonné sur la partie la plus extérieure de la base de boîtier ll et se dresse en partie plus haut que les conducteurs 16. Ce motif métallique en forme de lingue 20 est formé sur la surface de la couche isolante en forme de lingue. Le motif métallique en forme de lingue 20 sert à
souder la lingue en Kovar de fermeture étanche.
Des motifs métallisés 21 sont réalisés dans le voisina-
ge de chacune des arêtes de la base de boîtier 11. Ces motifs métallisés 21 sont électriquement reliés, respectivement,aux motifs métalliques en forme de lingue 20, aux larges motifs métalliques 17 affectés aux condensateurs de découplage 18
et à la couche-électrode de masse 14 de la plaquette de cir-
cuit impriméo La référence 22 désigne une marque-repère in-
diquant l'orientation du boîtier.
Dans cette réalisation, les condensateurs de découplage
sont prévus à l'intérieur du boîtier, aussi près que possi-
ble, de façon à diminuer le bruit de tension d'alimentation parce que les condensateurs de découplage peuvent compenser
efficacement les perturbations de la tension d'alimentation.
La plaque métallique de masse sert également à l'évacuation du rayonnement thermique par l'intermédiaire des éléments
métalliques enfouis à l'intérieur des trous.
La figure 4 est une vue en coupe droite partielle illus-
trant l'état d'assemblage du boîtier suivant l'invention sur
une pastille de circuit imprimé en tant qu'application possi-
ble de l'invention. Une couche métallique de masse 23 est
façonnée sur une plaquette à circuit imprimé 25. Cette cou-
che métallique 23 prévue sur la plaquette à circuit imprimé est reliée électriquement et thermiquement à la plaque métallique de masse 13. Une couche métallique de transmission de signal 31 est aussi façonnée sur la plaquette 25 et est de niveau avec la couche métallique de masse 23, c'est-à-dire que les épaisseurs des deux couches 23 et 31 sont égales.En conséquence, le fil extérieur 15 façonné sur le bas de la base de boîtier 11 et la couche métallique de transmission
de signaux 31 sont reliés sans désadaptation.
Les figures 5 et 6 sont des dessins indiquant schémati-
quement la configuration de la première réalisation de l'in-
vention. Une pastille de circuit intégré 26 est du type lo- gique à l'arséniure de gallium, comportant par exemple des
MESFET à l'arséniure de gallium, et est fixée sur la couche-
électrode de masse 14 de la cavité 12 ménagée au centre de la base de boîtier 11. Les bornes et les conducteurs 16 sont reliés à l'aide de fils d'interconnexion 27. Tant les bornes
d'alimentation de la plaquette 26 que les conducteurs d'ali-
mentation prévus sur la base de boîtier ll sont disposés le plus près possible de chacun des quatre coins de la base de boîtier 11, et les électrodes supérieures des condensateurs de découplage 18 sont reliées à ces bornes d'alimentation et
conducteurs d'alimentation sur la plus faible distance.
Sur les figures 5 et 6, on n'a figuré que sur un des côtés une tension d'alimentation VDD, les autres côtés étant
bien entendu semblables. Certaines bornes traitant les si-
gnaux à grande vitesse sont interposées entre les bornes de terre ou les bornes sous tension continue, dans les bornes
extérieures, la borne à grande vitesse S est interposée en-
tre les bornes de terre Go Ensuite, on prévoit une lingue en Kovar 28 sur le motif
métallique en forme de lingue 20 après avoir effectué l'opé-
ration d'interconnexion et la fermeture étanche à l'aide d'
un couvercle métallique. Cette lingue en Kovar 28 et le cou-
vercle métallique 29 sont électriquement reliés à la couche-
électrode de masse 14 et aux motifs métalliques larges 17.
Selon la présente invention, les condensateurs de dé-
couplage 18 sont disposés à l'intérieur du boîtier en même temps que la pastille 26, ce qui compense efficacement les perturbations de la tension d'alimentation. Par conséquent, la présente invention permet de tirer le meilleur parti du fonctionnement à grande vitesse de la pastille de circuit intégré 26. De plus, les condensateurs de découplage 18 sont
disposés aux quatre coins sans conducteurs et sont en le mê-
me métal que les conducteurs 16. Par conséquent, il n'est
pas besoin de zones spéciales pour les condensateurs de dé-
couplage 18 ni de structure complexe et la structure ainsi
que les opérations de fabrication sont très simples.
Le couvercle métallique 29 est électriquement relié à la couche-électrode de masse 14 sur le bas de la base de boîtier 11. En conséquence, la structure selon l'invention
assure une excellente étanchéité électrique. La conductibili-
té thermique de la plaquette de circuit imprimé 26 se trouve aussi améliorée, du fait que le dessous de la plaquette 26 est en liaison thermique avec la plaque métallique de masse
13 prévue en bas de la base de boitier 11, par l'intermédiai-
re du métal enfoui dans les trous traversants 19.
En outre, les conducteurs 16 ont l'apparence d'une struc-
ture de ligne à microbande, mais ils jouent le rôle de pseu-
do ligne coplanaire du fait que les conducteurs de transmis-
sion de signaux affectés au signal à haute fréquence sont interposés entre deux conducteurs de masse. Par conséquent, le couplage parasite entre conducteurs de signaux se trouve efficacement restreint. De plus, l'impédance caractéristique
des.motifs de conducteurs est conçue en tant que ligne copla-
naire et l'on obtient d'excellentes caractéristiques de transmission. Le défaut d'adaptation d'impédance entre le fil extérieur fixé au bas de la base de boîtier et la ligne en microbande façonnée sur le circuit imprimé est restreint par détermination judicieuse de l'épaisseur de la plaque
métallique de masse 13 et du fil extérieur 15.
La figure 7 est une vue en coupe droite d'un circuit
intégré à semi-conducteurs suivant un second mode de réali-
sation de l'invention. Dans cette réalisation, c'est une électrode de masse unitaire 30 qui est prévue, au lieu des trous traversants susmentionnés, dans la base de boîtier 11,
et elle peut être connectée au bas de la pastille 26 directe-
ment ou par l'intermédiaire de la couche-électrode de masse 14. L'électrode de masse unitaire 30 est plus apte que les
trous traversants à transmettre la chaleur.
Dans les réalisations décrites ci-desSus, le nombre de condensateurs de découplage est limité à quatre, mais on
peut choisir ce nombre à volonté. Si les conducteurs exté-
rieurs sont prévus sur deux côtés seulement du boîtier, on peut disposer les condensateurs de découplage sur un autre côté du boîtier.

Claims (13)

  1. REVENDICATI ONS
    lo Dispositif de circuit intégré à semi-conducteurs, caractérisé en ce qu'il comprend: - une base de bottier (11) présentant une cavité (12); une couche-électrode de masse (14) façonnée sur la cavité; - une pastille de circuit intégré à semi-conducteurs (26) formée sur la couche-électrode de masse; - des condensateurs de découplage (18) prévus sur la cavité; une plaque métallique de masse (13) prévue sur la surface extérieure de la base de boîtier (11);
    - un moyen de liaison métallique (19;30) prévu à tra-
    vers la base de boîtier pour relier la couche-électrode de masse et la plaque métallique de masse; - des fils extérieurs (15) prévus sur la surface du
    bas de la base de boîtier.
  2. 2. Dispositif de circuit intégré à semi-conducteurs
    selon la revendication 1, caractérisé en ce que des conden-
    sateurs de découplage (18) sont disposés aux coins de la cavité (12)o
  3. 3. Dispositif de circuit intégré à semi-conducteurs
    selon la revendication 1, caractérisé en ce que les conden-
    sateurs de découplage sont reliés aux lignes d'alimentation.
  4. 4. Dispositif de circuit intégré à semi-conducteurs selon la revendication 1, caractérisé en ce que la base de
    boîtier est en céramique.
  5. 5. Dispositif de circuit intégré à semi-conducteurs selon la revendication 1, caractérisé en ce que le moyen de liaison métallique est constitué par du métal enfoui dans
    des trous traversants (19).
  6. 6. Dispositif de circuit intégré à semi-conducteurs selon la revendication 1, caractérisé en ce que le moyen de liaison métallique est une électrode de masse unitaire (30)
    solidaire de la plaque métallique de masse (13).
  7. 7. Dispositif de circuit imprimé à semi-conducteurs selon la revendication 1, caractérisé en ce que la plaque métallique de masse (13) et le fil extérieur (15) s'étendent en hauteur jusqu'à un même plano
  8. 8. Dispositif de circuit intégré à semi-conducteurs selon la revendication 1, caractérisé en ce que la pastille de circuit intégré à semi-conducteurs (26) est un circuit intégré logique à l'arséniure de gallium.
  9. 9. Dispositif de circuit intégré à semi-conducteurs, caractérisé en ce qu'il comprend: - une base en céramique (11); - une couche-électrode de masse (14) façonnée sur la surface de la base en céramique; - une pastille de circuit intégré à semi-conducteurs (26) prévue sur la couche-électrode de masse; - une plaque métallique de masse (13) prévue sur la surface inférieure de la base en céramique;
    - une première couche isolante en forme de lingue pré-
    vue sur la partie périphérique de la base en céramique en-
    tourant la pastille (26);
    - des conducteurs de transmission de signal (16) façon-
    nés sur la première couche isolante en forme de lingue; - des condensateurs de découplage (18) prévus dans les zones exemptes de conducteurs de transmission de signal sur la première couche isolante en forme de lingue; - des conducteurs d'interconnexion (27) reliant les
    bornes de la plaquette (26) et les conducteurs de transmis-
    sion de signal (16); -
    - une seconde couche isolante en forme de lingue pré-
    vue sur la partie périphérique de la première couche iso-
    lante en forme de lingue; - un couvercle métallique (29) hermétiquement appliqué sur la seconde couche isolante en forme de lingue; - un moyen de liaison métallique (19;30) prévu à travers la base du boîtier pour relier la couche-électrode de masse
    et la plaque métallique de masse.
  10. 10. Dispositif de circuit intégré à semi-conducteurs
    selon la revendication 9, caractérisé en ce que des condensa-
    teurs de découplage (18) sont disposés dans les coins de la
    première couche isolante en forme de lingue.
  11. 11. Dispositif de circuit intégré à semi-conducteurs selon la revendication 9, caractérisé en ce que le moyen de liaison métallique est constitué par du métal enfoui dans
    des trous traversants (19).
  12. 12. Dispositif de circuit intégré à semi-conducteurs selon la revendication 9, caractérisé en ce que le moyen de
    liaison métallique est une électrode unitaire (30) de jonc-
    tion avec la plaque métallique de masse (13).
  13. 13. Dispositif de circuit intégré à semi-conducteurs selon la revendication 9, caractérisé en ce que la plaque
    métallique de masse (13) et le fil extérieur (15) sont déli-
    mités en hauteur par un même plan.
    14o Dispositif de circuit intégré à semi-conducteurs selon la revendication 9, caractérisé en ce que la pastille de circuit intégré à semi-conducteurs (26) est un circuit
    intégré logique à l'arséniure de gallium.
FR888800598A 1987-01-20 1988-01-20 Dispositif de circuit integre a semi-conducteurs Expired - Lifetime FR2609841B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1033887 1987-01-20

Publications (2)

Publication Number Publication Date
FR2609841A1 true FR2609841A1 (fr) 1988-07-22
FR2609841B1 FR2609841B1 (fr) 1991-10-11

Family

ID=11747408

Family Applications (1)

Application Number Title Priority Date Filing Date
FR888800598A Expired - Lifetime FR2609841B1 (fr) 1987-01-20 1988-01-20 Dispositif de circuit integre a semi-conducteurs

Country Status (3)

Country Link
US (1) US4922324A (fr)
FR (1) FR2609841B1 (fr)
GB (1) GB2201546B (fr)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2639764A1 (fr) * 1988-11-25 1990-06-01 Nec Corp Structure pour refroidir des composants generateurs de chaleur
EP0421404A2 (fr) * 1989-10-05 1991-04-10 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur
US5164800A (en) * 1990-08-30 1992-11-17 Sumitomo Electric Industries, Ltd. Semiconductor device
EP0536418A1 (fr) * 1991-04-26 1993-04-14 Citizen Watch Co. Ltd. Dispositif a semi-conducteurs et procede de production de ce dispositif
EP0562629A2 (fr) * 1992-03-26 1993-09-29 Sumitomo Electric Industries, Limited Dispositif semi-conducteur comprenant un empaquetage
FR2706730A1 (fr) * 1993-06-18 1994-12-23 Sagem Module électronique de puissance ayant un support d'évacuation de la chaleur.
EP0637076A2 (fr) * 1993-07-29 1995-02-01 Motorola, Inc. Assemblage de circuit électronique, comportant des moyens perfectionnés de dissipation thermique
EP0660399A2 (fr) * 1993-12-20 1995-06-28 STMicroelectronics, Inc. Boîtier à réseau de billes pour circuits intégrés avec conductivité thermique
EP0676806A2 (fr) * 1994-04-08 1995-10-11 STMicroelectronics, Inc. Emballage BGA pour circuit intégré avec conductibilité hautement thermique
US5805419A (en) * 1995-05-12 1998-09-08 Stmicroelectronics, Inc. Low-profile socketed packaging system with land-grid array and thermally conductive slug
EP1001464A1 (fr) * 1998-11-09 2000-05-17 Robert Bosch Gmbh Circuit intégré monolithique comprenant une pluralité de condensateurs
US6940154B2 (en) 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170245A (en) * 1988-06-15 1992-12-08 International Business Machines Corp. Semiconductor device having metallic interconnects formed by grit blasting
JPH0732215B2 (ja) * 1988-10-25 1995-04-10 三菱電機株式会社 半導体装置
US4942076A (en) * 1988-11-03 1990-07-17 Micro Substrates, Inc. Ceramic substrate with metal filled via holes for hybrid microcircuits and method of making the same
US5254871A (en) * 1988-11-08 1993-10-19 Bull, S.A. Very large scale integrated circuit package, integrated circuit carrier and resultant interconnection board
KR930010076B1 (ko) * 1989-01-14 1993-10-14 티디케이 가부시키가이샤 다층혼성집적회로
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
US5126511A (en) * 1989-06-13 1992-06-30 Texas Instruments Incorporated Copper cored enclosures for hybrid circuits
JPH03227541A (ja) * 1990-02-01 1991-10-08 Hitachi Ltd 半導体装置
US5031025A (en) * 1990-02-20 1991-07-09 Unisys Corporation Hermetic single chip integrated circuit package
JP2978533B2 (ja) * 1990-06-15 1999-11-15 株式会社日立製作所 半導体集積回路装置
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
EP0463758A1 (fr) * 1990-06-22 1992-01-02 Digital Equipment Corporation Empaquetage creux pour puce et procédé de fabrication
US5446620A (en) 1990-08-01 1995-08-29 Staktek Corporation Ultra high density integrated circuit packages
EP0509065A1 (fr) * 1990-08-01 1992-10-21 Staktek Corporation Procede et appareil de production de boitiers de circuits integres de densite ultra-elevee
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
US5132613A (en) * 1990-11-30 1992-07-21 International Business Machines Corporation Low inductance side mount decoupling test structure
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
JP3009788B2 (ja) * 1991-11-15 2000-02-14 日本特殊陶業株式会社 集積回路用パッケージ
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
US5406120A (en) * 1992-10-20 1995-04-11 Jones; Robert M. Hermetically sealed semiconductor ceramic package
FR2697125B1 (fr) * 1992-10-20 1994-12-09 Thomson Csf Procédé de montage d'une microstructure et microstructure montée selon le procédé.
JP2823461B2 (ja) * 1992-12-11 1998-11-11 三菱電機株式会社 高周波帯ｉｃ用パッケージ
GB2274351A (en) * 1993-01-19 1994-07-20 Digital Equipment Int I.C.Chip carriers
US5665649A (en) * 1993-05-21 1997-09-09 Gardiner Communications Corporation Process for forming a semiconductor device base array and mounting semiconductor devices thereon
US5596171A (en) * 1993-05-21 1997-01-21 Harris; James M. Package for a high frequency semiconductor device and methods for fabricating and connecting the same to an external circuit
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
US5488539A (en) * 1994-01-21 1996-01-30 Sun Microsystems, Inc. Protecting cot packaged ICs during wave solder operations
US5391914A (en) * 1994-03-16 1995-02-21 The United States Of America As Represented By The Secretary Of The Navy Diamond multilayer multichip module substrate
GB2288286A (en) * 1994-03-30 1995-10-11 Plessey Semiconductors Ltd Ball grid array arrangement
US5463250A (en) * 1994-04-29 1995-10-31 Westinghouse Electric Corp. Semiconductor component package
DE4444680A1 (de) * 1994-12-15 1996-06-27 Schulz Harder Juergen Mehrfachsubstrat für elektrische Bauelemente, insbesondere für Leistungs-Bauelemente
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
US6025642A (en) * 1995-08-17 2000-02-15 Staktek Corporation Ultra high density integrated circuit packages
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5812375A (en) * 1996-05-06 1998-09-22 Cummins Engine Company, Inc. Electronic assembly for selective heat sinking and two-sided component attachment
US6301122B1 (en) 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
US5903051A (en) * 1998-04-03 1999-05-11 Motorola, Inc. Electronic component and method of manufacture
US6114770A (en) * 1998-07-22 2000-09-05 Micron Technology, Inc. Low profile semiconductor package
WO2000069236A1 (fr) * 1999-05-10 2000-11-16 Microsubstrates Corporation Boitier en ceramique de circuit hyperfrequence via/bga perfectionne thermiquement
US6445591B1 (en) * 2000-08-10 2002-09-03 Nortel Networks Limited Multilayer circuit board
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
US6734552B2 (en) 2001-07-11 2004-05-11 Asat Limited Enhanced thermal dissipation integrated circuit package
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
US6790710B2 (en) 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6860652B2 (en) * 2003-05-23 2005-03-01 Intel Corporation Package for housing an optoelectronic assembly
US7116557B1 (en) * 2003-05-23 2006-10-03 Sti Electronics, Inc. Imbedded component integrated circuit assembly and method of making same
KR100506738B1 (ko) * 2003-11-03 2005-08-08 삼성전기주식회사 리크를 방지할 수 있는 세라믹 패키지 밀봉 구조, 리크를방지할 수 있는 세라믹 패키지 및 상기 세라믹 패키지의제조 방법
US7253518B2 (en) 2005-06-15 2007-08-07 Endicott Interconnect Technologies, Inc. Wirebond electronic package with enhanced chip pad design, method of making same, and information handling system utilizing same
US8786165B2 (en) * 2005-09-16 2014-07-22 Tsmc Solid State Lighting Ltd. QFN/SON compatible package with SMT land pads
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
US8450842B2 (en) * 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
US8745860B2 (en) * 2011-03-11 2014-06-10 Ibiden Co., Ltd. Method for manufacturing printed wiring board
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
CN107658277A (zh) * 2017-09-21 2018-02-02 深圳中科系统集成技术有限公司 一种栅格阵列lga封装结构及其加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129348A (en) * 1980-03-14 1981-10-09 Nec Corp Semiconductor device
GB2098001A (en) * 1981-05-06 1982-11-10 Western Electric Co A package for a semiconductor chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2524712B1 (fr) * 1982-03-31 1985-06-07 Radiotechnique Compelec Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
JPS5939949U (ja) * 1982-09-08 1984-03-14 アルプス電気株式会社 高周波回路装置
US4551747A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing for a transmission line environment and improved heat dissipation
JPS59180514A (ja) * 1983-03-31 1984-10-13 Toshiba Corp 光受信モジユ−ル
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
FR2565032B1 (fr) * 1984-05-25 1987-02-20 Inf Milit Spatiale Aeronaut Dispositif de repartition de potentiel electrique et boitier de composant electronique incorporant un tel dispositif
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ
US4705917A (en) * 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56129348A (en) * 1980-03-14 1981-10-09 Nec Corp Semiconductor device
GB2098001A (en) * 1981-05-06 1982-11-10 Western Electric Co A package for a semiconductor chip

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 5, octobre 1978, pages 1895-1897, New York, US; S. MAGDO: "Low inductance module" *
PATENT ABSTRACTS OF JAPAN, vol. 6, no. 6 (E-89)[884], 14 janvier 1982; & JP-A-56 129 348 (NIPPON DENKI K.K.) 09-10-1981 *
PROCEEDINGS OF THE GALLIUM ARSENIDE INTEGRATED CIRCUIT SYMPOSIUM, 23-25 octobre 1984, Boston, pages 63-65, IEEE, New York, US; D.A. ROWE et al.: "A low cost multiport microwave package for GaAs ICs" *

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2639764A1 (fr) * 1988-11-25 1990-06-01 Nec Corp Structure pour refroidir des composants generateurs de chaleur
EP0421404A2 (fr) * 1989-10-05 1991-04-10 Sumitomo Electric Industries, Ltd. Dispositif semi-conducteur
EP0421404A3 (en) * 1989-10-05 1992-12-02 Sumitomo Electric Industries, Ltd. Semiconductor device
US5164800A (en) * 1990-08-30 1992-11-17 Sumitomo Electric Industries, Ltd. Semiconductor device
EP0536418A1 (fr) * 1991-04-26 1993-04-14 Citizen Watch Co. Ltd. Dispositif a semi-conducteurs et procede de production de ce dispositif
EP0536418A4 (en) * 1991-04-26 1993-10-20 Citizen Watch Co. Ltd. Semiconductor device and manufacturing method therefor
US5433822A (en) * 1991-04-26 1995-07-18 Citizen Watch Co., Ltd. Method of manufacturing semiconductor device with copper core bumps
EP0562629A2 (fr) * 1992-03-26 1993-09-29 Sumitomo Electric Industries, Limited Dispositif semi-conducteur comprenant un empaquetage
EP0562629A3 (fr) * 1992-03-26 1994-03-09 Sumitomo Electric Industries
FR2706730A1 (fr) * 1993-06-18 1994-12-23 Sagem Module électronique de puissance ayant un support d'évacuation de la chaleur.
EP0637076A3 (fr) * 1993-07-29 1995-08-30 Motorola Inc Assemblage de circuit électronique, comportant des moyens perfectionnés de dissipation thermique.
EP0637076A2 (fr) * 1993-07-29 1995-02-01 Motorola, Inc. Assemblage de circuit électronique, comportant des moyens perfectionnés de dissipation thermique
EP0660399A2 (fr) * 1993-12-20 1995-06-28 STMicroelectronics, Inc. Boîtier à réseau de billes pour circuits intégrés avec conductivité thermique
EP0660399A3 (fr) * 1993-12-20 1995-07-26 Sgs Thomson Microelectronics
US5693572A (en) * 1993-12-20 1997-12-02 Sgs-Thomson Microelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
EP0676806A2 (fr) * 1994-04-08 1995-10-11 STMicroelectronics, Inc. Emballage BGA pour circuit intégré avec conductibilité hautement thermique
EP0676806A3 (fr) * 1994-04-08 1996-02-14 Sgs Thomson Microelectronics Emballage BGA pour circuit intégré avec conductibilité hautement thermique.
US5805419A (en) * 1995-05-12 1998-09-08 Stmicroelectronics, Inc. Low-profile socketed packaging system with land-grid array and thermally conductive slug
US6113399A (en) * 1995-05-12 2000-09-05 Stmicroelectronics, Inc. Low-profile socketed packaging system with land-grid array and thermally conductive slug
EP1001464A1 (fr) * 1998-11-09 2000-05-17 Robert Bosch Gmbh Circuit intégré monolithique comprenant une pluralité de condensateurs
US6940154B2 (en) 2002-06-24 2005-09-06 Asat Limited Integrated circuit package and method of manufacturing the integrated circuit package

Also Published As

Publication number Publication date
GB2201546A (en) 1988-09-01
US4922324A (en) 1990-05-01
FR2609841B1 (fr) 1991-10-11
GB2201546B (en) 1990-05-09
GB8801187D0 (en) 1988-02-17

Similar Documents

Publication Publication Date Title
FR2609841A1 (fr) Dispositif de circuit integre a semi-conducteurs
US5523622A (en) Semiconductor integrated device having parallel signal lines
EP0228953B1 (fr) Boîtier d&#39;encapsulation d&#39;un circuit électronique
CA1213079A (fr) Dispositif a semiconducteur micro-onde combine a un second dispositif a semiconducteur pour donner un potentiel de reference
US5757081A (en) Surface mount and flip chip technology for total integrated circuit isolation
EP0308296B1 (fr) Circuit imprimé équipé d&#39;un drain thermique
EP0133125B1 (fr) Boîtier de composant électronique muni d&#39;un condensateur
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
FR2744835A1 (fr) Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique
FR2498852A1 (fr) Circuit integre a semiconducteurs applique notamment a la suppression de la diaphonie entre des lignes de transmission de signaux
FR2651373A1 (fr) Dispositif a semi-conducteurs a boitier en resine.
FR2765399A1 (fr) Dispositif semi-conducteur a moyen d&#39;echanges a distance
US5254491A (en) Method of making a semiconductor device having improved frequency response
EP0446125B1 (fr) Composant semi-conducteur de puissance
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d&#39;un dispositif semi-conducteur et dispositif dote d&#39;une telle structure
US5683919A (en) Transistor and circuit incorporating same
FR2629271A1 (fr) Dispositif d&#39;interconnexion et de protection d&#39;une pastille nue de composant hyperfrequence
FR2516311A1 (fr) Socle pour le montage d&#39;une pastille semi-conductrice sur l&#39;embase d&#39;un boitier d&#39;encapsulation, et procede de realisation de ce socle
EP3588556B1 (fr) Composant électronique discret comprenant un transistor
FR2535110A1 (fr) Procede d&#39;encapsulation d&#39;un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
EP0030168B1 (fr) Dispositif de mise en parallèle de transistors de puissance en très haute fréquence
FR2620275A1 (fr) Boitier pour le montage en surface d&#39;un composant fonctionnant en hyperfrequences
FR2583221A1 (fr) Dispositif semiconducteur pour la realisation des capacites de decouplage placees entre l&#39;alimentation et la masse des circuits integres
EP0098209B1 (fr) Transistor de commutation de puissance à structure digitée