FR2498852A1 - Circuit integre a semiconducteurs applique notamment a la suppression de la diaphonie entre des lignes de transmission de signaux - Google Patents
Circuit integre a semiconducteurs applique notamment a la suppression de la diaphonie entre des lignes de transmission de signaux Download PDFInfo
- Publication number
- FR2498852A1 FR2498852A1 FR8119920A FR8119920A FR2498852A1 FR 2498852 A1 FR2498852 A1 FR 2498852A1 FR 8119920 A FR8119920 A FR 8119920A FR 8119920 A FR8119920 A FR 8119920A FR 2498852 A1 FR2498852 A1 FR 2498852A1
- Authority
- FR
- France
- Prior art keywords
- signal
- signal transmission
- transmission line
- transmission lines
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/32—Reducing cross-talk, e.g. by compensating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT INTEGRE A SEMICONDUCTEURS. CE CIRCUIT COMPORTE UNE PREMIERE LIGNE DE TRANSMISSION DE SIGNAUX A DISPOSEE SUR UN SUBSTRAT 1 ET TRANSMETTANT UN PREMIER SIGNAL, UNE SECONDE LIGNE DE TRANSMISSION B FORMEE SUR LE SUBSTRAT 1 ET TRANSMETTANT UN SECOND SIGNAL, AINSI QU'UNE TROISIEME LIGNE DE TRANSMISSION DE SIGNAUX A INSTALLEE SUR LE SUBSTRAT ET TRANSMETTANT UN TROISIEME SIGNAL DONT LA PHASE EST OPPOSEE A CELLE DU PREMIER SIGNAL DE MANIERE A SUPPRIMER LA DIAPHONIE ENTRE LA PREMIERE ET LA SECONDE LIGNES DE TRANSMISSION DE SIGNAUX A, B A L'AIDE DE LA DIAPHONIE EXISTANT ENTRE LA SECONDE LIGNE DE TRANSMISSION DE SIGNAUX B ET LA TROISIEME LIGNE DE TRANSMISSION DE SIGNAUX A. APPLICATION NOTAMMENT A LA SUPPRESSION DE LA DIAPHONIE ENTRE DES LIGNES DE TRANSMISSION DE SIGNAUX.
Description
La présente invention concerne un circuit intégré à
semiconducteurs qui est équipé de moyens empêchant le parasi-
- tage dans des lignes de transmission de signaux.
Dans un circuit intégré à semiconducteurs, qui trai-
te un signal numérique ou analogique, par exemple tel que représenté sur la figure 1 annexée à la présente demande, dans le cas o deux lignes de transmission de signaux A et
B sont disposées à proximité l'une de l'autre sur le subs-
trat 1, une tension anormale est induite dans la ligne de transmission de signaux A ou dans la ligne de transmission de signaux B par un couplage capacitif ou par un couplage inductif entre les lignes de transmission de signaux A et B, de telle manière qu'il peut se présenter un problème de
brouillage -ou de parasitage électrique (par exemple diaphonie).
Par exemple, comme cela est représenté sur la figure 1, un parasitage électrique entre les lignes de transmission de signaux est susceptible d'intervenir dans l'autre ligne de transmission de signaux B0 transmettant un signal e2, dont l'amplitude électrique est relativement faible, et qui
est disposée à proximité de la ligne de transmission de si-
gnaux A transmettant un signal el, dont l'amplitude du cou-
rant ou de la tension est importante et dont la fréquence
est élevée.
En particulier dans un circuit hybride numérique-
analogique, la ligne de transmission du signal numérique pro-
duit un effet notable sur la ligne de transmission analogi-
que. Etant donné que le bruit ou parasitage résultant peut être ainsi produit dans la ligne de transmission du signal analogique, et ce en rapport avec un circuit prédéterminé
intégré dans le même substrat, la caractéristique de fonc-
tionnement est perturbée ou bien il peut se produire un défaut de fonctionnement. Un tel parasitage mutuel entre des
lignes de transmission de signaux numériques provoque l'appa-
rition d'un défaut de fonctionnement dans un circuit numéri-
que prédéterminé.
Afin d'empêcher tout parasitage électrique dans des lignes de transmission de signaux, on a essayé de disposer ces lignes en les écartant l'une de l'autre autant que cela est possible selon un certain agencement sur le substrat du circuit intégré à semiconducteurs. Cependant il en résulte un problème par le fait que ceci diminue la liberté de
l'agencement ou de l'aménagement ou bien empêche une amélio-
ration de la densité d'intégration sur une microplaquette
à semiconducteurs.
La présente'invention a pour but d'atténuer le bruit produit par un parasitage électrique entre des lignes de
transmission de signaux dans un circuit intégré à semiconduc-
teurs et d'accro:tre la liberté d'agencement ou de conception
des lignes de transmission de-signaux.
A titre d'exemple on a décrit ci-dessous et illus-
tré schématiquement aux dessins annexés plusieurs formes de
réalisation de l'objet de l'invention.
La figure 1, dont il a déjà été fait mention, est
une vue en plan montrant l'agencement des lignes de transmis-
sion de signaux dans un circuit intégré à semiconducteurs de
l'art antérieur.
La figure 2 est une vue en plan montrant l'agencement
des lignes de transmission de signaux dans un circuit inté-
gré à semiconducteurs selon une forme de réalisation de la
présente invention.
La figure 3 est une vue en plan montrant l'agencement
des lignes de transmission de signaux dans un circuit inté-
gré à semiconducteurs selon une autre forme de réalisation
de la présente invention.
La figure 4 est une vue en plan montrant l'agencement
des lignes de transmission de signaux dans un circuit inté-
gré à semiconducteurs selon une autre forme de réalisation
de la présente invention.
La figure 5 est une vue en plan montrant l'agencement
des lignes de transmission de signaux dans un circuit inté-
gré à semiconducteurs selon une autre forme de réalisation
de la présente invention.
Les figures 6 (A) et (B) sont respectivement une vue
en plan et une vue en coupe transversale montrant la struc-
ture des lignes de transmission de signaux dans un circuit
intégré à semiconducteurs selon la présente invention.
Les figures 7 (A) et (B) sont respectivement une vue
en plan et une vue en coupe transversale montrant la struc-
ture des lignes de transmission de signaux dans un circuit
intégré à semiconducteurs conforme à là présente invention.
Les figures 8 (A) et (B) représentent respective-
ment une vue en plan et une vue en coupe transversale mon-
trant la structure des lignes de transmission de signaux dansun circuit intégré à semiconducteurs selon la présente invention. Les figures 9 (A) et (B) sont respectivement une vue
en plan et une vue en coupe transversale montrant la struc-
ture des lignes de transmission de signaux dans un circuit
intégré à semiconducteurs conforme à la présente invention.
Les figures 10 (A) et (B) sont respectivement une vue en plan et une vue en coupe transversale montrant la
structure des lignes de transmission de signaux dans un cir-
cuit intégré à semiconducteurs selon la présente invention.
Les figures il (A) et (B) sont respectivement une vue en plan et une vue en coupe transversale montrant la
structure des lignes de transmission de signaux dans un cir-
cuit intégré à semiconducteurs selon la présente invention.
La figure 11 (C) est une vue en coupe transversale montrant la structure des lignes de transmission de signaux dans un circuit intégré à semiconducteurs selon la forme de
réalisation de la présente invention.
Les figures 12 (A) et (B) sont respectivement une vue en plan et une vue en coupe transversale montrant la
structure des lignes de transmission de signaux dans un cir-
cuit intégré à semiconducteurs selon la présente invention.
Les figures 13 (A) et (B) sont respectivement une vue en plan et une vue en coupe transversale montrant la structure des lignes de transmission de signaux dans un circuit intégré à semiconducteurs conforme à la présente invention. Dans un circuit intégré à semiconducteurs des formes de réalisation suivantes, on a représenté.uniquement des lignes de transmission de signaux associées à la présente
invention, tandis que d'autres circuits ou dispositifs pré-
sents dans l'entourage de ces lignes de transmission de
signaux ont été supprimés.
La figure 2- montre l'agencement des lignes de trans-
mission de signaux dans un circuit intégré à semiconducteurs.
selon une forme de réalisation de la présente invention.
Dans la forme de réalisation de la figure 2, la troisième ligne de transmission de signaux A2, qui est parallèle a la première ligne de transmission de signaux A1, s'étend entre la première ligne de transmission de signaux Al et la seconde ligne de transmission de signaux B.. Des
signaux possédant des phases opposées sont transmis respec-
tivement dans la première ligne de transmission de signaux A1
et dans la troisième ligne de transmission de signaux A2.
Lorsque la ligne de transmission de signaux A1 est disposée à proximité de la ligne de transmission de signaux A2 et lorsque la distance entre la ligne de transmission de signaux A1 et la seconde ligne de transmission de signaux Bo est égale à la distance existant entre la ligne de transmission de signaux A2 et la seconde ligne de transmission de signaux B0 t B = v2BO) des variations de tension ou de courant dans la ligne de transmission de signaux B0 provoquées par un couplage inductif et par un couplage capacitif entre les deux lignes de transmission de signaux A1 et A2 s'annulent réciproquement étant donné que les phases des signaux el et _e des deux lignes de transmission de signaux A1 et A2 sont opposées. Il en résulte que la ligne de transmission de signaux B0 peut être tenue à l'écart de l'influence de la
première ligne de transmission de signaux A1.
La figure 3 montre d'autres formes de réalisation.
Sur les dessins, la troisième ligne de transmission de - signaux A2 transmet un signal -e1 dont la phase est opposée à celle du signal e1 circulant dans la première ligne de transmission de signaux A1. Les lignes de transmission de signaux A1 et A2 s'intersectent réciproquement sous la forme de lignes torsadées et des courants de signal e1 et -e1 dont les phases sont réciproquement opposées, sont introduits dans ces lignes de transmission de signaux A1 et A2. Dans ce cas en réalisant un torsadage des lignes de transmission de signaux, il est possible d'intégrer les deux lignes de transmission de signaux A1 et A2 plus fortement que dans le cas de la forme de réalisation représentée sur la figure 2, et le parasitage électrique dans la ligne de transmission de signaux B peut être maintenu à un niveau beaucoup plus faible. Contrairement à ce qui a été indiqué ci-dessus, on
a également représenté sur la figure 3 une forme de réalisa-
tion utilisée pour le circuit et montrant qu'un courant
intense de signal circule dans la seconde ligne de transmis-
sion de signaux B0 et que cette ligne B0 réalise un parasi-
tage électrique de la première ligne de transmission de signaux A1. En effet par suite de la disposition de la ligne de transmission de signaux A1 et A2 transmettant les signaux e et -el possédant des phases opposées, à proximité
immédiate l'un de l'autre, les influences électriques provo-
quées par un courant de signal intense dans la ligne de transmission de signaux B sont identiques sur les deux
lignes de transmission de signaux A1 et A2. Lorsque les si-
gnaux de sortie des deux lignes de transmission de signaux
A1 et A2 sont appliqués à des bornes d'entrée à deux extré-
mités d'un amplificateur différentiel, le signal de diffé-
rence des composantes de bruit des bornes de sortie de cet amplificateur différentiel devient nul. Par conséquent le bruit peut être éliminé. Cette structure représentée dans cette forme de réalisation est très efficace en particulier lorsqu'un amplificateur différentiel est disposé sur le côté entrée et que des signaux de sortie différentiels sont
extraits sous une forme double.
La figure 4 montre la forme de réalisation dans la-
quelle un amplificateur différentiel 3 est disposé sur le côté réception afin d'empêcher un parasitage électrique ou une diaphonie de la part de la ligne de transmission de signaux B sur un couple de lignes de transmission de signaux A1 et A2, dans le cas o la troisième ligne de transmission de signaux B véhicule un courant de signal e2 possédant une amplitude électrique relativement faible et o le couple des lignes de transmission A1 et A2 véhiculent un couple de courant de signal e1 et -el. Sur la figure, la référence 4 désigne un circuit d'entrée branché dans la ligne de transmission de signaux B. La référence 5 désigne un circuit de sortie monté dans la ligne de transmission de signaux B. La référence 2 représente un amplificateur différentiel
disposé sur le côté entrée du couple des lignes de trans-
mission de signaux A1 et A2.
Le fait de prévoir un amplificateur différentiel 3 sur le côté de réception (le côté de sortie d'un couple de lignes de transmission A1 et A2) permet d'éliminer des
bruits communs au niveau de la borne de sortie de l'amplifi-
cateur différentiel 3, au moyen d'un fonctionnement de l'am-
plificateur différentiel 3 avec réjection en mode commun,
et l'influence électrique exercée par la ligne de transmis-
sion de signaux B sur les lignes de transmission de signaux A1 et A2 peut être maintenue à un niveau beaucoup plus faible. Cette structure représentée sur la figure 4 agit également efficacement dans le cas o l'on veut empêcher des parasitages électriques de la part de lignes de transmission de signaux A1 et A2 dans la ligne de transmission de signaux B.
La figure 5 montre la forme de réalisation dans la-
quelle un croisement de la première ligne de transmission de signaux lui conférant la forme d'une ligne torsadée
fournit un effet plus important que dans la forme de réalisa-
tion représentée sur la figure 4. Sur la figure 5 des chiffres de référence identiques désignent des éléments
identiques à ceux de la figure 4.
Ci-après on va expliciter la structure des lignes
de transmission de signaux A1, A2 et.de la ligne de trans-
mission de signal B, mentionnées précédemment, sur le subs- trat semiconducteur (microplaquette) de la présente invention. 1. Les formes de réalisation dans lesquelles on
utilise un couple dé cables parallèles A1 et A2, qui véhicu-
lent des courants de signal possédant des phases opposées en vue de transmettre le premier signal e1: Comme cela est représenté sur les figures 6 (A) et 6 (B), la ligne de transmission de signaux B destinée à transmettre le second signal e2 et un couple de lignes de
transmission de signaux A1 et A2, qui sont constituées res-
pectivement de films d'aluminium, sont disposés à plat sur le substrat 1 moyennant l'interposition d'un film isolant
(film de SiO2) 6.
La forme de réalisation des figures 7 (A) et 7 (B) montre qu'un couple de lignes de transmission de signaux A1 et A2 en aluminium sont disposAes. suivant des couches
doubles, à savoir une couche supérieure et une couche infé-
rieure, moyennant l'interposition du film isolant intermé-
diaire 7 (par exemple une couche de résine de polyimide).
La seconde ligne de transmission de signaux B est réalisée par une pellicule d'aluminium sur la même face plane que le
film d'aluminium (A2) de la couche inférieure.
Sur les figures 8 (A) et 8 (B), dans le couple de lignes de transmission de signaux A1 et A2 pour les premiers
signaux, la ligne de transmission de signaux A1 est consti-
tuée par une pellicule d'aluminium et l'autre ligne de transmission de signaux A2 est constituée par une couche diffusée semiconductrice 8, dont le type de conduction de l'impureté est différent de celui du substrat et qui est disposée à la surface du substrat semiconducteur 1 au-dessous de la pellicule isolante 6. La ligne de transmission B pour
le second signal e2 est constituée par une pellicule d'alu-
minium sur la même face plane que la ligne de transmission
de signaux A1.
Sur les figures 9 (A) et 9 (B), un couple de lignes de transmission de signaux Ai et A2 constituées par des câbles d'aluminium servant à la transmission des premiers signaux el sont disposées à plat sur la pellicule isolante 6 et une ligne de transmission de signaux B pour le second
signal e2 est constituée par la couche diffusée semiconduc-
trice 9 dont le type de conduction de l'impureté est diffé-
rent de celui du substrat et qui est disposée à la surface du substrat semiconducteur 1, juste au-dessous des-lignes
de transmission de signaux A1 et A2.
Sur les figures 10 (A) et 10 (B), les lignes de transmission de signaux A1 et A2 formées par des pellicules
en aluminium et servant à la transmission des premiers si-
gnaux el sont réalisées sous la forme de couches doubles, comprenant une couche supérieure et une couche inférieure, entre lesquelles est intercalée une pellicule isolante, et
une ligne de transmission de signaux B servant à la trans-
mission des seconds signaux e2 est constituée par la couche diffusée semiconductrice 10, dont le type de conduction de l'impureté est différent de celui du substrat et qui est disposée à la surface du substrat semiconducteur 1 juste
au-dessous des lignes de transmission de signaux A1 et A2.
2. La forme de réalisation utilisant des lignes Ai et A2 à torsadage symétrique, qui véhiculent les courants de signal possédant des phases opposées pour le premier signal el: Les figures il (A), ll (B) et 11 (C) montrent que
dans les lignes de transmission de signaux A1 et A2 trans-
mettant les premiers signaux el, la ligne de transmission de
signaux Ai est constituée par une pellicule d'aluminium dis-
posée sur le substrat moyennant l'interposition d'une pelli-
cule isolante 6, et la ligne de transmission de signaux A2 est constituée par la couche diffusée semiconductrice 8, dont le type de conduction de l'impureté est différent de
celui du substrat et qui est formée sur la surface du subs-
trat semiconducteur au-dessous de la pellicule isolante 6,
et les lignes de transmission de signaux Ai et A2 s'inter-
sectent avec une symétrie de torsadage dans un plan, comme
représenté sur la figure 11 (A). La seconde ligne de trans-
mission de signaux B est constituée par une pellicule
d'aluminium située dans le même plan que la ligne de trans-
mission de signaux A1.
La figure 11 (C) montre une forme de réalisation modifiée de la figure 11 (B). Sur la figure, les lignes de transmission de signaux A1 et A2 pour la transmission des
premiers signaux e sont formées par des pellicules d'alumi-
nium disposées en deux couches, à savoir une couche supérieu-
re et une couche inférieure qui sont isolées l'une de l'au-
tre par une pellicule isolante intermédiaire 7, et les deux lignes de transmission de signaux sont câblées sous forme
torsadée dans un plan, comme représenté sur la figure 11 (A).
Les figures 12 (A) et 12 (B) montrent la structure
suivante.
En effet un couple de lignes de transmission de signaux A1 et A2 servant à véhiculer les premiers signaux est constitué par des pellicules d'aluminium et est câblé
sous une forme torsadée à la surface de la pellicule isolan-
te 6. Au niveau de l'intersection des lignes de transmis-
sion de signaux A1 et A2, une partie de la ligne de trans-
mission de signaux A2 est coupée. Les deux extrémités de cette découpe dans la ligne de transmission de signaux A2 sont raccordées par une couche supérieure d'aluminium 12, qui relie un couple de trous traversants 11 ménagés dans la pellicule isolante intermédiaire 7. Ainsi les lignes de transmission de signaux A1 et A2 s'intersectent en étant
isolées électriquement.
Les figures 13 (A) et 13 (B) montrent la structure
suivante.
En effet un couple de lignes de transmission de signaux A1 et A2 destinéesàvéhiculer les premiers signaux sont réaliséespar des pellicules d'aluminium et sont cablées sous une forme torsadée sur la surface. Au niveau du point d'intersection des lignes de transmission de signaux A1 et A2, une partie d'une ligne de transmission de signaux (par exemple la ligne A2) est coupée. Le long de cette partie interrompue de la ligne de transmission de signaux A2, la
couche à diffusion d'impuretés 13, dont le type de conducti-
vité est différent de celui du substrat, est formée à la
surface du substrat semiconducteur 1. Des parties des pelli-
cules d'aluminium de la ligne de transmission de signaux A2 sont placées en contact avec la couche de diffusion 13 par l'intermédiaire de trous traversants 14 qui sont ménagés
dans la pellicule isolante 6. Ainsi les lignes de transmis-
sion de signaux A1 et A2 s'intersectent en étant réciproque-
ment isolées électriquement.
Conformément à la présente invention décrite à tra-
vers les formes de réalisation mentionnées précédemment, le bruit, qui est produit par un parasitage électrique entre
les lignes de transmission de signaux dans le circuit inté-
gré à semiconducteurs,peut être supprimé grâce à l'utilisa-
tion de deux lignes de transmission de signaux ayant des phases opposées ou bien de lignes de transmission de signaux possédant une configuration à torsadage symétrique, ou bien
en installant un amplificateur différentiel.
Il en résulte que l'on peut obtenir une certaine liberté d'agencement et une conception aisée du circuit et
que la densité d'intégration est accrue.
La présente invention s'applique à des circuits numériques, à des circuits analogiques et à des circuits intégrés à semiconducteurs combinant les circuits mentionnés précédemment.
Claims (6)
1. Circuit intégré à semiconducteurs, du type compor-
tant une première ligne de transmission de signaux (A1)
disposée sur un substrat (1) du circuit intégré à semicon-
ducteurs et transmettant un premier signal, une seconde ligne de transmission de signaux (B., B) disposée sur le substrat (1) et transmettant un second signal, caractérisé en ce qu'il comporte une troisième ligne de transmission de signaux (A2) disposée sur le substrat (1) et transmettant un troisième signal dont la phase est opposée à celle du premier signal de manière à annihiler la diaphonie entre la première ligne de transmission de signaux (A1) et la seconde ligne de transmission de signaux (B., B) au moyen de la diaphonie existant entre la seconde ligne de transmission de signaux (B., B) et la troisième ligne de transmission de
signaux (A2).
2. Circuit intégré à semiconducteurs selon la reven-
dication 1, caractérisé en ce que la distance entre la pre-
mière ligne de transmission de signaux (A1) et la seconde ligne de transmission de signaux (B., B) est essentiellement égale à la distance effective entre la seconde ligne de transmission de signaux (B., B) et la troisième ligne de
transmission de signaux (A3).
3. Circuit intégré à semiconducteurs selon la reven-
dication 2, caractérisé en ce que la première ligne de transmission de signaux (A1) et la troisième ligne de
transmission de signaux (A2) sont formées avec une configu-
ration à torsadage symétrique.
4. Circuit intégré à semiconducteurs selon l'une
quelconque des revendications 1 à 3, caractérisé en ce
qu'il comporte en outre un amplificateur différentiel (3) dont les bornes d'entrée différentielle reçoivent le premier
signal et le troisième signal.
5. Circuit intégré à semiconducteurs selon la reven-
dication 4, caractérisé en ce qu'il comporte en outre d'au-
tres amplificateurs différentiels dont les bornes de sortie
délivrent le premier signal et le troisième signal à la pre-
mière ligne de transmission de signaux (A1> et à la troi-
sième ligne de transmission de signaux (A2).
6. Circuit intégré à semiconducteurs selon la reven-
dication 4, caractérisé en ce que l'amplificateur différen- riel (3) possède un fonctionnement avec réfection en mode
commun par rapport aux bornes d'entrée différentielle.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55159480A JPS5784149A (en) | 1980-11-14 | 1980-11-14 | Semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2498852A1 true FR2498852A1 (fr) | 1982-07-30 |
Family
ID=15694687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8119920A Withdrawn FR2498852A1 (fr) | 1980-11-14 | 1981-10-23 | Circuit integre a semiconducteurs applique notamment a la suppression de la diaphonie entre des lignes de transmission de signaux |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPS5784149A (fr) |
| DE (1) | DE3145039A1 (fr) |
| FR (1) | FR2498852A1 (fr) |
| GB (1) | GB2089122A (fr) |
| IT (1) | IT1140065B (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4815127A (en) * | 1987-03-24 | 1989-03-21 | Kabushiki Kaisha Toshiba | Communication system using unbalanced communication paths |
| ES2147495A1 (es) * | 1997-07-30 | 2000-09-01 | Mecanismos Aux Ind | Metodo para la mejora de las caracteristicas de compatibilidad electromagnetica en sistemas de comunicacion diferencial. |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4514749A (en) * | 1983-01-18 | 1985-04-30 | At&T Bell Laboratories | VLSI Chip with ground shielding |
| JPS59231852A (ja) * | 1983-06-15 | 1984-12-26 | Hitachi Ltd | 半導体装置 |
| JPS60175470A (ja) * | 1984-02-21 | 1985-09-09 | Agency Of Ind Science & Technol | ジヨセフソン集積回路 |
| JPS60254635A (ja) * | 1984-05-30 | 1985-12-16 | Fujitsu Ltd | 集積回路装置 |
| JPS60254489A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体記憶装置 |
| JPS62174943A (ja) * | 1986-01-29 | 1987-07-31 | Hitachi Ltd | 回路装置 |
| JPH0625015Y2 (ja) * | 1986-06-13 | 1994-06-29 | シャープ株式会社 | 半導体装置 |
| JPS63141A (ja) * | 1986-06-19 | 1988-01-05 | Fujitsu Ltd | 半導体記憶装置 |
| JPS6366792A (ja) * | 1986-06-27 | 1988-03-25 | テキサス インスツルメンツ インコ−ポレイテツド | 半導体メモリ−用の交差接続した相補的ビット・ライン |
| US5014110A (en) * | 1988-06-03 | 1991-05-07 | Mitsubishi Denki Kabushiki Kaisha | Wiring structures for semiconductor memory device |
| US5005212A (en) * | 1989-12-12 | 1991-04-02 | At&T Bell Laboratories | Interference suppression in optical communication systems |
| DE59204477D1 (de) * | 1991-08-01 | 1996-01-11 | Siemens Ag | Steckverbindung für Computernetze im Hausbereich. |
| US5226835A (en) * | 1992-08-06 | 1993-07-13 | At&T Bell Laboratories | Patch plug for cross-connect equipment |
| US5432484A (en) * | 1992-08-20 | 1995-07-11 | Hubbell Incorporated | Connector for communication systems with cancelled crosstalk |
| US5414393A (en) * | 1992-08-20 | 1995-05-09 | Hubbell Incorporated | Telecommunication connector with feedback |
| GB2284511B (en) * | 1992-08-24 | 1996-12-04 | British Telecomm | Apparatus for crosstalk cancellation in data connectors |
| GB2270422B (en) * | 1992-09-04 | 1996-04-17 | Pressac Ltd | Method and apparatus for cross talk cancellation |
| US5295869A (en) | 1992-12-18 | 1994-03-22 | The Siemon Company | Electrically balanced connector assembly |
| JP3283984B2 (ja) * | 1993-12-28 | 2002-05-20 | 株式会社東芝 | 半導体集積回路装置 |
| US5618185A (en) * | 1995-03-15 | 1997-04-08 | Hubbell Incorporated | Crosstalk noise reduction connector for telecommunication system |
| JPH09326610A (ja) * | 1996-06-06 | 1997-12-16 | Mitsubishi Electric Corp | マイクロ波集積回路 |
| US5994946A (en) * | 1996-10-31 | 1999-11-30 | Metaflow Technologies, Inc. | Alternating inverters for capacitive coupling reduction in transmission lines |
| US5931703A (en) * | 1997-02-04 | 1999-08-03 | Hubbell Incorporated | Low crosstalk noise connector for telecommunication systems |
| US5944535A (en) * | 1997-02-04 | 1999-08-31 | Hubbell Incorporated | Interface panel system for networks |
| DE19809570C2 (de) * | 1998-03-05 | 2000-02-17 | Siemens Ag | Signalverbindung |
| US7515074B2 (en) * | 2002-09-13 | 2009-04-07 | Nxp B.V. | Coding information in integrated circuits |
| JP4817354B2 (ja) * | 2004-11-05 | 2011-11-16 | ローム株式会社 | 半導体チップ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539073B2 (fr) * | 1974-12-25 | 1980-10-08 |
-
1980
- 1980-11-14 JP JP55159480A patent/JPS5784149A/ja active Pending
-
1981
- 1981-10-15 GB GB813171A patent/GB2089122A/en not_active Withdrawn
- 1981-10-23 FR FR8119920A patent/FR2498852A1/fr not_active Withdrawn
- 1981-11-10 IT IT24940/81A patent/IT1140065B/it active
- 1981-11-12 DE DE19813145039 patent/DE3145039A1/de not_active Withdrawn
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 21, no. 12, mai 1979, Armonk (US) * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4815127A (en) * | 1987-03-24 | 1989-03-21 | Kabushiki Kaisha Toshiba | Communication system using unbalanced communication paths |
| ES2147495A1 (es) * | 1997-07-30 | 2000-09-01 | Mecanismos Aux Ind | Metodo para la mejora de las caracteristicas de compatibilidad electromagnetica en sistemas de comunicacion diferencial. |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5784149A (en) | 1982-05-26 |
| IT1140065B (it) | 1986-09-24 |
| IT8124940A0 (it) | 1981-11-10 |
| DE3145039A1 (de) | 1982-09-16 |
| GB2089122A (en) | 1982-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2498852A1 (fr) | Circuit integre a semiconducteurs applique notamment a la suppression de la diaphonie entre des lignes de transmission de signaux | |
| FR2609841A1 (fr) | Dispositif de circuit integre a semi-conducteurs | |
| FR2700416A1 (fr) | Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage. | |
| FR2744835A1 (fr) | Circuit integre de puissance haute tension avec fonctionnement a decalage de niveau et sans traversee metallique | |
| FR2404990A1 (fr) | Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation | |
| FR2550009A1 (fr) | Boitier de composant electronique muni d'un condensateur | |
| FR2735324A1 (fr) | Carte de cablage stratifiee | |
| FR2974969A1 (fr) | Dispositif d'interconnexion electrique d'au moins un composant electronique avec une alimentation electrique comprenant des moyens de diminution d'une inductance de boucle entre des premiere et deuxieme bornes | |
| FR2769131A1 (fr) | Dispositif semi-conducteur a deux plots de connexion de masse relies a une patte de connexion de masse et procede pour tester un tel dispositif | |
| FR2515897A1 (fr) | Amplificateur radiofrequence a transistors a effet de champ | |
| FR2530390A1 (fr) | Montage darlington de transistors | |
| EP1231615A1 (fr) | Structure d'inductance intégrée | |
| FR2810450A1 (fr) | Element a semiconducteur de puissance comportant des diodes de detection de temperature et des diodes d'absorption d'electricite statique et dispositif a semiconducteur comportant cet element | |
| EP0053526B1 (fr) | Commutateur à commande par impulsions en ouverture et en fermeture, et son intégration | |
| EP0561721B1 (fr) | Interrupteur de tension alternative | |
| FR2503933A1 (fr) | Circuit integre comprenant un reseau de transistors | |
| FR2585202A1 (fr) | Element pilote pour charges inductives | |
| FR2768852A1 (fr) | Realisation d'un condensateur intermetallique | |
| FR3099632A1 (fr) | Composant électronique comprenant au moins deux condensateurs | |
| FR2482369A1 (fr) | Dispositif a transistor bipolaire comportant des sous-transistors munis chacun d'une resistance serie d'emetteur | |
| EP1516201B1 (fr) | Structure d'entre pour echographie a ultrasons | |
| EP2469711A1 (fr) | Dispositif de commutation électrique, notamment pour la commutation de forts courants électriques | |
| EP3641509B1 (fr) | Carte electronique comprenant un pont de redressement | |
| EP3288185B1 (fr) | Appareil de commutation électrique comportant un dispositif d'interconnexion électrique amélioré | |
| FR2745931A1 (fr) | Carte a puce |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |