FR2535110A1 - Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides - Google Patents

Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides Download PDF

Info

Publication number
FR2535110A1
FR2535110A1 FR8217549A FR8217549A FR2535110A1 FR 2535110 A1 FR2535110 A1 FR 2535110A1 FR 8217549 A FR8217549 A FR 8217549A FR 8217549 A FR8217549 A FR 8217549A FR 2535110 A1 FR2535110 A1 FR 2535110A1
Authority
FR
France
Prior art keywords
substrate
recess
wiring
intermediary
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8217549A
Other languages
English (en)
Other versions
FR2535110B1 (fr
Inventor
Jacques Joseph Michel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Radiotechnique Compelec RTC SA
Original Assignee
Radiotechnique Compelec RTC SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Radiotechnique Compelec RTC SA filed Critical Radiotechnique Compelec RTC SA
Priority to FR8217549A priority Critical patent/FR2535110B1/fr
Publication of FR2535110A1 publication Critical patent/FR2535110A1/fr
Application granted granted Critical
Publication of FR2535110B1 publication Critical patent/FR2535110B1/fr
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

ENCAPSULATION DES COMPOSANTS SEMI-CONDUCTEURS NUS. PROCEDE D'ENCAPSULATION D'UN COMPOSANT SEMI-CONDUCTEUR NU 11 COMPORTANT DES BORNES DE SORTIE 21, 22 DESTINEES A ETRE CONNECTEES ELECTRIQUEMENT A DES PISTES METALLISEES 31, 32 DEPOSEES SUR UN SUBSTRAT ISOLANT 13, CARACTERISE EN CE QU'ON PRATIQUE DANS LE SUBSTRAT ISOLANT 13 UN EVIDEMENT 14 DONT LES DIMENSIONS SONT PREVUES POUR RECEVOIR LE COMPOSANT SEMI-CONDUCTEUR NU 11, ON SOUDE ENSUITE LES BORNES DE SORTIE 21, 22 A DES PILIERS CONDUCTEURS 41, 42 DEPOSES SUR UN INTERMEDIAIRE DE CABLAGE 15 DESTINE A RECOUVRIRLEDIT EVIDEMENT 14 SUR UNE SURFACE PLUS GRANDE QUE CELLE DE L'EVIDEMENT LUI-MEME, LES PILIERS CONDUCTEURS 41, 42 ETANT PROLONGES VERS LA PERIPHERIE DE L'INTERMEDIAIRE DE CABLAGE 15 PAR DES PLAGES METALLIQUES 51, 52, ET EN CE QUE, CES PLAGES METALLIQUES ETANT PLACEES EN REGARD DES PISTES METALLISEES DU SUBSTRAT, ON REALISE UN CONTACT ELECTRIQUE 61, 62 ENTRE LES PLAGES METALLIQUES ET LES PISTES METALLISEES ET QU'ON FIXE HERMETIQUEMENT L'INTERMEDIAIRE DE CABLAGE 15 SUR LA PREMIERE FACE 12 DU SUBSTRAT ISOLANT 13 PAR UN CORDON 16 DE COLLE EPOXY ETANCHE. APPLICATION AUX CIRCUITS INTEGRES RAPIDES FONCTIONNANT DANS LE DOMAINE DES HYPERFREQUENCES.

Description

"PROCEDE D'ENCAPSULATION D'UN COMPOSANT SEMICONDUCTEUR DANS
UN CIRCUIT ELECTRONIQUE REALISE SUR SUBSTRAT ET APPLICATION
AUX CIRCUITS INTEGRES RAPIDES."
La présente invention concerne un procede d'encap- sulation d'un composant semiconducteur nu comportant au moins une électrode munie d'au moins une borne de sortie destinée à être connectée électriquement à une piste métallisée déposée sur une première face d'un substrat isolant. Elle concerne également une application du procédé d'encapsulation selon l'invention à des circuits intégrés rapides fonctionnant à une fréquence supérieure à 1 GHz.
L'invention trouve une application particulièrement avantageuse dans a reallsatlon en hyperfréquence de circuits analogiques tels que les amplificateurs ou de circuits digitaux comme les diviseurs de fréquence.
Dans les circuits électroniques connus réalisés sur n substrat iso :.3nt lc 5 es composants semiconducteurs nus so:t généralement disposés directement sur la première face dudit substrat isolant Les bornes de sortie des électrodes des composants sont ensuite conectées par fils aux pistes métallisées du circuit et, ainsi, aux autres composants actifs ou passifs.
Cette technologie connue présente cependant plusieurs inconvénients. D'une part, elle n'assure pas l'encapsulation des composants semiconducteurs nus qui se trouvent alors exposés à des dégradations mécaniques ou chimiques extérieures. D'autre part, le cablage par fils est une opération délicate et coûteuse qui ne garantit pas toujours une bonne reproductibilité des connexions electriques, avec la conséquence que les impédances parasites introduites par les fils sont mal connues et aléatoires. Ce dernier inconvénient est particulièrement néfaste dans le cas, par exemple, où des circuits intégrés rapides travaillant en hyperfréquence à plus de I GHz, doivent être reliés à des lignes d'impédance caractéristique bien définie, souvent prise égale a 50 Ohms.
Le but de la présente invention est de remédier à ces inconvénients en proposant un procédé d'encapsulation permettant à la fois de protéger le composant semiconducteur nu et de réaliser une connexion électrique reproductible et exempte d'impédances parasites entre la borne de sortie du composant et la piste métallisée du substrat.
En effet, selon la présente invention, un procédé d'encapsulation d'un composant semiconducteur nu comportant au moins une électrode munie au moins d'une borne de sortie destinee à être connectée électriquement à une piste métallisée déposée sur une première face d'un substrat isolant, est notamment remarquable en ce qu'on pratique dans le substrat isolant, du côté de la première face, un évidement dont les dimensions sont prévues pour recevoir le composant semiconducteur nu, on soude ensuite ladite borne de sortie à un pilier conducteur déposé sur un intermédiaire de cablage constitué par une plaquette d'un matériau diélectrique, plaquette destinée à recouvrir ledit évidement sur une surface plus grande que celle de l'évidement lui-même, le pilier conducteur étant prolongé vers la périphériesde l'intermédiaire de cablage par une plage métallique, et en ce que, cette plage métallique étant placée en regar,d de la piste métallisée du substrat, on réalise un contact électrique entre la plage métallique et la piste métallisée tandis qu'on fixe hermétiquement la plaquette sur la premitre face du substrat isolant.
Ainsi, le composant semiconducteur nu se trouve comple- tement isolé à l'intérieur de l'évidement, lui-même hermétiquement fermé par la plaquette de 11 intermédiaire de cablage. D'autre part, le cablage par fils est remplacé par des contacts électriques ponctuels entre la borne de sortie du composant et le pilier conducteur, puis entre la plage métallique de la plaquette et la piste métallisée du substrat, d'où des connexions électriques reproductibles et pratique ment dépourvues d'éléments parasites.
La description qui va suivre en regard des dessins annexés, donnés à titre d'exemples non limitatifs, fera bien comprendre en quoi consiste l'invention et comment elle peut être réalisée.
La figure 1 est une vue de dessus d'un circuit électronique réalisé sur substrat.
La figure 2 est une vue de dessous d'un intermédiaire de cablage muni d'un circuit intégré.
La figure 3 est une vue en coupe du circuit de la figure 1 et de l t intermédiaire de cablage de la figure 2 assemblés selon l'invention.
L'ensemble des figures 1, 2 et 3 décrit un procédé d'encapsulation d'un composant semiconducteur nu 11 qui, dans le cas des figures 1, 2 et 3, comporte cinq électrodes correspondant â l'entrée E du composant, à la sortie S du composant, â la polarisation positive, à la polarisation négative et & la masse. Chacune des électrodes est munie d'une borne de sortie, respectivement les bornes 21, 22, 23, 24, 25. Chaque borne de sortie est destinée à être connectée à une piste métallisée, respectivement les pistes 31, 32.,. 33, 34, 35, déposée sur une première face 12 d'un substrat isolant 13, en alumine par exemple.Conformément au procédé selon l'invention, on pratique dans le substrat 13, du coté de la première face 12, un évidement 14 dont les dimensions sont prévues pour recevoir le composant semiconducteur nu 11. On soude ensuite les bornes de sortie 21, 22, 23, 24, 25 respectivement à des piliers conducteurs 41, 42, 43, 44, 45 déposés sur un intermédiaire de cablage 15 constitué par une plaquette d'un matériau isolant qui peut également être de l'alumine. La technique de cablage utilisant un substrat intermédiaire et des piliers conducteurs est décrite notamment dans la demande de brevet français n0 82 OS 551. La plaquette 15 est destinée à recouvrir ledit évidement 14 sur une surface plus grande que celle de l'évi- dement lui-même.Par ailleurs, les piliers conducteurs 41, 42, 43, 44, 45 sont prolongés vers la périphérie de l'intermédiaire de cablage 15 par des plages métalliques 51, 52, 53, 54, 55. Ces plages métalliques étant placées en regard des pistes métallisées du substrat, on réalise alors un contact électrique entre chaque plage métallique et la piste métallisée correspondante a' l'aide, par exemple, de colle époxy conductrice déposée localement en 61, 62, 63, 64, 65, 66 par des techniques usuelles de sérigraphie ou d'application au tampon, tandis qu'on fixe hermétiquement la plaquette 15 sur la première face 12 du substrat isolant 13 par un cordon continu 16 de colle epoxy isolante et étanche, sérigraphiée par exemple.
On obtient ainsi une encapsulation complète du composant semiconducteur nu qui à l'intérieur de l'évidement 14 hermétiquement fermé, se trouve à l'abri des chocs directs et des agressifs chimiques. D'autre part, l'absence de fils de connexion, remplacés par des contacts ponctuels, élimine les impédances parasites particulièrement néfastes lorsque le circuit fonctionne dans la gamme des hyperfréquences.
Comme on peut le voir à la figure 3, afin d'améliorer l'évacuation de la chaleur dissipée par le composant semiconducteur nu 11, on remplit l'évidement 14 avec une résine époxy 70, isolante électriquement et conductrice thermiquement.
Dans une application avantageuse de l'invention, le composant semiconducteur nu 11 est un circuit intégré rapide fonctionnant à une fréquence supérieure à 1 GHz, par exemple un amplificateur ou encore un diviseur de fréquence.
Dans ce cas, les pistes métallisées 31, et 32 du substrat 13 sont généralement des lignes d'impédance caractéristique 50
Ohms; il est alors prévu que les plages métalliques 51 et 52 correspondantes de la plaquette 15 sont également des lignes d'impédance caractéristique 50 ohms de façon a assurer la continuité de l'adaptation du circuit.
Dans un mode d'exécution préférentiel de l'invention, le circuit sur le substrat 13 est réalisé en lignes coplanaires par sérigraphie, les lignes d'alimentation étant découplées par condensateur.

Claims (5)

REVENDICATIONS:
1. Procédé d'encapsulation d'un composant semiconducteur nu (ll) comportant au .noirs une électrode munie d'au moins une borne de sortie (21,22,23,24,25) destinée à être connectée électriquement à une piste métallisée (31,32,33,34, 35) déposée sur une première face (12) d'un substrat isolant (13), caractérisé en ce qu'on pratique dans le substrat isolant (13), du côté de la première face (12) un évidement (14) dont les dimensions sont prévues pour recevoir le composant semiconducteur nu (11), on soude ensuite ladite borne de sortie (21,22,23,24,25) à un pilier conducteur (41,42,43,44,45) déposé sur un intermédiaire de cablage (15) constitué par une plaquette d'un matériau isolant, plaquette destinée à recouvrir ledit évidement (14) sur une surface plus grande que celle de l'évidement lui-même, le pilier conducteur (41,42,43,44,45) étant prolongé vers la périphérie de l'intermédiaire de cablage (15) par une plage métallique (51,52,53,54,55), et en ce que, cette plage métallique étant placée en regard de la piste métallisée du substrat, on réalise un contact électrique entre la plage métallique et la piste métallisée et qu'on fixe hermétiquement la plaquette (15) sur la première face (12) du substrat isolant (13).
2. Procédé d'encapsulation selon la revendication 1, caractérisé en ce qu'on réalise le contact électrique entre la plage métallique (51,52,53,54,55) de l'intermédiaire de cablage (15) et la piste métallisée (31,32,33,34,35) du substrat (13) à l'aide de colle époxy conductrice.
3. Procédé d'encapsulation selon l'une des revendications 1 ou 2, caractérisé en ce qu'on fixe la plaquette (1S) sur la première face (12) du substrat isolant (13) à l'aide de colle époxy isolante étanche.
4. Procédé d'encapsulation selon l'une des revendications 1 à 3, caractérisé en ce qu'on remplit l'évidement (14) avec une résine époxy (70), isolante électriquement et conductrice thermiquement.
5. Application du procédé d'encapsulation selon l'une quelconque des revendications 1 à 4 à des circuits intégrés rapides (11) fonctionnant à une fréquence supérieure à 1 GHz, caractérisée en ce que, ladite piste métallisée (31,32) du substrat (13) étant une ligne d'impédance caractéristique 50 ohms, la plage métallique (51,52) correspondante de la plaquette (15) est également une ligne d'lmpéo dance caractéristique 50 ohms.
FR8217549A 1982-10-20 1982-10-20 Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides Expired FR2535110B1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR8217549A FR2535110B1 (fr) 1982-10-20 1982-10-20 Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8217549A FR2535110B1 (fr) 1982-10-20 1982-10-20 Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides

Publications (2)

Publication Number Publication Date
FR2535110A1 true FR2535110A1 (fr) 1984-04-27
FR2535110B1 FR2535110B1 (fr) 1986-07-25

Family

ID=9278421

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8217549A Expired FR2535110B1 (fr) 1982-10-20 1982-10-20 Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides

Country Status (1)

Country Link
FR (1) FR2535110B1 (fr)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148083A2 (fr) * 1983-12-23 1985-07-10 Fujitsu Limited Dispositif semi-conducteur à circuit intégré à vitesse ultra-rapide ayant un support de connexion à multi-couche
EP0219659A1 (fr) * 1985-09-27 1987-04-29 Licentia Patent-Verwaltungs-GmbH Procédé pour la fabrication d'un contact à adhesion
EP0226050A1 (fr) * 1985-12-11 1987-06-24 Licentia Patent-Verwaltungs-GmbH Procédé de montage d'un circuit intégré sur un substrat
FR2596608A1 (fr) * 1986-03-25 1987-10-02 Western Digital Corp Structure de montage et de protection mecanique pour une puce de circuit integre
EP0484032A2 (fr) * 1990-10-29 1992-05-06 Hewlett-Packard Company Micro-plaquette comprenant un élément électrique dans une vavité scellée
US5198886A (en) * 1990-01-23 1993-03-30 U.S. Philips Corp. Semiconductor device having a clamping support
EP0729180A2 (fr) * 1995-02-24 1996-08-28 AT&T Corp. Empaquetage de modules à multi-puces sans interconnexion à fil
WO2002071471A2 (fr) * 2001-02-26 2002-09-12 Saturn Electronics & Engineering, Inc. Assemblage puce a bosse sans trace et procede correspondant

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1534329A (fr) * 1966-08-16 1968-07-26 Signetics Corp Procédé de montage de circuits intégrés
US3786375A (en) * 1970-04-27 1974-01-15 Hitachi Ltd Package for mounting semiconductor device in microstrip line
FR2438339A1 (fr) * 1978-10-05 1980-04-30 Suisse Horlogerie Liaison electrique d'un circuit integre
FR2498814A1 (fr) * 1981-01-26 1982-07-30 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1534329A (fr) * 1966-08-16 1968-07-26 Signetics Corp Procédé de montage de circuits intégrés
US3786375A (en) * 1970-04-27 1974-01-15 Hitachi Ltd Package for mounting semiconductor device in microstrip line
FR2438339A1 (fr) * 1978-10-05 1980-04-30 Suisse Horlogerie Liaison electrique d'un circuit integre
FR2498814A1 (fr) * 1981-01-26 1982-07-30 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 20, no. 10, mars 1978, NEW YORK (US) *
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 25, no. 4, septembre 1982, NEW YORK (US) *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0148083A3 (en) * 1983-12-23 1986-10-08 Fujitsu Limited Ultra-high speed semiconductor integrated circuit device having a multi-layered wiring board
US4751482A (en) * 1983-12-23 1988-06-14 Fujitsu Limited Semiconductor integrated circuit device having a multi-layered wiring board for ultra high speed connection
EP0148083A2 (fr) * 1983-12-23 1985-07-10 Fujitsu Limited Dispositif semi-conducteur à circuit intégré à vitesse ultra-rapide ayant un support de connexion à multi-couche
EP0219659A1 (fr) * 1985-09-27 1987-04-29 Licentia Patent-Verwaltungs-GmbH Procédé pour la fabrication d'un contact à adhesion
US4729165A (en) * 1985-09-27 1988-03-08 Licentia Patent-Verwaltungs Gmbh Method of applying an integrated circuit on a substrate having an electrically conductive run
EP0226050A1 (fr) * 1985-12-11 1987-06-24 Licentia Patent-Verwaltungs-GmbH Procédé de montage d'un circuit intégré sur un substrat
FR2596608A1 (fr) * 1986-03-25 1987-10-02 Western Digital Corp Structure de montage et de protection mecanique pour une puce de circuit integre
US4843188A (en) * 1986-03-25 1989-06-27 Western Digital Corporation Integrated circuit chip mounting and packaging assembly
US5198886A (en) * 1990-01-23 1993-03-30 U.S. Philips Corp. Semiconductor device having a clamping support
EP0484032A2 (fr) * 1990-10-29 1992-05-06 Hewlett-Packard Company Micro-plaquette comprenant un élément électrique dans une vavité scellée
EP0484032A3 (en) * 1990-10-29 1992-12-23 Hewlett-Packard Company Microchip with electrical element in sealed cavity
US5490628A (en) * 1990-10-29 1996-02-13 Hewlett-Packard Company Microchip assembly with electrical element in sealed cavity
EP0729180A2 (fr) * 1995-02-24 1996-08-28 AT&T Corp. Empaquetage de modules à multi-puces sans interconnexion à fil
EP0729180A3 (fr) * 1995-02-24 1998-11-11 AT&T Corp. Empaquetage de modules à multi-puces sans interconnexion à fil
WO2002071471A2 (fr) * 2001-02-26 2002-09-12 Saturn Electronics & Engineering, Inc. Assemblage puce a bosse sans trace et procede correspondant
US6571468B1 (en) 2001-02-26 2003-06-03 Saturn Electronics & Engineering, Inc. Traceless flip chip assembly and method
WO2002071471A3 (fr) * 2001-02-26 2003-10-30 Saturn Electronics & Eng Inc Assemblage puce a bosse sans trace et procede correspondant
US6846701B2 (en) 2001-02-26 2005-01-25 Saturn Electronics & Engineering, Inc. Traceless flip chip assembly and method

Also Published As

Publication number Publication date
FR2535110B1 (fr) 1986-07-25

Similar Documents

Publication Publication Date Title
EP0228953B1 (fr) Boîtier d'encapsulation d'un circuit électronique
EP0133125B1 (fr) Boîtier de composant électronique muni d'un condensateur
US4953001A (en) Semiconductor device package and packaging method
EP0308296B1 (fr) Circuit imprimé équipé d'un drain thermique
FR2524712A1 (fr) Circuit hyperfrequence a condensateur integre et application a un circuit d'alimentation
FR2609841A1 (fr) Dispositif de circuit integre a semi-conducteurs
EP0156146B1 (fr) Oscillateur piézo-électrique
EP0310463A1 (fr) Boîtier pour circuit intégré de haute densité
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2521780A1 (fr) Dispositif a circuit integre presentant un moyen d'amortissement interne des signaux transitoires vis-a-vis de plusieurs sources d'alimentation electrique
FR2869499A1 (fr) Cadre de blindage pour un ensemble de protection vis-a-vis des frequences radio
EP0108098A1 (fr) Dispositif de protection d'un dispositif electronique contre les tensions engendrees par un champ electromagnetique
FR2535110A1 (fr) Procede d'encapsulation d'un composant semi-conducteur dans un circuit electronique realise sur substrat et application aux circuits integres rapides
EP0429037A1 (fr) Blindage pour circuit radiofréquence
FR2565030A1 (fr) Structure de metallisations de reprise de contacts d'un dispositif semi-conducteur et dispositif dote d'une telle structure
FR2693031A1 (fr) Dispositif à semiconducteurs, substrat et cadre de montage pour ce dispositif.
FR2618944A1 (fr) Dispositif a semi-conducteur encapsule dans un boitier comprenant un support metallique et un corps en resine synthetique
EP0346206A1 (fr) Connecteur actif pour carte de circuits imprimés
FR2629271A1 (fr) Dispositif d'interconnexion et de protection d'une pastille nue de composant hyperfrequence
FR2587844A1 (fr) Circuit hyperfrequence a faibles capacites parasites
FR2620275A1 (fr) Boitier pour le montage en surface d'un composant fonctionnant en hyperfrequences
EP0030168B1 (fr) Dispositif de mise en parallèle de transistors de puissance en très haute fréquence
EP0983616B1 (fr) Procede et dispositif pour connecter deux elements millimetriques
EP0287010A1 (fr) Oscillateur à resonateur diélectrique et accord électronique de fréquence par varactor, notamment dans la gamme des 22 GHz
JP2004281496A (ja) ガンダイオード発振器

Legal Events

Date Code Title Description
ST Notification of lapse