DE19723203A1 - Halbleiterbauteil in Chipgröße und Verfahren zum Herstellen desselben - Google Patents

Halbleiterbauteil in Chipgröße und Verfahren zum Herstellen desselben

Info

Publication number
DE19723203A1
DE19723203A1 DE19723203A DE19723203A DE19723203A1 DE 19723203 A1 DE19723203 A1 DE 19723203A1 DE 19723203 A DE19723203 A DE 19723203A DE 19723203 A DE19723203 A DE 19723203A DE 19723203 A1 DE19723203 A1 DE 19723203A1
Authority
DE
Germany
Prior art keywords
chip
conductive wires
semiconductor
conductive
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19723203A
Other languages
English (en)
Other versions
DE19723203B4 (de
Inventor
Joung Ha You
Ki Bon Cha
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19723203A1 publication Critical patent/DE19723203A1/de
Application granted granted Critical
Publication of DE19723203B4 publication Critical patent/DE19723203B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauteil in Chipgröße (im folgenden auch Chipgrößen-Halbleiterbauteil genannt) und ein Herstellungsverfahren für dasselbe und insbe­ sondere auf ein verbessertes Chipgrößen-Halbleiterbauteil und dessen Herstellungsverfahren, wobei die Größe des Halbleiter­ bauteiles nahezu auf die Größe eines Halbleiterchips minimiert werden kann, das Vorsehen von zahlreichen Stiften zum Ausbilden der kürzest möglichen elektrischen Strecke zum Übertragen eines elektrischen Signales zwischen einem Chipkissen und der Außen­ seite erleichtert ist und daher elektrische Eigenschaften ver­ bessert sind.
Bei dem Aufbau des herkömmlichen Halbleiterbauteiles ist ein Halbleiterchip fest auf eine Unterlage eines Leiterrahmens ge­ bondet bzw. mit dieser verbunden, die Kissen des Halbleiterchips und interner Leitungen sind weiterhin elektrisch mit leitenden Drähten verbunden, und die gesamte Struktur ist dann in ein Form­ harz eingeschlossen. Schließlich werden die externen Leiter ge­ formt, um abhängig von dem beabsichtigten Gebrauch eine vorbe­ stimmte Gestalt zu haben.
Fig. 1 ist eine Schnittdarstellung, die den Aufbau eines SOJ-(kleiner Umriß mit J-Leiter)Halbleiterbauteiles zeigt, bei dem die externen Leiter so gestaltet sind, daß sie die Form des Buchstabens "J" haben. Wie in dieser Figur dargestellt sind, sind interne Leiter 3 eines Leiterrahmens auf einen Halbleiterchip unter Verwendung der Stärke eines Haftbandes 2 gebondet bzw. angebracht, und in der Mitte der Oberseite des Halbleiterchips gebildete Chipkissen 6 sind mit den internen Leitern 3 über leitende Drähte 4 durch ein Ultraschall-Thermokompressionsbonden verbunden. Dann werden der Halbleiterchip 1 und die internen Leiter 3 mit Ausnahme der externen Leiter 7 durch ein Formharz 6 umgeben und geformt, und anschließend werden die externen Lei­ ter 7 abhängig von dem Zweck des Benutzers ausgestaltet. Die externen Leiter in Fig. 1 sind als "J"-Leiter gestaltet.
Jedoch hat das herkömmliche Halbleiterbauteil den Aufbau, daß ein elektrisches Signal von den Chipkissen 6, die auf dem Halblei­ terchip ausgebildet sind, zu der Außenseite des Halbleiterbau­ teiles mittels des Leiterrahmens übertragen wird. Da die Abmes­ sung des Bauteiles dazu neigt, relativ groß im Vergleich mit der Abmessung des Halbleiterchips zu werden und folglich die elek­ trische Strecke von den Halbleiterkissen zu den externen Leitern größer wird, nehmen die elektrischen Eigenschaften ab, und das Vorsehen eines Halbleiterbauteiles mit zahlreichen Stiften ist schwierig zu erzielen.
Um daher die Nachteile des obigen herkömmlichen Halbleiterbau­ teiles, das den Leiterrahmen verwendet, zu überwinden, wurden zahlreiche Arten von Halbleiterbauteilen entwickelt, und ein Chipgrößen-Halbleiterbauteil ist eines von diesen.
Fig. 1 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes PMEB-Typ-(in Kunststoff geformtes und mit er­ streckten Kontaktwarzen versehenes) Chipabmessungs-Halbleiter­ bauteil zeigt. Wie in dieser Figur dargestellt ist, ist ein Metallverdrahtungsmuster 13 gebildet, um eine Vielzahl von auf dem Halbleiterchip 11 ausgebildeten Chipkissen 12 mit internen Kontaktwarzen-Bondkissen 17 zu verbinden, und auf den internen Kontaktwarzen-Bondkissen 17 sind leitende interne Kontaktwar­ zen 16 gebondet, auf deren Oberseiten (nicht gezeigte) Bänder verbunden sind. Dann wird der Halbleiterchip 11 mit einem Formharz 14 umgeben und eingeformt, und durch Entfernen der Bän­ der werden die Oberseiten der internen Kontaktwarzen 16 freigelegt. Eine Lötpaste wird auf die internen Kontaktwarzen 16 auf­ getragen, leitende externe Lotkugeln 15 werden darauf aufge­ bracht, und die externen Kugeln 15 sowie die internen Kontakt­ warzen 16 werden mittels eines Infrarot-Rückflußprozesses gebon­ det, was zu einem vervollständigten PMEB-Typ-Chipabmessungs- Halbleiterbauteil führt, dessen Beschreibung in "SEMICON JAPAN, ′94 SYMPOSIUM", abgehalten von MITSUBISHI-Corporation, veröffent­ licht wurde.
Fig. 3 ist eine Schnittdarstellung einer Kontaktwarzenelektrode in Fig. 2. Nunmehr wird das herkömmliche PMEB-Typ-Chipgrößen- Halbleiterbauteil in Einzelheiten erläutert.
Wie in Fig. 3 dargestellt ist, sind die Chipkissen 12 auf der Oberseite des Halbleiterchips 11 gebildet, ein Passivierungs­ film 18 zum Schützen des Chips ist auf dem Halbleiterchip 11 mit Ausnahme der Oberseite der Chipkissen 12 vorgesehen, und ein metallisches Verdrahtungsmuster 13 wird auf dem Chippassivie­ rungsfilm 18 gebildet, wobei ein Ende des Metall-Verdrahtungs­ musters 13 mit den Chipkissen 12 verbunden ist und das andere Ende 13 hiervon an die internen Kontaktwarzen-Bondkissen 17 ange­ schlossen ist. Ein Polyimidfilm 10 wird auf den obigen Aufbau mit Ausnahme der internen Kontaktwarzen-Verbindungskissen 17 gebil­ det, und die internen Kissen 16 werden auf die so freiliegenden internen Kontaktwarzen-Verbindungskissen 17 mittels eines Lot- Haftmittels 20, das aus Pb oder Sn aufgebaut ist, verbunden. Dann schließt das Formharz 14 den Halbleiterchip 11 ein, indem der­ selbe auf der gesamten Oberfläche des obigen Aufbaues mit Aus­ nahme der Oberseite der internen Kontaktwarzen 16 umgeben wird, und externe Kugeln 15 werden auf die internen Kontaktwarzen 16 gebondet bzw. mit diesen verbunden, um den gesamten Prozeß abzu­ schließen.
Wie oben beschrieben ist, ist bei dem Aufbau des PMEB-Typ-Chip­ größen-Halbleiterbauteiles, das in der Zeitschrift "SEMICON JAPAN ′94 SYMPOSIUM" (2. Dez. 1994) durch MITSUBISHI-Corporation in Japan veröffentlicht ist, ein Kugelverbindungsmuster zum Über­ tragen eines elektrischen Signales von den Chipkissen 12 durch einen getrennten Herstellungsprozeß eines metallischen Verdrah­ tungsmusters (Vorzusammenbau-Prozeß in veröffentlichten Daten) gebildet. Das heißt, das metallische Verdrahtungsmuster 13 wird von den Chipkissen 12 des Halbleiterchips 11 zu den internen Kontaktwarzen-Verbindungskissen 17, die jeweils elektrisch anzu­ schließen sind, verbunden, und die leitenden internen Kontakt­ warzen 16 werden auf die internen Kontaktwarzen-Verbindungskis­ sen 17 gebondet. Das Formharz 14 umgibt den obigen gesamten Auf­ bau und schließt diesen ein, und externe Kugeln 15, die als ex­ terne Leiter dienen sollen, werden mit den internen Kontaktwar­ zen 16 verbunden, und schließlich ist ein vervollständigtes Chip-Halbleiterbauteil hergestellt.
Bei dem Aufbau des PMEB-Typ-Chipgrößen-Halbleiterbauteiles ist im Vergleich mit dem herkömmlichen Halbleiterbauteil die Gesamtab­ messung des Halbleiterbauteiles insgesamt im Bezug auf diejenige des Chips relativ kleiner und weist einen kürzeren elektrischen Pfad auf, was zu einer Verbesserung von dessen elektrischen Eigen­ schaften führt. Jedoch ist ein getrennter Herstellungsprozeß für das metallische Verdrahtungsmuster (Vorzusammenbau-Prozeß in den veröffentlichten Daten) erforderlich, und hinsichtlich der Verbes­ serung der elektrischen Eigenschaften kann, da eine elektrische Strecke von den Chipkissen des Halbleiterbauteiles zu den exter­ nen Kugeln relativ lang ist, ausgedrückt werden, daß die elek­ trischen Eigenschaften nicht wesentlich verbessert wurden.
Es ist daher eine Aufgabe der vorliegenden Erfindung, die Abmes­ sung oder Größe eines Halbleiterbauteiles zu minimieren und einen kürzest möglichen elektrischen Pfad zum Übertragen eines elek­ trischen Signales zur Außenseite vorzusehen, um so das Anordnen zahlreicher Stifte zu erleichtern und die elektrischen Eigen­ schaften zu verbessern.
Diese Aufgabe wird bei einem Chipgrößen-Halbleiterbauteil nach dem Oberbegriff des Patentanspruches 1 bzw. bei einem Herstel­ lungsverfahren für dasselbe nach dem Oberbegriff des Patent­ anspruches 5 erfindungsgemäß jeweils durch die im kennzeichnenden Teil des Patentanspruches 1 bzw. des Patentanspruches 5 enthal­ tenen Merkmale gelöst.
Die vorliegende Erfindung schafft also ein Chipgrößen-Halbleiter­ bauteil, bei dem ein Passivierungsfilm auf einem Halbleiterchip mit Ausnahme der Chipkissen darauf ausgestaltet wird; weiterhin wird ein PIQ-Film (Polyimid-Isoindoro-Quinazorindion) auf dem Passivierungsfilm gebildet, wobei interne Enden von leitenden Drähten vertikal jeweils mit den Chipkissen verbunden sind, und der gesamte Halbleiterchip mit einem Formharz wird mit Ausnahme der äußeren Enden der leitenden Drähte eingeschlossen, was dazu führt, daß diese aus dem Formharz vorstehen und auf einzelnen externen Kugeln ausgeführt sind.
Die Chipkissen des Halbleiterchips und die inneren Enden der leitenden Drähte sind mittels eines Ultraschall-Thermokompres­ sionsbondens verbunden. Weiterhin können bei der Herstellung der externen Kugeln die äußeren Enden der leitenden Drähte in ge­ wünschte kreisförmige Kugeln geformt werden, indem eine Bogen­ entladung vorgenommen wird, die für diesen Zweck jedoch nicht einschränkend wirkt, wobei jedoch gerade Ausführungen der externen Leiter gebildet werden können, indem die äußeren Enden der leitenden Drähte mit einem Verbindungs- oder Bondkopf kom­ primiert werden. Zusätzlich können die äußeren Enden der lei­ tenden Drähte aus dem Formharz vorstehend belassen werden, ohne irgendein weiteres Verarbeiten vorzunehmen.
Die Erfindung schafft also ein Chipgrößen-Halbleiterbauteil, bei dem ein Passivierungsfilm auf einem Halbleiterchip mit Ausnahme der Chipkissen darauf gebildet ist, bei dem weiterhin ein PIC- Film (Polyimid-Isoindoro-Quinazorindion) auf dem Passivierungs­ film vorgesehen ist, bei dem innere Enden von leitenden Drähten vertikal jeweils auf den Chipkissen angeschlossen sind, und bei dem der gesamte Halbleiterchip mit einem Formharz mit Ausnahme der äußeren Enden der leitenden Drähte eingeschlossen ist, die aus dem Formharz vorstehen und zu kreisförmigen externen Kugeln gestaltet sind. Zusätzlich sind die Chipkissen der Halbleiter und innere Enden der leitenden Drähte mittels eines Ultraschall- Thermokompressionsbondens verbunden, und bei der Herstellung der externen Kugeln werden die äußeren Enden der leitenden Drähte in kreisförmige Kugeln mittels einer Bogenentladung gebildet. Das Chipgrößen-Halbleiterbauteil hat die Wirkungen, daß das Herstel­ lungsverfahren desselben einfacher wird, die Abmessung des Bau­ teiles kleiner ist, die elektrische Strecke von den Chipkissen zu den externen Leitern kürzer wird, was zu einer Verbesserung der elektrischen Eigenschaften führt, und die externen Leiter einfach unabhängig von der Herstellungslage der Chipkissen gebildet werden können.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung, die den Aufbau eines SOJ-Halb­ leiterbauteiles gemäß dem Stand der Technik veranschaulicht,
Fig. 2 eine perspektivische Darstellung, die das teilweise aufgeschnittene PMEB-(Kunststofform mit erstreckten Kontakt­ warzen) Typ-Chipgrößen-Halbleiterbauteil gemäß dem Stand der Technik veranschaulicht,
Fig. 3 eine Schnittdarstellung, die einen Teil einer Kontakt­ warzenelektrode in Fig. 2 gemäß dem Stand der Technik veran­ schaulicht,
Fig. 4 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem Aus­ führungsbeispiel der vorliegenden Erfindung veranschaulicht,
Fig. 5 eine Schnittdarstellung längs einer Linie A-A in Fig. 4,
Fig. 6 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung in Fig. 4 veran­ schaulicht,
Fig. 7 eine Schnittdarstellung längs einer Linie B-B in Fig. 6,
Fig. 8 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht,
Fig. 9 eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 10 eine Schnittdarstellung längs einer Linie C-C in den Fig. 8 und 9, und
Fig. 11A bis 11C Darstellungen für ein Herstellungsverfahren für ein Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung.
Ein Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung wird nunmehr anhand der begleitenden Zeichnungen beschrieben.
Fig. 4 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem Aus­ führungsbeispiel der vorliegenden Erfindung zeigt. Wie in dieser Zeichnung dargestellt ist, sind mehrere Chipkissen 22 eines Halbleiterchips 21 mit inneren Enden von leitenden Drähten 26 verbunden, die vertikal darauf stehen, und der gesamte Halblei­ terchip 21 mit Ausnahme der äußeren Enden der leitenden Drähte 26 ist in ein Formharz 23 eingeschlossen. Da hier die Chipkissen 22 in der Längsrichtung des Halbleiterchips 21 an dessen Seiten angeordnet sind, ist das innere Ende von jedem der leitenden Drähte 26 mit dem Chipkissen 22 verbunden, und die äußeren Enden hiervon, die aus dem Formharz 23 vorstehen, sind ebenfalls in der Längsrichtung an den Seiten des vervollständigten Bauteiles angeordnet.
Fig. 4 ist eine schematische Darstellung eines Verbindungsauf­ baues der Chipkissen 22 und der leitenden Drähte 26. Anhand des erfindungsgemäßen Chipgrößen-Halbleiterbauteiles in Fig. 4 wer­ den nunmehr der Verbindungsaufbau bzw. das Verbindungsverfahren für Chipkissen 22 und die leitenden Drähte 26 in Einzelheiten beschrieben.
Fig. 5 ist eine Schnittdarstellung längs einer Linie A-A in Fig. 4. Wie in dieser Zeichnung dargestellt ist, sind die Chip­ kissen 22 auf dem Halbleiterchip 21 gebildet, und ein Passivie­ rungsfilm 27 ist auf dem Halbleiterchip 21 mit Ausnahme der Chip­ kissen 22 angebracht. Auf dem Passivierungsfilm 27 ist ein PIQ- Film 28 ausgebildet, der aus einem Polyimidharz aufgebaut ist. Zusätzlich ist ein inneres Ende von jedem der leitenden Drähte 26 mit einem jeweiligen Kissen der Chipkissen 22 verbunden, und die Drähte 26 und Chipkissen 22 sind über ein Ultraschall-Thermokom­ pressionsbonden miteinander verbunden bzw. gebondet. Hier sind die inneren Enden der leitenden Drähte 26, die auf die Chipkis­ sen 22 gebondet sind, zu Bondkugeln 25 von unregelmäßigen ovalen Formen durch die Thermokompression gestaltet. Der gesamte Halb­ leiterchip 21 mit Ausnahme der äußeren Enden der leitenden Drähte 26 ist durch das Formharz 23 umgeben und eingeformt, um den Halbleiterchip 21 und die leitenden Drähte 26 zu schützen. Hier dienen die äußeren Enden der leitenden Drähte 26, die aus dem Formharz 23 vorstehen, als externe Leiter zum Übertragen elektrischer Signale zu und von den Chipkissen 22.
Fig. 6 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt. Wie in dieser Zeichnung dargestellt ist, sind die inneren Enden der leitenden Drähte 26 mit entsprechenden Chipkissen einer Vielzahl von Chipkissen 22 verbunden, die jeweils auf dem Halbleiter­ chip 21 gebildet sind, und der gesamte Halbleiterchip 21 mit Ausnahme der äußeren Enden der leitenden Drähte 26 ist mit dem Formharz 23 eingeschlossen. Zusätzlich sind die äußeren Enden der aus dem Formharz 23 vorstehenden leitenden Drähte 26 durch Kom­ pression nach unten gebogen, um zu dem mittleren Teil des Halb­ leiterchips 21 gerichtet zu sein und um folglich externe Lei­ ter 24 in der Form eines zu bilden. Fig. 7 ist eine Schnitt­ darstellung längs einer Linie B-B in Fig. 6, wobei in Einzel­ heiten der Aufbau des Chipgrößen-Halbleiterbauteiles gemäß der vorliegenden Erfindung nach Fig. 6 gezeigt ist.
Wie in dieser Zeichnung dargestellt ist, sind die Chipkissen 22 in dem Halbleiterchip 21 gebildet, der Passivierungsfilm 27 ist auf dem Halbleiterchip 21 mit Ausnahme der Chipkissen 22 ausge­ führt, und auf dem Passivierungsfilm 27 ist ein aus einem Poly­ imidharz zusammengesetzter PIQ-Film 28 vorgesehen. Innere Enden der leitenden Drähte 26 sind mit den Chipkissen 22 verbunden, und die inneren Enden der leitenden Drähte 26 und die Chipkissen 22 sind über das Ultraschall-Thermokompressionsbonden verbunden. Hier sind die inneren Enden der auf die Halbleiterchips gebon­ deten leitenden Drähte 26 zu Bondkugeln 25 von unregelmäßigen ovalen Formen durch Thermokompression gestaltet. Dann wird der gesamte Halbleiterchip 21 mit Ausnahme der äußeren Enden der leitenden Drähte 26 mit dem Formharz 23 umgeben, um so den verbundenen Teil des Halbleiterchips 21, die inneren Enden der leitenden Drähte 26 und die Chipkissen 22 zu schützen.
Die äußeren Enden der leitenden Drähte 26, die aus dem Form­ harz 23 vorstehen, werden durch Kompression mittels eines Bond­ kopfes 29 nach unten gebogen, um zu dem zentralen Teil des Halb­ leiterchips 21 gerichtet zu sein, so daß sie als (nicht gezeigte) externe Leiter in der Gestalt eines dienen oder externe Lei­ ter 24 in der Gestalt eines "T" bilden, von dem der obere Teil parallel zu der Oberfläche des Formharzes 23 ist.
Fig. 8 ist eine perspektivische Darstellung, die einen teilweise aufgeschnittenen Chipgrößen-Halbleiterbauteil gemäß einem weite­ ren Ausführungsbeispiel der vorliegenden Erfindung veranschau­ licht. Wie in dieser Zeichnung dargestellt ist, sind als externe Leiter dienende externe Kugeln 24′ mit einer Vielzahl von Chip­ kissen 22 verbunden, und der gesamte Halbleiterchip 21 mit Aus­ nahme der kreisförmigen externen Kugeln 24′ ist mit dem Form­ harz 23 geformt oder gepreßt. Hier sind die Chipkissen 22 in der Längsrichtung des Halbleiterchips 21 an dessen Seiten angeordnet, und demgemäß sind mit den Chipkissen 22 verbundene externe Ku­ geln 24′ ebenfalls in der Längsrichtung an den Seiten des ver­ vollständigten Bauteiles angeordnet.
Fig. 9 ist eine perspektivische Darstellung, die ein teilweise aufgeschnittenes Chipgrößen-Halbleiterbauteil gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt. In dem in Fig. 8 dargestellten Halbleiterbauteil sind die externen Kugeln 24′ längs beiden Seiten der oberen Oberfläche des Bautei­ les gebildet, jedoch sind in Fig. 9 die externen Kugeln 24′ längs aller vier Seiten der oberen Oberfläche des Bauteiles vor­ gesehen, was der einzige Unterschied zwischen den beiden Ausfüh­ rungsbeispielen der Fig. 8 und 9 ist.
Da die Fig. 8 und 9 lediglich schematisch den Verbindungs­ aufbau der Chipkissen 22 und der externen Kugeln veranschau­ lichen, werden nunmehr anhand der Fig. 10 der Verbindungsaufbau sowie das Verbindungsverfahren der Chipkissen 22 und der externen Kugeln 24′ in dem Chipgrößen-Halbleiterbauteil gemäß der vorlie­ genden Erfindung beschrieben.
Fig. 10 ist eine Schnittdarstellung längs einer Linie C-C in den Fig. 8 und 9. Wie in dieser Zeichnung dargestellt ist, sind die Chipkissen 22 in dem Halbleiterchip 21 gebildet, und auf dem Passivierungsfilm 27 ist der aus einem Polyimidharz zusammenge­ setzte PIQ-Film 28 angeordnet. Zusätzlich sind innere Enden der leitenden Drähte 26 senkrecht mit den Chipkissen 22 verbunden und dort durch Ultraschall-Thermokompressionsbonden gebondet. Hier sind die mit den Chipkissen 22 gebondeten inneren Enden der lei­ tenden Drähte 26 gestaltet, um Bondkugeln 25 von unregelmäßigen ovalen Formen durch die Thermokompression zu bilden. Der gesamte Halbleiterchip 21 mit Ausnahme der äußeren Enden der leitenden Drähte 26 ist mit dem Formharz 23 umgeben, um so den verbundenen Teil des Halbleiterchips 21, die inneren Enden der leitenden Drähte 26 und die Chipkissen 22 zu schützen. Dann werden die äußeren Enden der aus dem Formharz 23 vorstehenden leitenden Drähte 26 gebildet, um eine kreisförmige Gestalt der externen Kugeln 24′ anzunehmen, indem eine Bogenentladung verwendet wird. Hier dienen die so gebildeten, kreisförmig gestalteten externen Kugeln 24′ als externe Leiter zum Übertragen eines elektrischen Signales zu und von den Chipkissen.
Wie oben beschrieben ist, liegt der einzige Unterschied in dem Aufbau zwischen dem Ausführungsbeispiel des Chipgrößen-Halblei­ terbauteiles gemäß der vorliegenden Erfindung in Fig. 4 und dem von Fig. 4 abgewandelten Beispiel in Fig. 6 darin, daß die Gestalten der äußeren Enden der leitenden Drähte 26, die aus dem Formharz 23 vorstehen, um als externe Leiter dienen, voneinander verschieden sind. Als ein Bezugsmaß sind die Gestalten der exter­ nen oder äußeren Leiter abhängig von dem beabsichtigten Gebrauch änderbar und nicht lediglich auf einer vertikale ""-Form oder eine kreisförmige Kugelform begrenzt, wie dies durch die beschrie­ benen Ausführungsbeispiele der vorliegenden Erfindung veranschau­ licht ist.
Zusätzlich sind die Lage der vertikal vorstehenden leitenden Drähte 26 in Fig. 4, die als externe Leiter dienen, die externen Leiter, die ""-förmige Leiter 24 in Fig. 6 bilden, und die kreisförmige Kugelgestalt der externen Kugeln 24′ in Fig. 8 ebenfalls gemäß der Lage der Vielzahl von Chipkissen 22, die in dem Halbleiterchip 21 ausgebildet sind, veränderlich und nicht auf die Lage der Ausführungsbeispiele der vorliegenden Erfindung, wie diese oben beschrieben sind, begrenzt.
Im folgenden wird das Herstellungsverfahren für das Chipgrößen- Halbleiterbauteil gemäß der vorliegenden Erfindung, wie dieses anhand der Fig. 1 bis 10 erläutert ist, mittels der Fig. 11A bis 11D beschrieben.
Zunächst wird eine Form 30 vorgesehen, wie dies in Fig. 11A veranschaulicht ist. Die Form 30 hat eine Vielzahl von Hohlräu­ men 31, um darin einen Halbleiterchip 21 unterzubringen, und eine Metallplatte 32, die auf einer Oberseite der Form 30 zwischen den Hohlräumen 31 gebildet ist. Mit der Oberseite der Metallplatte 32 sind die inneren Enden der Vielzahl von leitenden Drähten 26 verbunden.
Ein Halbleiterchip 21 wird in jeden Hohlraum 31 der Form 30 ge­ bracht, und die äußeren Enden der leitenden Drähte 26, die mit der Metallplatte 32 verbunden sind, werden mit den (nicht gezeig­ ten) auf der Oberseite des Halbleiterchips 21 vorgesehenen Chip­ kissen durch das Ultraschall-Thermokompressionsbonden verbunden. Als ein Ergebnis des obigen Prozesses werden die äußeren Enden der leitenden Drähte 26 auf den Chipkissen gebondet, um in unre­ gelmäßige ovale Gestalten der Bondkugeln 25 durch das Thermokom­ pressionsbonden geformt zu sein.
Sodann wird der Halbleiterchip 21 geformt oder gegossen, indem die Hohlräume 32 mit dem Formharz 23 gefüllt werden, wobei die Oberseite des Formharzes 23 planar gestaltet wird, indem die Form 30 mit einer vorbestimmten Geschwindigkeit umgewälzt bzw. gedreht und sodann gehärtet wird.
Wenn, wie in Fig. 11B gezeigt ist, ein Funken durch Berühren einer Elektrode 40 mit einem vorbestimmten Teil der leitenden Drähte 26 (ungefähr in der Mitte der Länge der Drähte 26) auf­ tritt, so werden die getrennten Teile der leitenden Drähte 26, die durch die Elektrode 40 kontaktiert sind, veranlaßt, senkrecht zu den Chipkissen aufgrund der Elastizität der leitenden Drähte 26 zu stehen.
Nach Ausführen des obigen Prozesses wird der eingeformte Halb­ leiterchip 21 von der Form 30 getrennt, und schließlich ist das Chipgrößen-Halbleiterbauteil gemäß der vorliegenden Erfindung vervollständigt, wie dies in Fig. 11C gezeigt ist. Hier ist der Aufbau des in Fig. 11C veranschaulichten Bauteiles identisch zu demjenigen des in den Fig. 4 und 5 gezeigten Bauteiles.
Die Enden der leitenden Drähte 26, die aus dem Formharz 23 her­ ausragen, können abhängig von dem beabsichtigten Gebrauch in ver­ schiedener Weise gestaltet werden, worauf hingewiesen werden soll. Das heißt, die Enden der aus dem Formharz 23 herausragenden leitenden Drähte 26 können zu kreisförmigen Kugeln gestaltet wer­ den. Wie in Fig. 7 gezeigt ist, können durch Komprimieren oder Pressen der leitenden Drähte 26 mittels eines Bondkopfes 29 die leitenden Drähte in die Gestalt eines "L" oder "T" gebracht werden.
Wie oben in Einzelheiten beschrieben ist, umfaßt das Herstel­ lungsverfahren für das Chipgrößen-Bauteil gemäß der vorliegenden Erfindung ein Verbinden der auf dem Halbleiterchip gebildeten Chipkissen mit inneren Enden der leitenden Drähte durch das Ultraschall-Thermokompressionsbonden, ein Abschneiden der lei­ tenden Drähte zu einer vorbestimmten Länge, ein Einschließen des gesamten Halbleiterchips mit dem Formharz mit Ausnahme äußerer Enden der leitenden Drähte, um dadurch den Halbleiterchip und die leitenden Drähte zu schützen, und ein Gestalten der äußeren Enden der aus dem Formharz vorstehenden leitenden Drähte gemäß dem beabsichtigten Gebrauch.
Wie oben in Einzelheiten beschrieben ist, werden bei dem Chip­ größen-Halbleiterbauteil und dem Verfahren zu dessen Herstellung innere Enden der leitenden Drähte mit den Chipkissen verbunden, die auf dem Halbleiterchip ausgebildet sind, der gesamte Halblei­ terchip wird ausschließlich der äußeren Enden der leitenden Drähte eingeformt, und die so vorspringenden Enden hiervon werden abhän­ gig von dem beabsichtigten Gebrauch gestaltet. Da daher ein ge­ trennter Prozeß zur Gestaltung der Verdrahtung nicht erforderlich ist, kann ein klein bemessenes Bauteil hergestellt werden, und da ein äußerer Leiter zum Übertragen elektrischer Signale direkt an den Chipkissen vorgesehen ist, wird die elektrische Strecke kür­ zer, und folglich können die elektrischen Eigenschaften verbes­ sert werden. Zusätzlich kann der Halbleiterchip einfach unabhän­ gig von der Herstellungslage seiner Chipkissen eingeschlossen werden.

Claims (10)

1. Halbleiterbauteil in Chipgröße, gekennzeichnet durch
einen Halbleiterchip (21) mit einer Vielzahl von darauf gebil­ deten Chipkissen (22),
leitenden Drähten (26), deren innere Enden vertikal mit entspre­ chenden Chipkissen (22) des Halbleiterchips (21) verbunden sind, und
ein Formharz (23), das den gesamten Halbleiterchip (21) so um­ gibt, daß lediglich äußere Enden der leitenden Drähte (26) nach außen aus diesem vorstehen.
2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die inneren Enden der auf die Chipkissen (22) gebondeten leitenden Drähte (26) zu unregelmäßigen ovalen Gestalten von Bondkugeln (25) geformt sind.
3. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die äußeren Enden der aus dem Formharz (23) vorstehenden leitenden Drähte (26) gebogen sind, um zu einem Mittenteil des Halbleiterchips (21) gerichtet zu sein, so daß sie als externe Leiter in der Gestalt eines "L" dienen.
4. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, daß die äußeren Enden der aus dem Formharz (23) vorstehenden leitenden Drähte (26) zu kreisförmigen Kugeln geformt sind.
5. Verfahren zum Herstellen eines Halbleiterbauteiles in Chipgröße, gekennzeichnet durch die folgenden Schritte:
Verbinden eines inneren Endes wenigstens eines leitenden Drah­ tes (26) mit einem auf einem Halbleiterchip (21) gebildeten Chipkissen (22),
Abschneiden des leitenden Drahtes (26) auf eine vorbestimmte Länge,
Einschließen des gesamten Halbleiterchips (21) ausschließlich eines äußeren Endes des leitenden Drahtes (26), und
Gestalten des äußeren Endes der aus dem Formharz (23) vorste­ henden leitenden Drähte (26).
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Gestalten des äußeren Endes des leitenden Drahtes (26) mittels einer Bogenentladung ausgeführt wird.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Gestalten des äußeren Endes des leitenden Drahtes (26) durch Komprimieren des vorstehenden äußeren Endes des leitenden Drah­ tes (26) ausgeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß ein Bondkopf für das Komprimieren verwendet wird.
9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß das Gestalten des äußeren Endes des leitenden Drahtes (26) durch Verwenden eines Ultraschall-Thermokompressionsbondens ausgeführt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß ein Bondkopf bei dem Ultraschall-Thermokompressionsbonden verwendet wird.
DE19723203A 1996-06-20 1997-06-03 Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße Expired - Fee Related DE19723203B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960022507A KR100186333B1 (ko) 1996-06-20 1996-06-20 칩 사이즈 반도체 패키지 및 그 제조방법
KR22507/1996 1996-06-20

Publications (2)

Publication Number Publication Date
DE19723203A1 true DE19723203A1 (de) 1998-01-02
DE19723203B4 DE19723203B4 (de) 2005-12-29

Family

ID=19462617

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19723203A Expired - Fee Related DE19723203B4 (de) 1996-06-20 1997-06-03 Verfahren zum Herstellen eines Halbleiterbauteils in Chipgröße

Country Status (5)

Country Link
US (1) US5977643A (de)
JP (1) JP2949426B2 (de)
KR (1) KR100186333B1 (de)
CN (1) CN1092841C (de)
DE (1) DE19723203B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017746A1 (de) * 2000-04-10 2001-10-18 Infineon Technologies Ag Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10110005A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357332B (en) * 1997-03-12 1999-05-01 Seiko Epson Corp Electronic parts module and the electronic machine
US6268662B1 (en) * 1998-10-14 2001-07-31 Texas Instruments Incorporated Wire bonded flip-chip assembly of semiconductor devices
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
CN101053079A (zh) 2004-11-03 2007-10-10 德塞拉股份有限公司 堆叠式封装的改进
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080280393A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5238884A (en) * 1975-09-23 1977-03-25 Mitsubishi Electric Corp Method of forming bump of flip chips
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
JPH04280633A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd ベアチップの電極上へのはんだバンプ形成方法
JPH04294556A (ja) * 1991-03-23 1992-10-19 Nec Corp Ｔａｂ用フィルムキャリア
US5646439A (en) * 1992-05-13 1997-07-08 Matsushita Electric Industrial Co., Ltd. Electronic chip component with passivation film and organic protective film
JPH0637094A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JP3115155B2 (ja) * 1993-05-28 2000-12-04 株式会社東芝 半導体装置およびその製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP3007533B2 (ja) * 1994-08-05 2000-02-07 三菱電機株式会社 樹脂封止型半導体装置およびその製造方法
JPH0855856A (ja) * 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
KR0141952B1 (ko) * 1994-12-19 1998-06-01 문정환 반도체 패키지 및 그 제조방법
JP2626621B2 (ja) * 1995-04-21 1997-07-02 日本電気株式会社 半導体装置の製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10017746A1 (de) * 2000-04-10 2001-10-18 Infineon Technologies Ag Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
US6946725B2 (en) 2000-04-10 2005-09-20 Infineon Technologies Ag Electronic device having microscopically small contact areas and methods for producing the electronic device
DE10017746B4 (de) * 2000-04-10 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE10110005A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip
DE10110005B4 (de) * 2001-03-01 2007-11-29 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
CN1092841C (zh) 2002-10-16
US5977643A (en) 1999-11-02
KR100186333B1 (ko) 1999-03-20
JPH1065054A (ja) 1998-03-06
KR980006178A (ko) 1998-03-30
DE19723203B4 (de) 2005-12-29
CN1174403A (zh) 1998-02-25
JP2949426B2 (ja) 1999-09-13

Similar Documents

Publication Publication Date Title
DE19723203A1 (de) Halbleiterbauteil in Chipgröße und Verfahren zum Herstellen desselben
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE4238646B4 (de) Halbleiter-Bauelement mit spezieller Anschlusskonfiguration
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
DE10147955A1 (de) Halbleitervorrichtung
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE10142120A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
JPH0992776A (ja) リードフレームおよび半導体装置
DE102014106158B4 (de) Verfahren zum Testen von elektronischen Bauteilen und Halbleiterstreifenanordnung
DE3810899C2 (de)
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69737320T2 (de) Halbleitervorrichtung
DE19651122A1 (de) Halbleiterbauelement
DE3428881A1 (de) Verfahren zum herstellen einer integrierten schaltungsvorrichtung
DE202018104347U1 (de) Vorgeformte Leiterrahmen-Vorrichtung
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE19651549B4 (de) Anschlußrahmen und Chipgehäuse
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee