JP2949426B2 - チップサイズ半導体パッケージの製造方法 - Google Patents

チップサイズ半導体パッケージの製造方法

Info

Publication number
JP2949426B2
JP2949426B2 JP9147350A JP14735097A JP2949426B2 JP 2949426 B2 JP2949426 B2 JP 2949426B2 JP 9147350 A JP9147350 A JP 9147350A JP 14735097 A JP14735097 A JP 14735097A JP 2949426 B2 JP2949426 B2 JP 2949426B2
Authority
JP
Japan
Prior art keywords
chip
conductive wire
semiconductor package
molding resin
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9147350A
Other languages
English (en)
Other versions
JPH1065054A (ja
Inventor
ハ ユー ジョウン
ボン チャ キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ERU JII SEMIKON CO Ltd
Original Assignee
ERU JII SEMIKON CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ERU JII SEMIKON CO Ltd filed Critical ERU JII SEMIKON CO Ltd
Publication of JPH1065054A publication Critical patent/JPH1065054A/ja
Application granted granted Critical
Publication of JP2949426B2 publication Critical patent/JP2949426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、チップサイズ半導
体パッケージの製造方法に関する。
【０００２】
【従来の技術】一般に、半導体パッケージの構造は、半
導体チップをリードフレームのパドルに固着し、半導体
チップのパッドと内部リードとを電導線により接続して
電気的に接続した後、モールディング樹脂（molding re
sin ）により密封し、外部リードを使用者の所望に従い
屈曲形成して構成するようになっている。
【０００３】例えば、図９に示すＳＯＪ（small outlin
e J lead）半導体パッケージにおいては、半導体チップ
１上に接着テープ２を用いてリードフレームの内部リー
ド３を接着し、半導体チップ１上中央に形成されたチッ
プパッド６と内部リード３とを電導線４を用い超音波熱
圧着を施して接続した後、外部リード７を除いた半導体
チップ１及び内部リード３が覆われるようにモールディ
ング樹脂５により密封し、その後、リードフレームから
フレーム部を切除し、外部リード７を使用者の所望に従
ってＪ字状に屈曲形成して構成していた。
【０００４】然るに、このような半導体パッケージは、
半導体チップ１上のチップパッド６の電気的信号がリー
ドからパッケージの外部に伝達されるようになっている
が、パッケージの構造が半導体チップ１の大きさよりも
非常に大きく、チップパッド６から外部リード７までの
電気的経路が長いため、電気的特性が低下し、多ピンの
半導体パッケージを構成することが難しいという短所が
あった。
【０００５】そこで、このようなリードフレームを用い
た半導体パッケージの短所を補完するために、多様な半
導体パッケージの研究が行われ、最近ＰＭＥＢ（Plasti
c Molded Extended Bump）型チップサイズ半導体パッケ
ージが開発され使用されている。図１０は、ＰＭＥＢ型
チップサイズ半導体パッケージの構造を示す一部切欠斜
視図であり、図１１はバンプ部の拡大断面図である。
【０００６】半導体チップ１１の上面中央部には、複数
のチップパッド１２が一列に配設されている。また、チ
ップパッド１２を除く半導体チップ１１上面全体には、
チップ保護用保護膜１８が形成してある。保護膜１８上
には複数の内部バンプ付着パッド１７が、チップパッド
１２の左右両側にそれぞれ一列に形成されており、各チ
ップパッド１２は、保護膜１８上に形成された電導線１
３を介して左右の内部バンプ付着パッド１７に交互に接
続されている。この電導線１３と内部バンプ付着パッド
１７とを保護膜１８上に形成する工程をｐｒｅ−ＡＳＳ
Ｙ工程という。さらに、内部バンプ付着パッド１７を除
く半導体チップ１１上面全体には、ポリイミド膜（poly
imide film）１９が形成してあり、各内部バンプ付着パ
ッド１７上には、鉛（Ｐｂ）または錫（Ｓｎ）からなる
ソルダ接着剤２０を用いて、内部バンプ１６が接合して
ある。
【０００７】そして、半導体チップ１１全体は、内部バ
ンプ１６の上面のみを外部に露出させてモールディング
樹脂１４により密封してあり、各内部バンプ１６上に
は、ソルダペースト（solder paste）を介して外部ソル
ダボール１５を夫々載置し、赤外線リフロー（Infrared
reflow ）工程を施して、それら外部ソルダボール１５
と内部バンプ１６とを接合してある。
【０００８】このようなＰＭＥＢ型チップサイズ半導体
パッケージでは、従来のＳＯＪ半導体パッケージに比べ
れば、パッケージのサイズが小さくなり、電気的経路が
短くなって電気的特性が向上されている。
【０００９】
【発明が解決しようとする課題】然るに、上述したＰＭ
ＥＢ型チップサイズ半導体パッケージは、チップパッド
１２とは別途に、電導線１３および内部バンプ付着パッ
ド１７の金属パターンを形成するためのｐｒｅ−ＡＳＳ
Ｙ工程を施さねばならず、その後さらに、内部バンプ１
６や外部ソルダーボール１５を設ける構成となっている
ため、製造工程が極めて煩雑であるという問題があっ
た。
【００１０】且つ、半導体チップ１１上に形成された複
数の内部バンプ付着パッド１７の上に内部バンプ１６を
付着した後、夫々に外部ソルダーボール１５を付着する
ようになっているため、これらの構造や電導線１３の配
線が複雑で、電気的経路も長くなるという問題点があっ
た。本発明は、このような従来の問題点に鑑み、半導体
パッケージのサイズを小型化し、チップパッドの電気的
信号を外部に伝達する電気的経路を短縮して、多ピン構
成を容易に形成し、電気的特性の優れたチップサイズ半
導体パッケージの製造方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】このため、本発明の請求
項１に係るチップサイズ半導体パッケージの製造方法
は、電導線の基端は、鋳型の収納溝に収納した半導体チ
ップの上面に形成されたチップパッドに接続し、前記電
導線の先端は、前記鋳型の上面に接着された金属板に接
続する第１工程と、前記電導線の先端をアーク放電法で
所定長さに切断して、自己弾性力により前記チップパッ
ドの垂直上方に立設する第２工程と、前記電導線の先端
を外部に突出させて、前記収納溝内にモールディング樹
脂を充填し、前記半導体チップの全体を前記モールディ
ング樹脂で密封する第３工程と、該モールディング樹脂
の外部に突出した電導線の先端を所定形状に形成する第
４工程と、を順次行なう。
【００１２】
【００１３】前記電導線は、請求項２に係る発明のよう
に、基端を略球状に形成して前記チップパッドに超音波
熱圧着し、ネイルヘッド形状に形成すれば、チップパッ
ドと電導線との接続面積を大きくできる。また、請求項
３に係る発明では、前記モールディング樹脂の外部に突
出した前記電導線の先端を加圧することにより、前記モ
ールディング樹脂の表面に沿うように所定方向に屈曲
し、略Ｌ字状に形成して、印刷回路基板等への実装を容
易にする。特に、請求項４に係る発明のように、バンプ
接続用ボンドヘッドを用いて加圧すれば、電導線の先端
を略Ｌ字状に屈曲するのは容易である。
【００１４】一方、請求項５に係る発明では、前記モー
ルディング樹脂の外部に突出した前記電導線の先端を略
球状に形成して、隣接する電導線との短絡を防止する。
特に、アーク放電法を用いれば、電導線の先端を容易に
略球状に形成することができる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。図１は、本発明に係るチップサイズ半導体
パッケージの製造方法により製造されるチップサイズ半
導体パッケージの第１実施形態を示す一部切欠斜視図で
あり、図２は、図１のＡ−Ａ矢視拡大断面図である。半
導体チップ２１の上面には、左右それぞれの辺に沿って
複数のチップパッド２２が所定間隔を有して配列形成し
てある。また、チップパッド２２を除く半導体チップ２
１上面全体には、保護膜（passivation ）２７及びポリ
イミド樹脂のＰＩＱ（polyimide isoindoro quinzorind
ion ）膜２８がこの順に積層してある。
【００１６】各チップパッド２２には、アーク放電で略
球状に形成した電導線２６の基端２５を、超音波熱圧着
でネイルヘッド形状にして接続してある。一方、電導線
２６の先端は、所定長さでチップパッド２２の垂直上方
に立設してある。そして、この電導線２６の先端を外部
に突出させて、半導体チップ２１の全体をモールディン
グ樹脂２３で密封してチップサイズ半導体パッケージが
形成されている。モールディング樹脂２３の外部に突出
した電導線２６の先端は、各チップパッド２２からの電
気的信号を外部に伝達する外部リードの役割を担う。
【００１７】図３は、本発明に係るチップサイズ半導体
パッケージの製造方法により製造されるチップサイズ半
導体パッケージの第２実施形態を示す一部切欠斜視図で
あり、図４は、図３のＢ−Ｂ矢視拡大断面図である。半
導体チップ２１およびモールディング樹脂２３の構成は
上述した第１実施形態と同様であるが、モールディング
樹脂２３の外部に突出した電導線２６の先端を、バンプ
接続用ボンドヘッド２９で下向きに加圧して、モールデ
ィング樹脂２３の表面に沿うようにパッケージの中心方
向に向けて屈曲し、略Ｌ字状の外部リード２４を形成し
てある。このようにすれば、印刷回路基板上への実装が
容易である。
【００１８】尚、電導線２６の先端の屈曲する方向およ
び形状は任意であり、使用者の所望に従い多様な形態に
屈曲して使用することができる。図５は、本発明に係る
チップサイズ半導体パッケージの製造方法により製造さ
れるチップサイズ半導体パッケージの第３実施形態を示
す一部切欠斜視図であり、図６は、図５のＣ−Ｃ矢視拡
大断面図である。半導体チップ２１およびモールディン
グ樹脂２３の構成は上述した第１実施形態と同様である
が、モールディング樹脂２３の外部に突出した電導線２
６の先端を、アーク放電（arc discharge ）法を用いて
略球状の外部リード２４’に形成してある。このように
すれば、より高密度にチップパッドが設けられた半導体
チップを用いる場合でも、隣接する外部リード間の短絡
を防止することができる。
【００１９】半導体チップ２１上面に設けられたチップ
パッド２２の配列は上述したものに限られず、例えば図
７に示すように、半導体チップ２１上面の４つの辺それ
ぞれに沿って配列形成してもよく、使用者の所望に従い
半導体チップ２１上面に夫々多様な形態に形成して使用
することができる。次に、本発明に係るチップサイズ半
導体パッケージの製造方法について説明する。
【００２０】先ず、図８（Ａ）に示すように、上面に複
数のチップパッドが形成された半導体チップ２１を、鋳
型３０の収納溝３１に収納し、電導線２６の基端２５を
アーク放電法で略球状に形成して、これをチップパッド
に超音波熱圧着してネイルヘッド形状に形成する。電導
線２６の先端は、鋳型３０の上面に形成された金属板３
２に超音波熱圧着する。この工程が第１工程に相当す
る。
【００２１】次に、図８（Ｂ）に示すように、アーク放
電機の電極４０を電導線２６の所定部位に接触させてス
パークを起こすと、電導線２６は所定長さに切断される
と同時に、自己弾性力によりチップパッド２２の垂直上
方に立設される。この工程が第２工程に相当する。次い
で、収納溝３１内にモールディング樹脂２３を充填し
て、モールディング樹脂２３の上面が平滑になるように
鋳型３０を所定速度で回転する。その後、静置して硬化
させて、半導体チップ２１全体を密封する。このとき、
電導線２６の先端は、モールディング樹脂２３の上面に
突出した状態となる。この工程が第３工程に相当する。
【００２２】そして、図８（Ｃ）に示したように、成形
されたモールディング樹脂２３を鋳型３０から取り出し
た後、上面に突出した電導線２６の先端を所定形状に形
成する。例えば、図３に示したように屈曲するには、バ
ンプ接続用ボンドヘッドを用いて下方に加圧し、図５に
示したように略球状に形成するにはアーク放電法により
溶融するのが簡便である。この工程が第４工程に相当す
る。
【００２３】このような本発明のチップサイズ半導体パ
ッケージの製造方法により、チップサイズ半導体パッケ
ージが得られる。尚、上述した第２工程と第３工程と
は、順序を逆にして行なってもよい。
【００２４】
【００２５】
【発明の効果】 以上説明したように、 請求項１に係る発
明によれば、チップパッド上に電導線を直接接続するた
め、半導体チップの電気的な性質を外部に伝達するため
の別の配線を形成する工程を行なう必要がなく、且つチ
ップパッドが半導体チップ上のどの位置に形成されてい
ても簡単にパッケージングできるという効果がある。ま
た、電導線をチップパッド上に直接接続することで、半
導体パッケージの電気的信号の伝達経路が短縮されるた
め、電気的特性が向上されるという効果がある。 さら
に、請求項１に係る発明により製造されるチップサイズ
半導体パッケージは、従来のＰＭＥＢ型チップサイズ半
導体パッケージに比べ、構成要素がより簡単になるた
め、製品の価格を低廉にすることができるという効果が
ある。また、請求項２に係る発明によれば、電導線の基
端の面積を拡大させ、チップパッドとの接続性を向上さ
せるという効果がある。
【００２６】また、請求項３に係る発明によれば、半導
体パッケージを印刷回路基板等に実装するとき、電導線
の突出先端と基板との接続面積が拡大し、電気的な接続
性を向上できるという効果がある。また、請求項４に係
る発明では、既存の装備であるバンプ接続用ボンドヘッ
ドを用いて、電導線の突出先端に圧力を加えて略Ｌ字状
に屈曲させるため、別途の装備を必要とせず、安価に実
施できるという効果がある。
【００２７】また、請求項５に係る発明によれば、電導
線の先端をアーク放電法により容易に略球状に形成する
ことができ、半導体パッケージを印刷回路基板等に実装
するときの、電導線の突出先端と基板との接続面積が拡
大して、電気的な接続性を向上させる効果がある。すな
わち、本発明に係るチップサイズ半導体パッケージの製
造方法においては、半導体チップに形成されたチップパ
ッド上に直接電導線の基端を接続し、この電導線の先端
を除いた半導体チップの全面をモールディング樹脂にて
密封し、モールディング樹脂の外部に突出した電導線の
先端を使用者所望の多様な形態に屈曲叉は変形して使用
するようになっているため、製造工程が極めて簡単にな
りパッケージのサイズが小型化される。
【００２８】且つ、チップパッド上に直接外部との信号
伝達を行うリードが電導線として接続されるため、チッ
プパッドから外部リードまでの電気的経路が短くなって
電気的特性が向上される。また、チップパッドが半導体
チップ上の中央叉は周辺部位等の多様な形態に配置され
ても、簡便にパッケージングを行い得る。
【図面の簡単な説明】
【図１】 本発明に係るチップサイズ半導体パッケージ
の製造方法により製造されるチップサイズ半導体パッケ
ージの第１実施形態を示す一部切欠斜視図
【図２】 図１のＡ−Ａ矢視拡大断面図
【図３】 本発明に係るチップサイズ半導体パッケージ
の製造方法により製造されるチップサイズ半導体パッケ
ージの第２実施形態を示す一部切欠斜視図
【図４】 図３のＢ−Ｂ矢視拡大断面図
【図５】 本発明に係るチップサイズ半導体パッケージ
の製造方法により製造されるチップサイズ半導体パッケ
ージの第３実施形態を示す一部切欠斜視図
【図６】 図５のＣ−Ｃ矢視拡大断面図
【図７】 チップパッドの配置が異なる半導体チップを
用いた例を示す一部切欠斜視図
【図８】 本発明に係るチップサイズ半導体パッケージ
の製造方法を示す縦断面図
【図９】 従来のＳＯＪ半導体パッケージの構造を示す
縦断面図
【図１０】 従来のＰＭＥＢ型チップサイズ半導体パッ
ケージを示す一部切欠斜視図
【図１１】 従来のＰＭＥＢ型チップサイズ半導体パッ
ケージのバンプ電極周辺の構造を示す拡大断面図
【符号の説明】
２１ 半導体チップ ２２ チップパッド ２３ モールディング樹脂 ２４ 外部リード ２４’外部リード ２５ 電導線の基端 ２６ 電導線 ２７ 保護膜 ２８ ＰＩＱ膜 ２９ バンプ接続用ボンドヘッド ３０ 鋳型 ３１ 収納溝 ３２ 金属板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−55856（ＪＰ，Ａ) 特開 平６−151440（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H01L 21/60

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】電導線の基端は、鋳型の収納溝に収納した
    半導体チップの上面に形成されたチップパッドに接続
    し、前記電導線の先端は、前記鋳型の上面に接着された
    金属板に接続する第１工程と、 前記電導線の先端をアーク放電法で所定長さに切断し
    て、自己弾性力により前記チップパッドの垂直上方に立
    設する第２工程と、 前記電導線の先端を外部に突出させて、前記収納溝内に
    モールディング樹脂を充填し、前記半導体チップの全体
    を前記モールディング樹脂で密封する第３工程と、 該モールディング樹脂の外部に突出した電導線の先端を
    所定形状に形成する第４工程と、 を順次行なうチップサイズ半導体パッケージの製造方
    法。
  2. 【請求項２】前記第１工程は、前記電導線の基端を、略
    球状に形成して前記チップパッドに超音波熱圧着し、ネ
    イルヘッド形状に形成して接続する請求項１に記載のチ
    ップサイズ半導体パッケージの製造方法。
  3. 【請求項３】前記第４工程は、前記モールディング樹脂
    の外部に突出した電導線の先端を、加圧することによ
    り、前記モールディング樹脂の表面に沿うように所定方
    向に屈曲して、略Ｌ字状に形成する請求項１または請求
    項２に記載のチップサイズ半導体パッケージの製造方
    法。
  4. 【請求項４】前記電導線の先端への加圧は、バンプ接続
    用ボンドヘッドを用いて行なう請求項３に記載のチップ
    サイズ半導体パッケージの製造方法。
  5. 【請求項５】前記第４工程は、前記モールディング樹脂
    の外部に突出した電導線の先端を、アーク放電法を用い
    て略球状に形成する請求項１または請求項２に記載のチ
    ップサイズ半導体パッケージの製造方法。
JP9147350A 1996-06-20 1997-06-05 チップサイズ半導体パッケージの製造方法 Expired - Fee Related JP2949426B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960022507A KR100186333B1 (ko) 1996-06-20 1996-06-20 칩 사이즈 반도체 패키지 및 그 제조방법
KR22507/1996 1996-06-20

Publications (2)

Publication Number Publication Date
JPH1065054A JPH1065054A (ja) 1998-03-06
JP2949426B2 true JP2949426B2 (ja) 1999-09-13

Family

ID=19462617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9147350A Expired - Fee Related JP2949426B2 (ja) 1996-06-20 1997-06-05 チップサイズ半導体パッケージの製造方法

Country Status (5)

Country Link
US (1) US5977643A (ja)
JP (1) JP2949426B2 (ja)
KR (1) KR100186333B1 (ja)
CN (1) CN1092841C (ja)
DE (1) DE19723203B4 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW357332B (en) * 1997-03-12 1999-05-01 Seiko Epson Corp Electronic parts module and the electronic machine
JP2000311915A (ja) * 1998-10-14 2000-11-07 Texas Instr Inc <Ti> 半導体デバイス及びボンディング方法
JP4526651B2 (ja) * 1999-08-12 2010-08-18 富士通セミコンダクター株式会社 半導体装置
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法
DE10017746B4 (de) * 2000-04-10 2005-10-13 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit mikroskopisch kleinen Kontaktflächen
DE10110005B4 (de) * 2001-03-01 2007-11-29 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP2005347356A (ja) * 2004-05-31 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20080280393A1 (en) * 2007-05-09 2008-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for forming package structures
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) * 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9082763B2 (en) * 2012-03-15 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Joint structure for substrates and methods of forming
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5238884A (en) * 1975-09-23 1977-03-25 Mitsubishi Electric Corp Method of forming bump of flip chips
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4955523A (en) * 1986-12-17 1990-09-11 Raychem Corporation Interconnection of electronic components
FR2622741A1 (fr) * 1987-11-04 1989-05-05 Nec Corp Structure pour connexion de substrats a coefficients de dilatation thermique differents
JPH0267731A (ja) * 1988-09-02 1990-03-07 Toshiba Corp はんだバンプ形半導体装置とその製造方法
US5060843A (en) * 1989-06-07 1991-10-29 Nec Corporation Process of forming bump on electrode of semiconductor chip and apparatus used therefor
JP2540652B2 (ja) * 1990-06-01 1996-10-09 株式会社東芝 半導体装置
JPH04280633A (ja) * 1991-03-08 1992-10-06 Fujitsu Ltd ベアチップの電極上へのはんだバンプ形成方法
JPH04294556A (ja) * 1991-03-23 1992-10-19 Nec Corp Ｔａｂ用フィルムキャリア
US5744382A (en) * 1992-05-13 1998-04-28 Matsushita Electric Industrial Co., Ltd. Method of packaging electronic chip component and method of bonding of electrode thereof
JPH0637094A (ja) * 1992-07-15 1994-02-10 Hitachi Ltd バンプ形成方法およびそれを用いた半導体装置、半導体集積回路装置
JPH06151440A (ja) * 1992-11-11 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法ならびに半導体装置の実装体
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
JP3115155B2 (ja) * 1993-05-28 2000-12-04 株式会社東芝 半導体装置およびその製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP3007533B2 (ja) * 1994-08-05 2000-02-07 三菱電機株式会社 樹脂封止型半導体装置およびその製造方法
JPH0855856A (ja) * 1994-08-11 1996-02-27 Shinko Electric Ind Co Ltd 半導体装置とその製造方法
JP3142723B2 (ja) * 1994-09-21 2001-03-07 シャープ株式会社 半導体装置及びその製造方法
JP2792532B2 (ja) * 1994-09-30 1998-09-03 日本電気株式会社 半導体装置の製造方法及び半導体ウエハー
KR0141952B1 (ko) * 1994-12-19 1998-06-01 문정환 반도체 패키지 및 그 제조방법
JP2626621B2 (ja) * 1995-04-21 1997-07-02 日本電気株式会社 半導体装置の製造方法
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
US5808360A (en) * 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
JPH09321212A (ja) * 1996-05-30 1997-12-12 Nec Kyushu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100186333B1 (ko) 1999-03-20
CN1092841C (zh) 2002-10-16
CN1174403A (zh) 1998-02-25
JPH1065054A (ja) 1998-03-06
DE19723203A1 (de) 1998-01-02
US5977643A (en) 1999-11-02
KR980006178A (ko) 1998-03-30
DE19723203B4 (de) 2005-12-29

Similar Documents

Publication Publication Date Title
JP2949426B2 (ja) チップサイズ半導体パッケージの製造方法
KR100460063B1 (ko) 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US7144754B2 (en) Device having resin package and method of producing the same
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6414381B1 (en) Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board
JP2992814B2 (ja) 半導体パッケージ
US6080264A (en) Combination of semiconductor interconnect
US6531337B1 (en) Method of manufacturing a semiconductor structure having stacked semiconductor devices
US6878570B2 (en) Thin stacked package and manufacturing method thereof
US5789803A (en) Semiconductor package
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
US6700206B2 (en) Stacked semiconductor package and method producing same
KR100239695B1 (ko) 칩 사이즈 반도체 패키지 및 그 제조 방법
JP3059097B2 (ja) 電子回路盤とその製造方法
KR100265566B1 (ko) 칩 스택 패키지
CN106298699A (zh) 封装结构以及封装方法
JPH0547958A (ja) 樹脂封止型半導体装置
JPH10335366A (ja) 半導体装置
JP3499392B2 (ja) 半導体装置
JPH1140601A (ja) 半導体装置の構造
JPH06204390A (ja) 半導体装置
JP2000124356A (ja) 半導体パッケ―ジ用部材，半導体パッケ―ジ及び半導体パッケ―ジ製造方法
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
KR960000221B1 (ko) 반도체 패키지
KR100352112B1 (ko) 칩싸이즈반도체패키지의구조및그제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070709

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080709

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090709

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100709

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110709

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120709

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees