KR19990023135A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR19990023135A
KR19990023135A KR1019980018023A KR19980018023A KR19990023135A KR 19990023135 A KR19990023135 A KR 19990023135A KR 1019980018023 A KR1019980018023 A KR 1019980018023A KR 19980018023 A KR19980018023 A KR 19980018023A KR 19990023135 A KR19990023135 A KR 19990023135A
Authority
KR
South Korea
Prior art keywords
insulating layer
semiconductor chip
semiconductor device
wirings
substrate
Prior art date
Application number
KR1019980018023A
Other languages
English (en)
Other versions
KR100286746B1 (ko
Inventor
신지 바바
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR19990023135A publication Critical patent/KR19990023135A/ko
Application granted granted Critical
Publication of KR100286746B1 publication Critical patent/KR100286746B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

적층된 복수의 절연층으로 되는 상부절연층, 중부절연층, 적층된 복수의 절연층으로 되는 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함되는 전체의 절연층의 각각의 상면에 설치된 복수의 배선 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 되는 BGA 기판과, 상기 복수의 배선에 각각 접속된 복수의 전극을 가지는 반도체칩을 포함하게 되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재하여 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되게 되는 반도체 장치에서, 상기 복수의 절연층의 재료가 반도체 장치가 실장된 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치.

Description

반도체 장치
본 발명은 반도체 장치의 패키지구조에 관한 것이고, 더 자세히는, 반도체 장치를 제품에 실장할 때의 땜납부에 사용되는 땜납볼이 매트릭스모양으로 기판의 이면에 배치된 BGA(Ball Grid Array)구조를 가지는 반도체 장치의 패키지구조에 관한 것 이다. 일반적으로, 예를들면 특개평 8-330474호공보에 개시된 바와 같이, 반도체소자의 패키징에는 플라스틱패키지, 금속패키지, 세라믹패키지가 쓰이고 있다. 이들중, 세라믹패키지는 절연성, 방열성, 내습성을 가지는 것에서 CMOS 게이트어레이와 ECL 게이트어레이등의 패키징에 사용되어 있다.
예를들면, 특개평 8-8359호공보에는 플라스틱패키지중, BGA 패키지가 표면실장형태패키지의 일종으로서 사용되고 있는 것이 개시되어 있다. BGA 패키지는 반도체칩을 배치하는 기판의 반도체칩측의 면에 땜납범프를 어레이모양으로 배치하고, 반도체칩과 반대측의 면에 구형의 땜납볼을 어레이형으로 배치하여, 기판의 표면에 반도체칩을 배치하며, 몰드수지 또는 포팅으로 봉지함으로써 제조되여, 특히 200핀을 넘는 다핀패키지로서 사용되는 것이다. 여기서, 기판의 이면에 외부전극으로 되는 땜납볼을 매트릭스모양으로 배치한 구조를 BGA 구조라고 한다. 또한, 반도체 장치를 이 BGA 구조에 의해서 패키징하는 것을 BGA 패키지라하고, BGA 구조가 되도록 절연층을 적층한 기판을 BGA 기판이라고 한다.
이 BGA 패키지의 경우, 기판의 재료로서는 유기재료가 사용되는 것이 있으나, 이 BGA 패키지의 반도체 장치를 실장기판에 표면실장하는 경우, 반도체칩과 BGA 기판과 실장기판과의 사이에서의 열팽창양의 차가 문제가 된다.
이 열팽창에 의해서 BGA 기판의 반도체칩과 반대측의 면에 설치되는 외부전극인 땜납볼, 및 반도체칩측의 면에 설치되는 땜납범프중, 최외주측만큼 BGA 기판의 열팽창량이 크기 때문, 열팽창에 의해서 생기는 스트레스가 가장 크고, 반도체칩과의 접합을 위한 땜납범프의 단선이나 반도체칩 그자체의 이탈이 생긴다고 하는 문제가 있다.
BGA 기판이 세라믹재료로 이루어지는 경우는, 일체소결법에 의해 층간의 접속배선에 관해서 미세한 배선설계가 가능하며, 기판내의 신호선의 배선은 임의로 할수있다. 그러나, 유기재료의 경우는 절연층을 우선 일층 형성하고, 이 절연층에 대하여 신호선을 배선하며, 층간의 접속을 얻는 비어홀을 형성하여, 그 위 층에 다음의 일층을 형성하여, 신호선 및 비어홀을 설치하는 제법(빌드엎법(buildup manufacturing method)이기 때문에, 배선설계의 제약이 많다. 이 때문에, 전술의 열팽창의 문제를 해결할 수 있는 BGA 구조의 재료 및 신호선의 배선형태가 얻어지지 않는다.
본 발명은 열팽창에의한 열스트레스가 생기더라도 땜납범프의 단선이나 반도체칩의 이탈이 없는 신뢰성이 높은 BGA 구조의 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명의 청구항1기재의 반도체 장치는 적층된 복수의 절연층으로 되는 상부 절연층, 중부절연층, 적층된 복수의 절연층으로 되는 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설정된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀를 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게되는 반도체 장치에 있어서,
상기 복수의 절연층의 재료가, 반도체 장치가 실장되는 실장기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치.
본 발명의 청구항2기재의 반도체 장치는 적층된 복수의 절연층으로 된 상부절연층, 중부절연층, 적층된 복수의 절연층으로 된 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함되는 전체의 절연층의 각각의 삼면에 설치된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼으로 되는 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되게 되는 반도체 장치에 있어서, 상기 복수의 전극이 상기 반도체칩의 링모양의 영역으로 설계되어, 최외주 및 최내주의 열상의 전극에 각각 전원 및 접지가 접속되는 것이다.
본 발명의 청구항3기재의 반도체 장치는, 적층된 복수의 절연층으로 되는 상부절연층, 중부절연층, 적층된복수의 절연층으로된 하부절연층, 상부절연층, 중부절연층 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설치된 복수의 배선 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각접속된 복수의 전극을 가지는 반도체칩과,
해당 반도체칩을 BGA 기판에 밀착시킨 봉지수지로 된 봉지부재와,
상기 반도체칩에서 발생된 열을 외부로 발산하는 히트 스프레더(heat spreader)와,
상기 BGA 기판 및 히트 스프레더사이에 소정의 간격을 설치하고 또 양자를 접합하기 위한 링을 포함하게 되며, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게 되는 반도체 장치에 있어서,
상기 복수의 절연층의 재료가 반도체 장치가 실장된 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치.
도 1은 본 발명의 반도체 장치의 실시의 형태를 나타내는 일부 절개 사시 설명도.
도 2는 본 발명의 반도체 장치의 실시의 형태를 나타내는 단면설명도.
도 3은 본 발명의 반도체 장치의 실시의 형태를 나타내는 공정단면설명도.
도 4는 본 발명의 반도체 장치의 실시의 형태를 나타내는 공정단면설명도.
도 5는 반도체칩표면에 링모양으로 설치된 땜납범프를 나타내는 평면설명도.
도면의 주요부분에 대한 부호의 설명
1 : BGA 기판 2 : 반도체칩
3 : 히트 스프레더 4 : 링
5 : 땜납범프 6 : 땜납볼
8 : 봉지부재 9 : 배선
12 : 비어홀 13 : 절연층
다음에, 본 발명의 반도체 장치의 구조의 실시 형태에 관해 설명한다.
(실시의 형태 1)
도면을 참조하면서, 본 발명의 반도체 장치의 일실시 형태에 관해 설명한다.
본 발명의 반도체 장치는, BGA 기판과, 해당 BGA 기판상에 배치되는 반도체칩과, 해당 반도체칩에서 발생한 열을 외부에 발산하는 히트 스프레더와, 상기 BGA 기판 및 히트 스프레더 사이에 소정의 간격을 설치하고 또 양자를 접합하기 위한 링으로된다. BGA 기판은 복수의 절연층이 포개진 다층구조 이며, 각 절연층에는 복수의 배선 및 비어홀이 설치된다. 상기 BGA 기판은 복수의 절연층을 포갤 때에 비어홀을 개재해서 소정의 배선을 서로 접속시킨 것이고, 복수의 배선을 절연층을 개재하여 입체적으로 교차 시킬 수 있어, 반도체 장치의 소형화를 실현할 수 있다. 도 1은 본 발명의 반도체 장치의 일예를 나타내는 일부 절개 사시설명도 이며, 도 2는 도 1중의 A-A선 단면에의한 단면구조 설명도이다. 도 1에 있어서, 1는 BGA 기판, 2는 반도체칩, 3은 히트 스프레더, 4는 링, 6은 땜납볼, 8은 봉지부재를 나타낸다. 또한, 도 2에 있어서, 도 1와 동일한 개소는 같은 부호를 사용하여 나타내고 있다. 또한, 도 2에 있어서, 5는 땜납범프, 5c는 최외주의 열상의 땜납범프(이하, 간단히 「최외주땜납범프」라고 한다), 5d는 최내주의 열상의 땜납범프(이하, 간단히 「최내주땜납범프」라고 한다), 7a는 제1의 접착층, 7b는 제2의 접착층, 9는 배선, 12는 비어홀 이며, 13은 절연층이다. 제1의 접착층7a는 BGA 기판1 및 링4, 및 히트 스프레더3, 및 링4을 각각 접착하고 있다. 제2의 접착층7b는, 반도체칩2, 및 히트 스프레더3를 접착하고 있다.
BGA 기판1에 설정된 각 배선(도시하지 않음)은 반도체 장치의 외부전극(도시하지 않음)에 전기적으로 접속되어 있다. 땜납볼6은 땜납재로 되고, 반도체 장치의 외부전극에 전기적으로 접속된다. 반도체칩2의 복수의 전극(도시하지 않음)은 각각 BGA 기판1의 소정의 배선에 전기적으로 접속된다. 해당 접속은, 예를들면, 반도체칩2의 각 전극표면 및 BGA 기판1의 각 배선에 접속된 전극표면에 땜납범프를 미리 설치하고, 해당 땜납범프를 사용하여 납땜함에 의해 실현된다. 봉지부재8은 봉지수지로 되고, 반도체칩2를 BGA 기판1에 밀착시키기 위해서 설치된다.
또한, 링4은 판모양의 부재 중앙에 개구부가 설치된 것이다. 상기 개구부의 형상은 반도체칩2의 형상에 따라서 정해진다. 히트 스프레더3의 형상은 BGA 기판1의 형상과 같은 박판모양이다. 또한, 반도체칩2, 및 히트 스프레더3, BGA 기판1 및 링4, 및 히트 스프레더3 및 링4은 접착제를 사용하여 접착된다. 반도체칩2, 및 히트 스프레더3를 접착하는 접착제는 내열성이 좋고, 비용적으로 장점이 있는 에폭시 접착제가 이용된다. 한편, BGA 기판1 및 링4, 및 히트 스프레더 및 링4을 접착하는 접착제로 해서는 반도체칩2에의 스트레스를 완화시키는 영율(Young's modulus) (E)이 작은 실리콘계접착제가 이용된다.
땜납범프5는 반도체칩의 표면중앙부를 제외한 링모양의 영역에 매트릭스형 또는 지그재그모양으로 설치되어 있다. 또한, 땜납범프5는 반도체칩2의 외부전극 및 BGA 기판1의 표면측의 전극을 접합하여, 땜납볼6은 BGA 기판1의 이면측의 외부전극과 실장기판을 접합한다. 이렇게하여, 반도체칩과 실장기판과의 사이에서, 배선9 및 비어홀12을 개재하여 전원의 입력이나 신호의 입출력이 행해지는 구조가 실현된다.
본 발명의 반도체 장치의 BGA 기판1은 전술한 열팽창의 문제를 해결하기 위해서, 실장기판의 열팽창특성에 맞춘 유기재료에 의해서 형성되어 있다. 열팽창특성은 여기서는 선팽창계수로 표시되는 것으로 한다. 또한, BGA 기판은 복수의 절연층으로 되나, BGA 기판전체로해서의 선팽창계수로해서 나타낸다. 열팽창에 관해서, 실장기판의 재료는 예를들면, FR4 (ASTM D-1867규격에의한 유리포기재에폭시수지(glass cloth base epoxy resin)))또는, BT레진(상품명. 미쓰비시가스화학(주)제수지)등이 사용되어고 있고, 그 선팽창계수는 1×10-5∼2×10-5/℃의 범위이다. 따라서, BGA 기판의 재료로 해서는, 그 선팽창계수를 실장신뢰성의 점에서 1×l0-5∼6 ×10-5/℃의 범위의 것이 이용된다. 상기 BGA 기판은 도 2에 나타낸 바와 같이 실장기판으로 해서 사용되는 FR4나 BT 레진으로 되는 코어재1a의 양측에는 선팽창계수1×10-5∼6×10-5/℃의 빌드엎 절연층1b가 적층되어 있다. BGA 기판전체로 해서의 선팽창계수는 1×10-5∼2×10-5/℃ 이며, 또한, BGA 기판내부에서의 신뢰성유지(각 코어재1의 사이의 박리방지)를 위해, 빌드엎 절연층1b의 선팽창계수를 1×10-5∼6×10-5/℃로 한다.
이에 의해 실장신뢰성이 향상함과 동시에 BGA 기판자신의 신뢰성이 향상한다. BGA 기판의 재료에는 에폭시수지 및 (또는)테트라플루오로에틸렌수지를 사용한다. 에폭시수지란 에폭시수지에 유리섬유 또는 아크릴수지등을 혼입시킨 것을 말한다. 또한, 테트라플루오로에틸렌수지란 테트라플루오로에틸렌수지에 아크릴수지등을 혼입시킨 것을 말 한다.
BGA 기판의 재료로 해서 유기재료를 사용하는 장점은, ① 실장신뢰성이 향상 하고, ② 저비용화가 실현되고, 또, ③ 비유전률 ε이 3∼5이하의 절연층이 형성할 수 있는 고속대응이 가능한 반도체 장치가 얻어지는 것이다.
다음에, 반도체 장치의 제법에 관해서 설명한다. 도 3 및 도 4는 본 발명의 반도체 장치의 제법의 일례를 나타내는 공정단면 설명도이다. 도 3 및 도 4에 있어서, 도 1 및 도 2와 동일한 개소는 같은 부호를 사용하여 나타내었다. 또, 5a는 반도체칩2에 포함되는 외부전극(도시하지 않음)에 전기적으로 접속된 제1의 땜납범프, 5b는 BGA 기판1에 설치된 복수 배선의 외부전극(도시하지 않음)에 전기적으로 접속된 제2의 땜납범프를 나타낸다.
우선, 반도체칩2에 포함되는 전극상에 제1의 땜납범프5a를 설치하고, 같은 모양으로, BGA 기판1의 복수의 배선의 일단부상에 제2의 땜납범프5b를 설치한다(도 3(a)참조). 계속하여, BGA 기판1 표면중 제2의 땜납범프5b가 형성된 영역에 융제재를 도포한다. BGA 기판1상에 반도체칩2을 옮겨놓고, 제1의 땜납범프5a 및 제2의 땜납범프5b를 접촉시킨 상태로, BGA 기판1 및 반도체칩2을 열처리로(소위 리플로우로)안에 투입한다. 그 결과, 제1의 땜납범프5a 및 제2의 땜납범프5b가 녹아, 서로 접촉되어 있는 제1의 땜납범프5a 및 제2의 땜납범프5b가 일체로 된다. 도 3에서는 제1의 땜납범프 및 제2의 땜납범프가 일체가 된 것을 땜납범프5로 해서 나타내고 있다. 상기 땜납범프5에 의해, 반도체칩2에 포함되는 전극과 BGA 기판1의 복수의 배선이 전기적으로 접속된다(도3(b)참조). 또한, 융제재의 세정을 행한 후, 제1의 접착층7a에 의해 BGA 기판1에 링4을 접착한다(도3(c)참조). 다음에, BGA 기판1 및 반도체칩2사이의 간격부에 봉지수지를 주입하여 굳힌 봉지부재8를 형성하고, 반도체칩2을 BGA 기판1에 밀착시킨 상태로 고정한다. 계속해서, 반도체칩2 상표면에 접착제를 도포하여 제2의 접착층7b를 설치한다(도4(a)참조). 링4상 표면에 접착제를 도포하여 제1의 접착층7a를 설치한 후, 반도체칩2 및 링4상에 히트 스프레더3를 실어, 반도체칩2 및 링4에 히트 스프레더3를 접착한다(도4(b)참조). 최후로, BGA 기판1의 복수 배선의 다른 단부에 접속된 반도체 장치의 외부전극상에 땜납볼6을 설치하여, 반도체 장치를 얻는다(도4(c)참조).
이와 같이, 복수의 절연층으로 되는 플라스틱기판의 재료가, 실장기판의 열팽창특성에 맞추어진 유기재료로 형성되기때문에, 열스트레스에 대한 신뢰성이 향상된 반도체 장치가 얻어진다.
(실시의 형태 2)
도 2에 나타난 땜납범프는 반도체칩표면의 주연부인 링모양의 영역에 설치되어있다. 도5는 반도체칩표면에 링모양으로 설치된 땜납범프를 나타내는 평면설명도이다. 도 1, 및 도 2는 동일한 개소는 같은 부호를 사용하여 나타내었다. 최외주 땜납범프50는 링모양의 영역의 최외주의 열상에 위치시키고 있기 때문에, 반도체칩의 열팽창 및 BGA 기판의 열팽창이 각각 생겼을 때에, 그 차가 가장 커져, 땜납범프의 단선이 생기기 쉽다. 또한, 최내주 땜납범프5d는 링모양의 영역의 최내주의 열상에 위치시키고 있기때문에, 봉지부재의 열수축에의한 스트레스가 크고, 땜납범프의 단선이 생기기 쉽다.
이와 같이, 최외주땜납범프 및 최내주땜납범프는 열팽창이나 열수축에의한 스트레스가 크기 때문에 단선이 생기기 쉽다고 하는 문제가 있다. 본 실시의 형태는 이러한 문제를 고려하여, 반도체칩에의 전원입력을 위한 배선 및 접지의 배선을 상기 최외주땜납범프5c 및 최외주로부터 2열번째의 땜납범프, 및 최내주 땜납범프5d에 접속할 수 있도록 절연층상의 배선 및 절연층사이의 비어홀의 위치관계를 맞춘 것이다. 전원입력을 위한 배선 및 접지의 배선은, 각각 예비배선을 동반하고 있기 때문에, 반도체칩의 열팽창 및 BGA 기판의 열팽창에 의해 땜납범프의 접합에 문제가 생기더라도 반도체칩의 동작기능에 영향을 주는 것은 전혀 없다. 또한, 최외주 땜납범프에 관하여, 반도체칩의 4개소의 각부는 열스트레스가 가장 크기 때문에, 땜납범프에 의한 접속을 하지 않은 것이 바람직하다. 본 실시의 형태에 의해 열스트레스에 대한 신뢰성이 향상한 반도체 장치가 얻어진다.
(실시의 형태 3)
실시의 형태 1 및 실시의 형태 2에서는 반도체 장치의 일예로서 히트 스프레더 및 링을 포함하여 되는 반도체 장치를 설명하였지만, 반도체 장치가 히트 스프레더 및 링을 포함하지 않은 반도체 장치로 있더라도 동일한 효과가 얻어진다.
본 발명의 청구항1기재의 반도체 장치는 적층된 복수의 절연층으로 되는 상부 절연층, 중부절연층, 적층된 복수의 절연층으로 되는 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설치된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게되는 반도체 장치에 있어서, 상기 복수의 절연층의 재료가 반도체 장치가 실장되는 실장 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치를 얻을수 있다.
본 발명의 청구항2기재의 반도체 장치는 적층된 복수의 절연층으로 된 상부절연층, 중부절연층, 적층된 복수의 절연층으로 된 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함되는 전체의 절연층의 각각의 상면에 설치된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 되는 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되게 되는 반도체 장치에 있어서, 상기 복수의 전극이 상기 반도체칩의 링모양의 영역으로 설치되어, 최외주 및 최내주의 열상의 전극에 각각 전원, 및 접지가 접속되므로서, 열스트레스에 대한 신뢰성이 향상된 반도체 장치를 얻을수 있다.
본 발명의 청구항3기재의 반도체 장치는, 적층된 복수의 절연층으로 되는 상부절연층, 중부절연층, 적층된복수의 절연층으로된 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설치된 복수의 배선 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속된 복수의 전극을 가지는 반도체칩과, 해당 반도체칩을 BGA 기판에 밀착시킨 봉지수지로 된 봉지부재와, 상기 반도체칩에서 발생된 열을 외부로 발산하는 히트 스프레더와, 상기 BGA 기판 및 히트 스프레더 사이에 소정의 간격을 설치하고 또 양자를 접합하기 위한 링을 포함하게 되며, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게 되는 반도체 장치에 있어서, 상기 복수의 절연층의 재료가 반도체 장치가 실장된 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치로 되므로서, 열스트레스에 대한 신뢰성이 향상된 반도체 장치를 얻을수 있다.

Claims (3)

  1. 적층된 복수의 절연층으로 되는 상부 절연층, 중부절연층, 적층된 복수의 절연층으로 되는 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설치된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게되는 반도체 장치에 있어서,
    상기 복수의 절연층의 재료가 반도체 장치가 실장되는 실장 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치.
  2. 적층된 복수의 절연층으로 된 상부절연층, 중부절연층, 적층된 복수의 절연층으로 된 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함되는 전체의 절연층의 각각의 상면에 설치된 복수의 배선, 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 되는 BGA 기판과, 상기 복수의 배선에 각각 접속되는 복수의 전극을 가지는 반도체칩을 포함하게되고, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속되게 되는 반도체 장치에 있어서,
    상기 복수의 전극이 상기 반도체칩의 링모양의 영역으로 설치되어, 최외주 및 최내주의 열상의 전극에 각각 전원, 및 접지가 접속되는 반도체 장치.
  3. 적층된 복수의 절연층으로 되는 상부절연층, 중부절연층, 적층된복수의 절연층으로된 하부절연층, 상부절연층, 중부절연층, 및 하부절연층에 포함된 전체의 절연층의 각각의 상면에 설치된 복수의 배선 및 상기 하부절연층의 외측표면상에 설치된 복수의 땜납볼로 된 BGA 기판과,
    상기 복수의 배선에 각각 접속된 복수의 전극을 가지는 반도체칩과, 해당 반도체칩을 BGA 기판에 밀착시킨 봉지수지로 된 봉지부재와,
    상기 반도체칩에서 발생된 열을 외부로 발산하는 히트 스프레더와,
    상기 BGA 기판 및 히트 스프레더 사이에 소정의 간격을 설치하고 또 양자를 접합하기 위한 링을 포함하게 되며, 상기 전체의 절연층의 각각에 설치된 비어홀을 개재해서 상기 반도체칩과 상기 땜납볼이 전기적으로 접속하게 되는 반도체 장치에 있어서, 상기 복수의 절연층의 재료가 반도체 장치가 실장된 기판의 열팽창특성에 맞춘 유기재료로 되는 반도체 장치.
KR1019980018023A 1997-08-28 1998-05-19 반도체 장치 KR100286746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23192797A JP4190602B2 (ja) 1997-08-28 1997-08-28 半導体装置
JP231927 1997-08-28

Publications (2)

Publication Number Publication Date
KR19990023135A true KR19990023135A (ko) 1999-03-25
KR100286746B1 KR100286746B1 (ko) 2001-04-16

Family

ID=16931250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018023A KR100286746B1 (ko) 1997-08-28 1998-05-19 반도체 장치

Country Status (3)

Country Link
JP (1) JP4190602B2 (ko)
KR (1) KR100286746B1 (ko)
DE (1) DE19821916C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708041B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6091603A (en) * 1999-09-30 2000-07-18 International Business Machines Corporation Customizable lid for improved thermal performance of modules using flip chips
FR2803435A1 (fr) * 1999-12-30 2001-07-06 Schlumberger Systems & Service Procede de montage en flip-chip de circuits integres sur des circuits electriques
JP4715035B2 (ja) * 2001-05-28 2011-07-06 パナソニック電工株式会社 半導体装置
US6979894B1 (en) 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
KR20030060268A (ko) * 2002-01-08 2003-07-16 주식회사 심텍 본딩패드 접속용 비아홀을 이용한 비지에이 반도체패키지의 제조방법 및 그 구조
JP4072523B2 (ja) 2004-07-15 2008-04-09 日本電気株式会社 半導体装置
JP5017881B2 (ja) * 2006-02-17 2012-09-05 日本電気株式会社 半導体装置
JP4953132B2 (ja) * 2007-09-13 2012-06-13 日本電気株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3871015A (en) * 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform connector joints
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JPH088359A (ja) * 1994-06-21 1996-01-12 Hitachi Ltd 半導体集積回路装置
US5487218A (en) * 1994-11-21 1996-01-30 International Business Machines Corporation Method for making printed circuit boards with selectivity filled plated through holes
JP3450477B2 (ja) * 1994-12-20 2003-09-22 富士通株式会社 半導体装置及びその製造方法
JPH08330474A (ja) * 1995-03-31 1996-12-13 Toshiba Corp 半導体用パッケージ
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
WO1998011605A1 (fr) * 1995-06-19 1998-03-19 Ibiden Co., Ltd. Carte de circuit permettant le montage de pieces electroniques
JP3294740B2 (ja) * 1995-07-31 2002-06-24 富士通株式会社 半導体装置
JP3534501B2 (ja) * 1995-08-25 2004-06-07 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100708041B1 (ko) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법

Also Published As

Publication number Publication date
JP4190602B2 (ja) 2008-12-03
KR100286746B1 (ko) 2001-04-16
JPH1174417A (ja) 1999-03-16
DE19821916C2 (de) 2002-01-10
DE19821916A1 (de) 1999-03-11

Similar Documents

Publication Publication Date Title
US6396136B2 (en) Ball grid package with multiple power/ground planes
US6037665A (en) Mounting assembly of integrated circuit device and method for production thereof
US6294831B1 (en) Electronic package with bonded structure and method of making
US6114763A (en) Semiconductor package with translator for connection to an external substrate
JP3177570B2 (ja) 電子部品パッケージ
US5796169A (en) Structurally reinforced ball grid array semiconductor package and systems
US7514776B2 (en) Semiconductor/printed circuit board assembly, and computer system
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US6317333B1 (en) Package construction of semiconductor device
KR100200254B1 (ko) 반도체 장치 및 그 제조 방법
KR20010062512A (ko) 멀티 플립칩 반도체 어셈블리
KR20050002220A (ko) 적층형 볼 그리드 어레이 패키지 및 그 제조방법
KR100286746B1 (ko) 반도체 장치
KR100334449B1 (ko) 반도체장치의형성방법
KR20050021905A (ko) 반도체 장치용 패키지
JP4372749B2 (ja) 半導体装置
KR19990069447A (ko) 반도체 패키지와 그 제조방법
JPH11204692A (ja) 半導体装置
KR100195505B1 (ko) 탭(tab) 테이프의 상.하면에 인쇄회로기판이 접착된 반도체 칩 패키지 및 제조 방법
KR100230919B1 (ko) 반도체 패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
JPH0669371A (ja) Ｐｇａパッケージ
KR100206946B1 (ko) 적층형 패키지의 실장구조
KR20030042819A (ko) 반도체 패키지 및 상기 반도체 패키지를 적층한 적층형반도체 패키지, 이를 제조하는 제조방법
KR19980025868A (ko) 메탈 볼 그리드 어레이 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160108

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170110

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 18

EXPY Expiration of term