JPH0760837B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0760837B2
JPH0760837B2 JP2062037A JP6203790A JPH0760837B2 JP H0760837 B2 JPH0760837 B2 JP H0760837B2 JP 2062037 A JP2062037 A JP 2062037A JP 6203790 A JP6203790 A JP 6203790A JP H0760837 B2 JPH0760837 B2 JP H0760837B2
Authority
JP
Japan
Prior art keywords
lead
frame
power supply
semiconductor element
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2062037A
Other languages
English (en)
Other versions
JPH03263334A (ja
Inventor
一市 米中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2062037A priority Critical patent/JPH0760837B2/ja
Priority to US07/667,335 priority patent/US5089879A/en
Priority to DE69114554T priority patent/DE69114554T2/de
Priority to EP91103751A priority patent/EP0447922B1/en
Publication of JPH03263334A publication Critical patent/JPH03263334A/ja
Publication of JPH0760837B2 publication Critical patent/JPH0760837B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は樹脂封止型半導体装置、特に半導体素子上に同
じ電位又は信号を供給しようとする複数の電極が互いに
離れた位置に存在している場合に、この複数の電極に１
つのリードから同じ電位又は信号を供給できるようにし
た樹脂封止型半導体装置に関する。
（従来の技術） 従来、上記樹脂封止型半導体装置、例えば、DIP（Dual
lnline Package）としては、第８図乃至第11図に示すも
のが一般に知られている。
即ち、２列に平行に延びるフレーム枠２の中間に、矩形
状のダイパッド３を吊りピン４を介して保持するととも
に、外部との電気信号をやりとりするための端子である
複数のリード５をタイバー６で保持して上記ダイパッド
３の周囲に沿って配置し、更にこの各リード５の内方端
部に金又は銀メッキを施してメッキ部７を形成してリー
ドフレーム１を構成する。そして、第９図に示すよう
に、このリードフレーム１のダイパット３の上面のほぼ
中央に、周縁部に複数の電極パッド９を設けた半導体素
子８を搭載する。
この状態で、第10図に示すように、この半導体素子８の
周縁部に備えられた各電極パッド９と上記各リード５の
内方端部に形成されたメッキ部７とを、ボンディングワ
イヤ10で電気的に接続し、しかる後、第11図に示すよう
に、各リード５の外側部分を除いた全体をモールド樹脂
11で樹脂封止し、更に各リード５及び吊りピン４をリー
ドフレーム１のフレーム枠２から切り離した後、タイバ
ー６の除去及びリード５の曲げ加工を施して半導体装置
を構成したものである。
なお、上記半導体素子８は、同図に示すように、ダイパ
ッド３の上面に導電性又は非導電性の接着剤であるマウ
ントペースト12を介して接着（マウント）されている。
近年、半導体素子のサイズ縮小化のため、配線の微細化
が進められ、この結果、配線抵抗が高くなってノイズの
問題が顕在化する傾向にある。特に、例えば半導体素子
の電源配線は、半導体素子の面積の大部分を占めるた
め、サイズ縮小化のためには必要以上に細くすることが
要求されるが、このように細くするとノイズの問題が顕
著に現れてしまう。
このように、ノイズが生じてしまうと、半導体装置の動
作スピードを早くすることが困難となってしまう この対策として、例えば電源をとる電極（電源パッド）
を半導体素子上に複数個設け、この各電源パッドと電源
をとるリード（電源リード）とを夫々直接電気的に接続
することにより、この電源パッドから半導体素子上に形
成されている素子までの距離を短くし、この電源パッド
と素子間の配線抵抗を低くすることが提案されている。
（発明が解決しようとする課題） しかしながら、電源をとるリード（電源リード）が例え
ば１本に限られ、しかも半導体素子上に電源をとる電極
（電源パッド）が互いに離れた位置に複数存在する場
合、例えば１つの電源パッドが上記電源リードの近辺に
存在し、他の電源パッドが上記１の電源パッドと半導体
素子を挟んで反対側の位置にある場合等においては、他
のリードが存在する関係で、電源リードを他の電源パッ
ドまで引き回すことができなかった。
即ち、このような半導体装置を構成することは不可能で
あるのが現状であった。
なお、上記１つの電源リードと複数の電源パッドとの関
係に限ることなく、他の信号をとる１つのリードとこの
信号を受ける複数の電極との関係に対しても同様のこと
がいえる。
本発明は上記に鑑み、電源又は信号をとるリードが限ら
れ、しかも半導体素子上にこの１つのリードと接続すべ
き複数の電極が互いに離れて存在していても、半導体素
子の組立てを可能としたものを提供することを目的とす
るする。
〔発明の構成〕
（課題を解決するための手段） 上記目的を達成するため、本発明に係る樹脂封止型半導
体装置は、リードフレームのダイパッド上に半導体素子
を搭載するとともに、上記リードフレームの各リード内
方端部と半導体素子の周縁部に備えられた各電極とを電
気的接続して半導体素子全体を樹脂で封止した樹脂封止
型半導体装置において、 上記リード内方端部は上記ダイパッドの側端縁の上方へ
の延長線上の少くとも近傍まで延びているとともに、上
記リード内方端部は上記半導体素子の上面より上方にあ
り、 上記半導体素子の上方に少なくとも１本の配線用リード
を配置し、少なくとも１つのリードと半導体素子上の２
つ以上の電極とをこの配線用リードを介して電気的に接
続して半導体素子全体を樹脂で封止したものである。
（作用） 上記のように構成した本発明によれば、例えば電源をと
る１つのリード（電源リード）と、この電源リードの近
辺に存在する１つの電極（電源パッド）とを電気的に接
続して半導体素子のこの電源パッドに電源を供給すると
ともに、他のリードと接触してしまうことがないよう半
導体素子の上方に配置された配線用リードを介して、上
記１つの電源パッドから離れた位置にある他の電極（電
源パッド）と上記電源リードとを電気的に接続すること
により、この他の電源パッドにも上記１つの電源リード
から電源を供給することができ、これにより、１つのリ
ードから半導体素子上に離れて存在する複数の電極に同
一の電位又は信号を供給することができる。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図及び第２図に示すように、矩形状のダイパッド33
を吊りピン34を介して保持したリードフレーム21の該ダ
イパット33の上面のほぼ中央には、マウントペースト12
を介して半導体素子51が搭載され、各リード43と半導体
素子51の電極パッド52とはボンディングワイヤ10で電気
的に接続されてているとともに、半導体素子51の上方に
は、配線用リード46が配置され、半導体素子51全体はモ
ールド樹脂11で樹脂封止されている。
上記リードフレーム21は、第３図に示すベッドフレーム
31と、第４図に示すリード部フレーム41の２枚の板材を
所定の位置に位置合わせして重合させることによって構
成されている。
即ち、ベッドフレーム31は、２列に平行に延びるフレー
ム枠32のほぼ中間に、矩形状のダイパット33を吊りピン
34を介して保持するとともに、この吊りピン34を下方に
屈曲させ、これによってダイパッド33のなす平面がフレ
ーム枠32のなす平面より下方に位置するようなされてい
る。
また、リード部フレーム41は、２列に平行に延びるフレ
ーム枠42の内部に、上記ベッドフレーム31と重合させた
時にこのダイパット33の周囲に沿った位置に複数のリー
ド43が位置するようタイバー44を介して該複数のリード
43を保持し、更にこの各リードのうちの１つをVSS電位
（グランド電位）を供給するVSS電源リード（電源リー
ド）43′となすとともに、この電源リード43′に連続し
て横方向に延び他方のフレーム枠42まで達し、所定の位
置にボンディングポスト45を形成した配線用リード46を
この電源リード43′に一体に連接し、更にこの各リード
43の内方端部金又は銀メッキを施してメッキ部47を形成
し、更にボンディングポスト45にもメッキを施したもの
である。
半導体素子51は、第５図にその平面を示すように、周縁
部に複数の電極パッド52が設けられているとともに、こ
の電極パッド52の内、互いに長さ方向に対向する位置の
２個の電源パッドは、VSS電位（グランド電位）を必要
とするVSS電極パッド（電源パッド）52′,52″となされ
ている。
このように半導体素子51上に２つの電源パッド52′,5
2″が互いに離れて存在する場合、従来例においては、
この両電源パッド52′,52″と１つの電源リードとを電
気的に接続することができなかったのであるが、本実施
例をこれを可能としたものである。
即ち、第５図に示すように、上記ベッドフレーム31のダ
イパット33の上面のほぼ中央に上記半導体素子51をマウ
ントペースト12を介して搭載し、しかる後、第６図に示
すように、この上に上記リード部フレーム41をフレーム
枠32,42同志を決められた位置にて重合させて、例えば
溶接機を用いて両者を貼り合わせる。
これによって、２枚の板体であるベッドフレーム31とリ
ード部フレーム41によってリードフレーム21を構成する
とともに、この内部、即ちダイパット33の上面に半導体
素子51を搭載させ、半導体素子51の各電極パッド52の上
方の周囲に各リード43を位置させ、更に半導体素子51の
上方を配線用リード46が横切るようになすことができ
る。
そして、この時、電源リード43′は、電源パッド52′の
周囲に位置し、更にこの電源リード43′に連接された配
線用リード46は、半導体素子51の上方を他のリード43に
邪魔されることなく引き回されて、この配線用リード46
に設けられたボンディングポスト45が電源パッド52″の
近辺まで無理なく達することになる。
従って、第７図に示すように、電源リード43′と電源パ
ッド52′をボンディングワイヤ10で電気的に接続するこ
とにより、電源パッド52′にVSS電位を供給することが
でき、又配線用リード46は電源リード43′と接合されて
いるので、配線用リード46はVSS電位となっている為、
配線用リード46のボンディングポスト45と他の電源パッ
ド52″とをボンディングワイヤ10で電気的に接続するこ
とで、この他の電源パッド52″にもVSS電位を供給する
ことができる。
これにより、電源をとる１つの電源リード43′と、この
電源リード43′の近辺に存在する電源パッド52′とを電
気的に接続して半導体素子51のこの電源パッド52′にV
SS電源を供給するとともに、他のリード43と接触してし
まうことがないよう半導体素子51の上方に配置された配
線用リード46を介して、上記電源パッド52′から離れた
位置にある他の電源パッド52″と上記電源リード43′と
を電気的に接続することにより、この他の電源パッド5
2″にも上記１つの電源リード43′からVSS電源を供給す
ることができることになる。
更に、同図に示すように、他の電極パッド52とリード43
のメッキ部47とをボンディングワイヤ10で電気的に接続
する。
そして、リード43、43′の外側部分を除いた全体をモー
ルド樹脂11で樹脂封止し、更に各リード43、43′及び吊
りピン34をリードフレーム21のフレーム枠32,42から切
り離した後、タイバー44の除去及びリード43、43′へ曲
げ加工を施して第１図及び第２図に示す半導体装置を構
成するのである。
なお、上記実施例は、１の電源リードから２つの電源パ
ッドに電源を供給するようにした例を示しているが、例
えば電源リード又は配線用リードに形成したボンディン
グポストの近辺の一方又は双方に同一の電位をとる複数
の電源パッドが存在するような場合には、この複数の電
源パッドと電源リード又は配線用リードのボンディング
ポストとを個々にボンディングワイヤ等で電気的に接続
するようにすることもできる。
また、上記電源リードに限ることなく、例えば他の信号
を取る１つのリードに対しても、上記と同様にして、こ
の信号を複数の電源パッドに供給するようにすることが
できる。
更に、配線用リードは、１個に限ることなく、段差等を
設けたり所定間隔離間させたりして、互いに接触しない
ようにした２本以上のものを使用し、各配線用リードを
上記と同様に構成するようにすることもできる。
〔発明の効果〕 本発明は上記のような構成であるので、半導体素子の複
数の電極に１のリードから同電位又は同信号を供給する
ことができ、これによって、半導体素子の配線の微細化
による配線抵抗の問題、即ち電源及び信号のノイズ発生
の問題に対し、半導体素子上に複数の同一電位または電
極パッドを設けるという対策を施すことが可能となるば
かりでなく、半導体素子の設計に自由度を大幅に向上さ
せることができるといった効果がある。
【図面の簡単な説明】
第１図乃至第７図は本発明の一実施例を示し、第１図は
透視図、第２図は第１図のII−II′線断面図、第３図及
び第４図はリードフレームを構成するベッドフレーム及
びリード部フレームを夫々示す平面図、第５図はベッド
フレーム上に半導体素子を搭載した状態の平面図、第６
図は第５図に示すベッドフレーム上にリード部フレーム
を重ね合わせた状態を示す平面図、第７図は更にワイヤ
ボンディングを施した状態を示す平面図、第８図乃至第
11図は従来例を示し、第８図はフードフレームを示す平
面図、第９図はリードフレーム上に半導体素子を搭載し
た状態を示す平面図、第10図は更にワイヤボンディング
を施した状態を示す平面図、第11図は第２図相当図であ
る。 10……ボンディングワイヤ、11……モールド樹脂、12…
…マウントペースト、21……リードフレーム、31……ベ
ッドフレーム、32……ベッドフレームのフレーム枠、33
……ダイパッド、34……吊りピン、41……リード部フレ
ーム、42……リード部フレームのフレーム枠、43……リ
ード、43′……電源リード、45……ボンディングポス
ト、46……配線用リード、51……半導体素子、52……電
源パッド、52′,52″……電源パッド。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】リードフレームのダイパッド上に半導体素
    子を搭載するとともに、上記リードフレームの各リード
    内方端部と半導体素子の周縁部に備えられた各電極とを
    電気的接続して半導体素子全体を樹脂で封止した樹脂封
    止型半導体装置において、 上記リード内方端部は上記ダイパッドの側端縁の上方へ
    の延長線上の少くとも近傍まで延びているとともに、上
    記リード内方端部は上記半導体素子の上面より上方にあ
    り、 上記半導体素子の上方に少なくとも１本の配線用リード
    を配置し、少なくとも１つのリードと半導体素子上の２
    つ以上の電極とをこの配線用リードを介して電気的に接
    続して半導体素子全体を樹脂で封止したことを特徴とす
    る樹脂封止型半導体装置。
  2. 【請求項２】上記リードフレームは、フレーム枠の中間
    にこのフレーム枠のなす平面より下方に位置するダイパ
    ッドを有するベッドフレームと、上記ベッドフレームと
    上記フレーム枠において重合させたときに上記ダイパッ
    トの周囲に沿う位置にくる複数のリードを有するリード
    部フレームとを備え、 上記リードフレームは、上記ベッドフレームと上記リー
    ド部フレームとを重合させて形成されていることを特徴
    とする請求項１に記載の樹脂封止型半導体装置。
JP2062037A 1990-03-13 1990-03-13 樹脂封止型半導体装置 Expired - Fee Related JPH0760837B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2062037A JPH0760837B2 (ja) 1990-03-13 1990-03-13 樹脂封止型半導体装置
US07/667,335 US5089879A (en) 1990-03-13 1991-03-11 Resin seal type semiconductor device
DE69114554T DE69114554T2 (de) 1990-03-13 1991-03-12 Halbleiteranordnung des Harzverkapselungstyps.
EP91103751A EP0447922B1 (en) 1990-03-13 1991-03-12 Resin seal type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2062037A JPH0760837B2 (ja) 1990-03-13 1990-03-13 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JPH03263334A JPH03263334A (ja) 1991-11-22
JPH0760837B2 true JPH0760837B2 (ja) 1995-06-28

Family

ID=13188570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2062037A Expired - Fee Related JPH0760837B2 (ja) 1990-03-13 1990-03-13 樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US5089879A (ja)
EP (1) EP0447922B1 (ja)
JP (1) JPH0760837B2 (ja)
DE (1) DE69114554T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102515082A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种单载体mems器件封装件及其生产方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538717B2 (ja) * 1990-04-27 1996-10-02 株式会社東芝 樹脂封止型半導体装置
EP0468379B1 (en) * 1990-07-21 1999-11-17 Mitsui Chemicals, Inc. Semiconductor device having a package
JP2501953B2 (ja) * 1991-01-18 1996-05-29 株式会社東芝 半導体装置
JPH05144992A (ja) * 1991-11-18 1993-06-11 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
JP2866572B2 (ja) * 1994-02-07 1999-03-08 三菱電機株式会社 半導体製造方法
JP3462921B2 (ja) * 1995-02-14 2003-11-05 三菱電機株式会社 半導体装置
EP0887850A3 (en) 1997-06-23 2001-05-02 STMicroelectronics, Inc. Lead-frame forming for improved thermal performance
US20030151120A1 (en) * 2000-06-28 2003-08-14 Hundt Michael J. Lead-frame forming for improved thermal performance
US20040109525A1 (en) * 2002-12-09 2004-06-10 Chieng Koc Vai Chieng Aka Michael Automatic chip counting system (process)
US8120537B2 (en) * 2008-05-09 2012-02-21 Viasat, Inc. Inclined antenna systems and methods
US20090278762A1 (en) * 2008-05-09 2009-11-12 Viasat, Inc. Antenna Modular Sub-array Super Component

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6011462B2 (ja) * 1977-01-31 1985-03-26 日本電気株式会社 半導体装置
JPS58207657A (ja) * 1982-05-28 1983-12-03 Fujitsu Ltd 半導体装置及びその製造方法
JPS6080230A (ja) * 1983-10-07 1985-05-08 Akita Denshi Kk 半導体装置およびその製法
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
JPS63169051A (ja) * 1987-01-05 1988-07-13 Nec Corp 半導体装置
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
US4985751A (en) * 1988-09-13 1991-01-15 Shin-Etsu Chemical Co., Ltd. Resin-encapsulated semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102515082A (zh) * 2011-12-31 2012-06-27 天水华天科技股份有限公司 一种单载体mems器件封装件及其生产方法

Also Published As

Publication number Publication date
DE69114554T2 (de) 1996-05-02
EP0447922A1 (en) 1991-09-25
JPH03263334A (ja) 1991-11-22
DE69114554D1 (de) 1995-12-21
US5089879A (en) 1992-02-18
EP0447922B1 (en) 1995-11-15

Similar Documents

Publication Publication Date Title
JP2535651B2 (ja) 半導体装置
EP0590986B1 (en) Lead-on-chip lead frame
JPH0760837B2 (ja) 樹脂封止型半導体装置
JP3154579B2 (ja) 半導体素子搭載用のリードフレーム
US4534105A (en) Method for grounding a pellet support pad in an integrated circuit device
TWI427749B (zh) Semiconductor device
JP3570165B2 (ja) 表示装置
JP3851845B2 (ja) 半導体装置
JP2917607B2 (ja) 半導体装置用リードフレーム
JPH0774278A (ja) セラミック・パッケージ組立部品
JP2532041B2 (ja) 半導体装置用リ―ドフレ―ム
JPS622628A (ja) 半導体装置
JP2629853B2 (ja) 半導体装置
JPH0521698A (ja) 半導体装置
KR100601760B1 (ko) 스택형 패키지 및 그 제조 방법
JPH01206660A (ja) リードフレームおよびこれを用いた半導体装置
JPH03248455A (ja) リードフレーム
JPH0329354A (ja) 半導体装置
JP2575904B2 (ja) 半導体装置
JP2587722Y2 (ja) 半導体装置
JPH06326235A (ja) 半導体装置
JPH0637234A (ja) 半導体装置
JPS62119950A (ja) 半導体装置用リ−ドフレ−ム
JPH0645503A (ja) 樹脂封止型半導体装置用リードフレーム
JPS59198744A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees