JP4115560B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP4115560B2 JP4115560B2 JP25650397A JP25650397A JP4115560B2 JP 4115560 B2 JP4115560 B2 JP 4115560B2 JP 25650397 A JP25650397 A JP 25650397A JP 25650397 A JP25650397 A JP 25650397A JP 4115560 B2 JP4115560 B2 JP 4115560B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- package
- semiconductor package
- manufacturing
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は、小型、薄型要求に対応する半導体パッケージの製造方法に係わり、更に詳しくは、集合回路基板として無駄がなく、且つ、多数個取りする半導体パッケージの製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型VTRや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂CSP(チップサイズ/スケール・パッケージ)を載せた携帯機器が相次いで登場してきている。最近CSPの開発は急速に進み、その市場要求が本格化している。
【0003】
そこで、小型携帯機器等に搭載するCSPの従来のフリップチップ半導体パッケージの製造方法について以下その概要を説明する。
【0004】
一般的な基板素材の製造方法として、基板原反メーカは、1m幅のロール状のガラスフィラーのシートに樹脂を含浸し、1m×1m、又は1m×1.2mの規格品に裁断し、前記シートの上下に銅箔を積層、プレスして完成させる。各基板メーカは、各製造メーカが使用し易い製造サイズに切断する。例えば、図4に示すように、幅W1=56mm×長さL1=115mmの短冊状の集合回路基板1Aを製造する場合、基板メーカは図7に示すように、幅330mm×長さ330mmに切断し、図4に示す集合回路基板1Aを10個(=2×5)配列し製造する。図4に示すように前記短冊状の集合回路基板1Aの外周面の相対する2対の面にはそれぞれ適正なパッケージ製造代を設けている。即ち、長さL1に沿った面(第2の面F2)には、パッケージ製造代b1(例えば、略5mm)を、幅W1に沿った面(第1の面F1)には、パッケージ製造代b2(例えば、略7mm)を実効サイズに付加している。図4に示す1枚の短冊状の集合回路基板1Aで多数個(例えば、パッケージサイズ9mmで5×11=55個)製造することが可能である。
【0005】
図5(a)は、前記多数個取りする回路基板形成工程である。前記両面銅張りされた回路基板規格品にNC穴明け加工によりスルーホール(図示しない)を形成した後、無電解銅メッキ及び電解銅メッキによりスルーホール内壁に銅メッキ層を形成し、小型化により狭い回路基板の表面に配線パターン形成に有効な面積を確保するため、及びスルーホール内に半田の流れ込むのを防ぎ、半田パンプの高さ精度を維持するために、樹脂でスルーホールを穴埋めする。更に、DFレジストをラミネートし、露光現像してパターンマスクを形成した後、エッチング液を用いてパターンエッチングを行うことにより、回路基板の上面に複数個分配列したボンディングパッド3、下面側にパット電極である外部接続用電極4(突起電極)をパターニングする。次に、ソルダーレジスト処理を行い、所定の部分にレジスト膜を形成することにより、回路基板の下面側には突起電極を露呈するように、マトリックス状に多数の同一形状の半田付け可能な表面であるレジスト膜の開口部が形成される。前記開口部に無電解ニッケル及び金メッキにより、Ni+Auメッキ層を形成することにより、多数個取りする回路基板が完成される。前記回路基板をダイシングソー等の装置で、図4に示すような所定のサイズ、例えば、幅W1=56mm×長さL1=115mmの短冊状の集合回路基板1Aに切断する。図5(a)に示した集合回路基板1Aは、便宜上4個取りに省略して記載している。
【0006】
図5(b)に示すICチップ実装工程は、先ず、ICウエハーをバンプ工程に流して前記ICウエハーのパッド電極面に半田バンプ5を形成する。前記半田バンプ5の形成方法には、一般に、スタッドバンプ方式、ボールバンプ方式、及びメッキバンプ方式等があるが、その中で、パッド電極位置にレジストにて窓を形成し半田浴槽中に浸漬してメッキにて半田バンプを形成するメッキバンプ方式は、パッド電極間の狭い配列でバンプを形成することが可能で、ICチップの小型化には有効な半田バンプの形成手段である。
【0007】
前記半田バンプ5を形成後、前記ICウエハーを粘着テープ等で貼着した状態で、所定のチップサイズにダイシングソー等の装置でウエハーの厚みをフルカット方式でX、Y方向に切断した後、ICチップ6を単体に分割する。
【0008】
前記半田バンプ付きICチップ6、又は前述した集合回路基板1Aの前記配線バターンの所定位置にフラックスを塗布して、単体に分割した前記ICチップ6を1個づつ複数個分配列した集合回路基板1Aの個々の回路基板1上の所定位置に搭載した後、半田リフロー工程を経て、フリップチップ実装を行う。
【0009】
図5(c)に示す封止工程は、熱硬化性の封止樹脂7でサイドポッティングにより一体的に樹脂封止することにより、ICチップ6はフェイスダウンで集合回路基板1Aの個々の回路基板1上に固定され、パッケージ集合体1Bの回路基板ができあがる。
【0010】
図6(a)は、ボール形成工程を示す。回路基板1の下面側に形成された外部接続用電極4の位置に、半田ボールを配置してリフローすることによりボール電極を形成する。
【0011】
図6(b)は、スペーサー張り付け工程を示す。スペーサー8の厚みは、ICチップ6の上面と面位置になるように設定し、その外形形状は、前記パッケージ集合体1Bの回路基板の相対する2対の面に設けたパッケージ製造代の形状に対応する大きさで、中抜きの四角形状をしている。前記スペーサー8をパッケージ集合体1Bの回路基板の上面に接着剤又は粘着テープ等の固定手段で張り付ける。
【0012】
図6(c)は、基準部材張り付け工程を示す。前記スペーサー8の四辺の平坦な底面を、基準部材9上に接着剤又は粘着テープ等の固定手段で張り付ける。張り付け面が互いに平坦なため、確実に固定される。
【0013】
図6(d)は、タイシング工程で、前述のX、Y方向のカットライン2に沿って、ダイシングソー等の切削手段で単個に切削、分割した後、単個の半導体パッケージを溶解液等により基準部材9より剥離する。以上の工程により単個のフリップチップ半導体パッケージが完成される。
【0014】
【発明が解決しようとする課題】
しかしながら、前述した半導体パッケージの製造方法には次のような問題点がある。即ち、近年、小型携帯機器の小型化の要求に伴いパッケージの小型、薄型化が急務となると同時に、パッケージの単価を可能な限り安価に製造する強い要望がある。しかし、従来の短冊状の集合回路基板において、第1の面F1にパッケージ製造代b2(例えば、7mm×2)が、CSPのパッケージ、例えば、パッケージサイズ10mmで1列、1個分が無駄なってしまう。上述の例えば、幅W1=56mm×長さL1=115mmの短冊状の集合回路基板においては、5列で60個取れるところ、実効取り個数は55個のため、略9%が無駄になることになる。
【0015】
また、前記スペーサーは、素材が集合回路基板の大きさで、且つ、中抜き加工するため、素材の多くが無駄になり、中をくり抜くため加工工数を要し、スペーサーのコストアップとなる。更に、スペーサーの形状上製造工程の自動化が困難である等の問題があった。
【0016】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、集合回路基板は、幅方向に沿ったパッケージ製造代を無くし、無駄のない有効なサイズに設定し、スペーサーも単純な形状に変更し自動化を容易にすることにより、生産性が優れた、安価な半導体パッケージの製造方法を提供するものである。
【0017】
【課題を解決するための手段】
上記目的を達成するために、本発明における半導体パッケージの製造方法は、ICチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ICチップを電気的に接続するICチップ実装工程と、前記ICチップを樹脂封止する封止工程とによりパッケージ集合体を形成し、前記パッケージ集合体を基準部材に固定する保持工程と、保持されたパッケージ集合体の回路基板を切削して単個の完成半導体パッケージを製造する工程とからなる半導体パッケージの製造方法において、前記パッケージ集合体の回路基板の外周面は相対する2対の面で構成され、幅方向に沿った1対の第1の面は完成半導体パッケージの外形の一部と同一であり、長さ方向に沿った他の1対の第2の面はそれぞれパッケージ製造代を含んでいることを特徴とするものである。
【0018】
また、前記保持されたパッケージ集合体の回路基板を、前記完成半導体パッケージに切削する方法と、前記パッケージ集合体の外周面の半導体パッケージの外形の一部と同一である前記第1の面の切削方法が同じであることを特徴とするものである。
【0019】
また、前記保持されたパッケージ集合体の回路基板を、完成半導体パッケージに切削する方法がダイシング法により加工されていることを特徴とするものである。
【0022】
【発明の実施の形態】
以下図面に基づいて本発明における半導体パッケージの製造方法について説明する。図1、図2及び図3は本発明の実施の形態に係わり、図1は、多数個取りする短冊状の集合回路基板の平面図、図2及び図3は、半導体パッケージの製造工程を示す説明図である。図において、従来技術と同一部材は同一符号で示す。
【0023】
従来技術で説明したように、基板原反メーカは1m幅のロール状のガラスフィラーのシートに樹脂を含浸し、1m×1m、又は1m×1.2mの規格品に裁断し、前記シートの上下に銅箔を積層、プレスして完成させる。各基板メーカは各メーカが使用し易い製造サイズに切断する。裁断に際し、1m幅を2、3、4、5分割すると、1枚の幅は、500、330、250、200mmとなり、両サイドにパッケージ製造代b1(例えば、5mm)を取ると、実効サイズはそれぞれ、490、320、240、190mmとなる。これらの値に、単個のパッケージにカットする切削代(例えば、ダイシング切削=0.2mm、ルータ加工=2mm、タイバーを残すルータ加工=5mm)を考慮して、前記短冊状の集合回路基板1Aの取り個数nで割ると、後述する短冊状の集合回路基板1Aの有効幅が設定される。有効幅は、略78mm前後(76mm〜81mm)が最適である。
【0024】
また、基板メーカも1m幅からの裁断に際し、製造装置上一定の製造代を必要とする。製造メーカから基板メーカに基板材料のコストダウン等の相談に対して、基板メーカは自己の製造代分を有効に活用するためにも、分割数を少なくして広幅に裁断する傾向がある。従来の短冊状の幅W1=56mmより広い、W2=76mm〜81mmの方が基板メーカとしても有利である。
【0025】
図1に示すように、短冊状の集合回路基板1Aは、幅W2=略78mm×長さL2=Xmmと設定する。幅W2を一定にして、長さL2をパッケージサイズに合わせて変更可能にした方が、製造工程における自動化等が容易になる。前記集合回路基板1Aは、外周面は相対する2対の面で構成され、幅W2に沿った1対の第1の面F1には完成半導体パッケージの外形の一部と同一であり、長さL2に沿った他の一対の第2の面F2には、従来と同様に製造装置上パッケージ製造代b1(例えば、5mm)が形成されている。集合回路基板1Aの前記第1の面F1には、従来設けていたパッケージ製造代(図4中のb2)は設けられていない。
【0026】
前述したように、短冊状の集合回路基板1Aの製造について、1m幅を2、3、4、5分割すると、1枚の幅は、500、330、250、200mmとなり、更に、前記パッケージ製造代b1を考慮して、最適な取り枚数と、1枚の幅W2との関係を、表1、2、3に示す。表1は、切削代=0.2mm(例えば、ダイシング切削)。表2は、切削代=2.0mm(例えば、ルータ加工)。表3は、切削代=5.0mm(例えば、タイバー残すルータ加工)を示す。
【0027】
一般的に、金型で抜いた剪断面は粗く、そのままでは外形線にすることができないが、本実施の形態においては、ダイシング切削法を用いるので、切削面の面粗度及び製品の位置精度が良く、且つ、他の加工法に比較して切削代が極めて少ない。表1について説明する。
【表1】
表1は、1m幅の基板をダイシング切削する場合の例で、切削代=0.2mmで、表1中で、区分a=1m幅を2分割で、幅寸法b=500mmの場合は、短冊取り枚数n=6枚取りで、1枚の短冊状の幅W2=81.5mmとなる。同様に、3分割で、b=330mmの場合は、n=4枚取りで、幅W2=79.9mmとなる。4分割で、b=250mmの場合は、n=3枚取りで、幅W2=79.9mmとなる。短冊状の1枚の共通の幅W2=略76mm〜81mmとなる。
【0028】
【表2】
参考までに、表2については切削代=2mmでルーター加工の場合を示しており、b=250mmで、n=3枚で、W2=78.7mm。b=330mmで、n=4枚で、W2=78.5mm。b=500mmで、n=6枚で、W2=80.0mmとなり、短冊状の1枚の共通の幅W2=略76mm〜81mmとなる。
【0029】
【表3】
表3については切削代=5mmでタイバーを残すルーター加工の場合を示しており、b=250mmで、n=3枚で、W2=76.7mm。b=330mmで、n=4枚で、W2=76.3mm。b=500mmで、n=6枚で、W2=77.5mmとなり、短冊状の1枚の共通の幅W2=略76mm〜81mmとなる。
【0030】
図2(a)〜(c)の回路基板形成、IC実装及び樹脂封止工程までは、集合回路基板1Aのサイズが異なるのみで、工程は前述の従来技術の図5と同様であるので説明は省略する。1Bは封止工程後のパッケージ集合体である。
【0031】
樹脂封止されたパッケージ集合体1Bの回路基板の外周面の相対する2面で構成され、1対の第1の面F1は完成パッケージの一部で同一であり、他の1対の第2の面F2には、パッケージ製造代b1(例えば、5mm)が設けられている。
【0032】
図3(a)において、ボール形成工程は、回路基板1の下面側に形成された外部接続用電極4の位置に、半田ボールを配置してリフローすることによりボール電極を形成する。
【0033】
図3(b)において、スペーサー張り付け工程は、前記短冊状のパッケージ集合体1Bの回路基板の第2の面F2に沿って設けられたパッケージ製造代b1の位置に、2本の棒状のスペーサー8を接着剤又は粘着テープ等の固定手段で張り付ける。前記スペーサー8の厚みは、ICチップ6の上面と面位置になるように設定し、その外形形状は、四角柱で、従来の中抜きし、基板の大きさの四角形のスペーサーに比較して、加工は容易であり、材料の無駄は殆どない、安価に製造できる。
【0034】
図3(c)の基準材張り付け工程は従来と同様に、平行な二本のスペーサー8の平坦な底面を、基準部材9上に接着剤又は粘着テープ等の固定手段で張り付ける。張り付け面が互いに平坦なため、確実に固定される。
【0035】
図3(d)において、ダイシング工程は、直交するX、Y方向のカットライン2に沿って、切削代が略0.2mm程度にダイシング切削法で切削する。切削面粗度が良く、基板を基準に切削するので、位置精度が正確に切断、分離される。ダイシング工程後、溶解液など使用して基準部材より剥離することにより、単個のパッケージが完成される。以上の工程により単個のフリップチップ半導体パッケージが完成される。
【0036】
同一の大きさの短冊状の集合回路基板1Aで、従来の長さL1にパッケージ製造代b2(例えば、両サイド略7mm)有る場合と、本実施の形態のように、無い場合の半導体パッケージの取り個数の比較をする。パッケージ製造サイズが、幅W2=78mm×長さL2=154mmの集合回路基板1Aで、ダイシング切削(切削代=0.2mm)した場合、パッケージサイズの基板の大きさが6mmとし、単純計算すると、パッケージ製造代b2(略7mm)が有る場合の1m×1m当たりの取り個数は、18,216個になる。また、パッケージ製造代b2が無い場合の1m×1m当たりの取り個数は、19,800個になり、1,584個(略8%)のアップとなる。
【0037】
【発明の効果】
以上説明したように、本発明の半導体パッケージの製造方法によれば、短冊状の集合回路基板の幅方向のサイズを、幅1mの規格品からの分割数と取り枚数との関係から、共通する最適な一定の数値、略76mm〜81mmに設定し、第1の面F1の両サイドにはパッケージ製造代を無くする。長さL2は、パッケージサイズの基板の大きさで変更可能に設定することにより、パッケージの取り個数が増加するので、1個当たりの基板単価を安くすることが可能である。また、共通する最適な一定の数値に設定することにより、製造工程の自動化が容易になり生産性が向上する。従って、完成半導体パッケージのコストを安くすることができる。また、基板メーカも従来より幅広で、且つ一定した数値の幅で受注するので、基板メーカでの製造代の無駄がなくなり、生産性が良くなる等の利点がある。
【0038】
また、スペーサーが単純形状で加工が容易になり、材料取りの無駄がなくなる等でコストが低減する。且つ、製造工程の自動化が容易になる。
【0039】
また、パッケージ集合体の回路基板を完成半導体パッケージに切削する方法が基板基準でダイシング法により加工されるので、切削面の粗度が良くそのまま製品の外形線にすることができる。且つ、位置精度が正確である。
【0040】
以上説明したように、基板規格品から裁断するのに、無駄の無い有効な集合回路基板のサイズの設定により、1個当たりの半導体パッケージの製造コストが低減できる。また、製造工程の自動化が容易になり生産性が向上する。小型携帯機器等に搭載する信頼性及び生産性に優れた、安価な半導体パッケージの製造方法を提供することが可能になった。
【図面の簡単な説明】
【図1】本発明の実施の形態に係わり、多数個取りする短冊状の集合回路基板の平面図である。
【図2】本発明の実施の形態に係わり、半導体パッケージの製造工程で、回路基板形成工程、IC実装工程、樹脂封止工程を示す説明図である。
【図3】図2の後工程で、スペーサー張り付け工程、基準部材張り付け工程、ダイシング工程を示す説明図である。
【図4】従来の多数個取りする短冊状の集合回路基板の平面図である。
【図5】従来の半導体パッケージの製造工程で、回路基板形成工程、IC実装工程、樹脂封止工程を示す説明図である。
【図6】図5の後工程で、スペーサー張り付け工程、基準部材張り付け工程、ダイシング工程を示す説明図である。
【図7】従来の多数個取りする短冊状の集合回路基板の基板製造の平面図である。
【符号の説明】
1 回路基板
1A 集合回路基板
1B パッケージ集合体
5 半田ボール
6 ICチップ
7 封止樹脂
8 スペーサー
9 基準部材
W1、W2 集合回路基板の幅
L1、L2 集合回路基板の長さ
b1 長さに沿ったパッケージ製造代
b2 幅に沿ったパッケージ製造代
F1 第1の面
F2 第2の面
Claims (3)
- ICチップ実装用のボンディングパターンと外部接続用電極を形成するための電極パターンとを集合回路基板面に複数個分配列して形成する回路基板形成工程と、前記ボンディングパターンと前記ICチップを電気的に接続するICチップ実装工程と、前記ICチップを樹脂封止する封止工程とによりパッケージ集合体を形成し、前記パッケージ集合体を基準部材に固定する保持工程と、保持されたパッケージ集合体の回路基板を切削して単個の完成半導体パッケージを製造する工程とからなる半導体パッケージの製造方法において、前記パッケージ集合体の回路基板の外周面は相対する2対の面で構成され、幅方向に沿った1対の第1の面は完成半導体パッケージの外形の一部と同一であり、長さ方向に沿った他の1対の第2の面はそれぞれパッケージ製造代を含んでいることを特徴とする半導体パッケージの製造方法。
- 前記保持されたパッケージ集合体の回路基板を、前記完成半導体パッケージに切削する方法と、前記パッケージ集合体の外周面の半導体パッケージの外形の一部と同一である前記第1の面の切削方法が同じであることを特徴とする請求項1記載の半導体パッケージの製造方法。
- 前記保持されたパッケージ集合体の回路基板を、完成半導体パッケージに切削する方法がダイシング法により加工されていることを特徴とする請求項1又は請求項2記載の半導体パッケージの製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25650397A JP4115560B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体パッケージの製造方法 |
KR1019997000071A KR100568571B1 (ko) | 1997-05-09 | 1998-04-24 | 반도체 패키지의 제조 방법 및 집합 회로 기판 |
PCT/JP1998/001905 WO1998052220A1 (fr) | 1997-05-09 | 1998-04-24 | Procede de production d'un boitier pour semi-conducteur et systeme de carte de circuits |
CNB988005794A CN1185702C (zh) | 1997-05-09 | 1998-04-24 | 半导体封装的制造方法和集合电路基板 |
US09/194,735 US6365438B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing semiconductor package and circuit board assembly |
EP08167595.1A EP2015359B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing a semiconductor package and circuit board substrate |
EP98917679.7A EP0932198B1 (en) | 1997-05-09 | 1998-04-24 | Process for manufacturing semiconductor package and circuit board assembly |
TW087106959A TW395033B (en) | 1997-05-09 | 1998-05-06 | Process for manufacturing a semiconductor package and circuit board aggregation |
MYPI98002064A MY123937A (en) | 1997-05-09 | 1998-05-07 | Process for manufacturing semiconductor package and circuit board assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25650397A JP4115560B2 (ja) | 1997-09-22 | 1997-09-22 | 半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197579A JPH1197579A (ja) | 1999-04-09 |
JP4115560B2 true JP4115560B2 (ja) | 2008-07-09 |
Family
ID=17293545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25650397A Expired - Fee Related JP4115560B2 (ja) | 1997-05-09 | 1997-09-22 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4115560B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI388019B (zh) * | 2009-09-02 | 2013-03-01 | Unimicron Technology Corp | 封裝結構之製法 |
-
1997
- 1997-09-22 JP JP25650397A patent/JP4115560B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1197579A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6555200B2 (en) | Method of making semiconductor devices, semiconductor device, circuit board, and electronic apparatus | |
US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
EP1213754A2 (en) | Fabrication process of semiconductor package and semiconductor package | |
JPH1154668A (ja) | ボールグリッドアレイ半導体パッケージの製造方法 | |
US20030197199A1 (en) | Semiconductor device and semiconductor module | |
JP2004071898A (ja) | 回路装置およびその製造方法 | |
US7053492B2 (en) | Circuit device and method of manufacturing the same | |
JP3850967B2 (ja) | 半導体パッケージ用基板及びその製造方法 | |
JPH10256417A (ja) | 半導体パッケージの製造方法 | |
JP4073308B2 (ja) | 回路装置の製造方法 | |
JP2000040676A (ja) | 半導体装置の製造方法 | |
JP4115560B2 (ja) | 半導体パッケージの製造方法 | |
JP2002334951A (ja) | 半導体素子搭載用基板及び半導体パッケージ | |
JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
JPH02134859A (ja) | マルチチップ半導体装置とその製造方法 | |
JP4115557B2 (ja) | 半導体パッケージの製造方法 | |
JP4115553B2 (ja) | 半導体パッケージの製造方法 | |
JP4011693B2 (ja) | 半導体パッケージの製造方法 | |
JP4115556B2 (ja) | 半導体パッケージの製造方法 | |
JP2002110858A (ja) | 半導体パッケージの製造法及び半導体パッケージ | |
JP2002050720A (ja) | 半導体装置の製造方法 | |
JP3600133B2 (ja) | 回路装置の製造方法 | |
JP2003133479A (ja) | 半導体パッケージ及びその製造方法 | |
JPH06104314A (ja) | フィルムキャリア | |
JP3413191B2 (ja) | 半導体パッケージの製造法及び半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150425 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |