TWI836186B - 使用佈局的骨架表示開發微影遮罩之方法、系統、及非暫時性電腦可讀媒體 - Google Patents
使用佈局的骨架表示開發微影遮罩之方法、系統、及非暫時性電腦可讀媒體 Download PDFInfo
- Publication number
- TWI836186B TWI836186B TW110105408A TW110105408A TWI836186B TW I836186 B TWI836186 B TW I836186B TW 110105408 A TW110105408 A TW 110105408A TW 110105408 A TW110105408 A TW 110105408A TW I836186 B TWI836186 B TW I836186B
- Authority
- TW
- Taiwan
- Prior art keywords
- skeleton
- mask
- representation
- layout
- nodes
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 238000011161 development Methods 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims abstract description 24
- 238000001459 lithography Methods 0.000 claims description 25
- 230000015654 memory Effects 0.000 claims description 17
- 230000006870 function Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 claims description 11
- 230000003287 optical effect Effects 0.000 claims description 11
- 230000008859 change Effects 0.000 claims description 7
- 238000012937 correction Methods 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 3
- 230000000877 morphologic effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 238000013461 design Methods 0.000 description 28
- 238000012545 processing Methods 0.000 description 21
- 238000012795 verification Methods 0.000 description 17
- 238000003860 storage Methods 0.000 description 14
- 239000000047 product Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000005457 optimization Methods 0.000 description 7
- 239000012634 fragment Substances 0.000 description 5
- 238000004458 analytical method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 238000003786 synthesis reaction Methods 0.000 description 4
- 238000004590 computer program Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 238000004513 sizing Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000002730 additional effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013440 design planning Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003094 perturbing effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000010845 search algorithm Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Abstract
在某些實施例中,一種方法包含以下步驟。存取在一微影遮罩開發程序中使用之一佈局。例如,該佈局可係遮罩自身之佈局,或其可係晶圓上之所得經印刷圖案之佈局。該佈局包含數個不相交形狀。判定該佈局中的該等不相交形狀之至少一些之骨架表示。一個別形狀之該骨架表示具有藉由邊緣連接的兩個或更多個節點之元件。該佈局亦包含該等元件之至少一些之大小參數。在該遮罩開發程序中使用該等形狀之該等骨架表示。
Description
本發明係關於(例如)如用於積體電路之製作中的微影遮罩之開發。
隨著積體電路之設計變得更大、更密集且更複雜,對用於開發在製作中使用之遮罩之運算微影解決方案之需求增加。遮罩上之特徵變得更小且更不直線性。例如,先進遮罩書寫工具可產生曲線形狀。此使其等模擬更困難且更運算密集型。另外,一遮罩上之特徵之數目增加,因此,進一步增加運算要求。微影程序自身亦變得更複雜。例如,照明源變得更複雜。此繼而需要更複雜分析。因此,當藉由遮罩相關應用(諸如光學接近性校正(OPC)、逆微影技術(ILT)及微影驗證)處理一遮罩佈局時,可期望採取用於降低處理要求之步驟。
在某些實施例中,一種方法包含以下步驟。存取在一微影遮罩開發程序中使用之一佈局。例如,該佈局可係遮罩自身之佈局,或其可係晶圓上之所得經印刷圖案之佈局。該佈局包含數個不相交形狀。判定該佈局中的該等不相交形狀之至少一些之骨架表示。一個別形狀之該骨架
表示具有藉由邊緣連接的兩個或更多個節點之元件。該佈局亦包含該等元件之至少一些之大小參數。在該遮罩開發程序中使用該等形狀之該等骨架表示。
其他態樣包含與上文之任何者相關之組件、裝置、系統、改良、方法、程序、應用、電腦可讀媒體及其他技術。
110:佈局
115:多邊形表示
120:遮罩開發程序
122:判定
124:應用
125:骨架表示
190:解決方案
210:多邊形表示
250:骨架表示
252:骨架
310:多邊形表示
320:沃羅諾伊圖
330:骨架
340:骨架
350:所得多邊形
410:多邊形表示
421至428:邊界片段
450:骨架表示
490:端部
510:多邊形表示
512:邊界片段
514:邊界片段
550:骨架元件
650:骨架
655:骨架
670:骨架
675:骨架
700:程序
710:產品理念
712:電子設計自動化(EDA)程序
714:系統設計
716:邏輯設計及功能驗證
718:測試之合成及設計
720:接線對照表驗證
722:設計規劃
724:佈局或實體實施
726:分析及提取
728:實體驗證
730:解析度增強
732:遮罩資料準備
734:成品出廠驗證
736:製作
738:封裝及組裝程序
740:成品積體電路
800:電腦系統
802:處理裝置
804:主記憶體
806:靜態記憶體
808:網路介面裝置
810:視訊顯示單元
812:字母數字輸入裝置
814:游標控制裝置
816:信號產生裝置
818:資料儲存裝置
820:網路
822:圖形處理單元
824:機器可讀儲存媒體
826:指令集
828:視訊處理單元
830:匯流排
832:音訊處理單元
E1至E5:邊緣
N1至N6:節點
自下文給出之詳細描述且自本發明之實施例之附圖將更完全理解本發明。圖用於提供本發明之實施例之知識及理解且不將本發明之範疇限於此等特定實施例。此外,圖不需要按比例繪製。
圖1描繪根據本發明之一些實施例之一遮罩開發程序之一流程圖。
圖2A至圖2C描繪佈局中的個別形狀之多邊形表示及對應骨架表示之實例。
圖3A至圖3B描繪將一多邊形表示轉換為一骨架表示。
圖3C至圖3D描繪將一骨架表示轉換為一多邊形表示。
圖4A描繪一形狀之一尖端之擾動。
圖4B描繪一形狀之擾動之另一實例。
圖5及圖6描繪用於遮罩規則檢查之骨架表示之使用。
圖7描繪根據本發明之一些實施例之在一積體電路之設計及製造期間使用之各種程序之一流程圖。
圖8描繪本發明之實施例可在其中操作之一例示性電腦系統之一抽象圖。
相關申請案
本申請案主張2020年2月14日申請之「Skeleton Mask Representation」之美國臨時申請案第62/977,020號之權利,該案之全文以引用的方式併入本文中。
本發明之態樣係關於用於開發微影遮罩之佈局的骨架表示。傳統上,遮罩佈局由多邊形及更具體而言,直線性多邊形表示。然而,隨著微影變得更複雜且更具挑戰性,遮罩佈局亦變得更複雜。次解析度輔助特徵以及非矩形及甚至彎曲形狀之使用使基於直線性多邊形之傳統表示不夠理想。藉由直線性多邊形表示一彎曲形狀需要大量多邊形且仍藉由一階梯形近似表示來表示彎曲邊緣。即使容許非直線性多邊形,一彎曲邊緣將仍需要具有大量邊以近似表示曲線之一多邊形。
在開發遮罩中使用之許多程序(諸如光學接近性校正(OPC)、逆微影技術(ILT)及微影驗證)需要此等表示之分析或操縱。例如,此等遮罩開發程序可引入佈局之輕微改變以便判定改變是否可係有益的。
在下文描述之方法中,佈局藉由一骨架表示而非藉由多邊形表示。佈局可係遮罩自身之佈局、晶圓上之所得經印刷圖案之佈局、藉由遮罩產生之空中影像之一二維表示或用於遮罩開發之其他類型之二維影像。佈局包含傳統上可藉由直線性多邊形表示之大量形狀。此處,至少一些形狀可藉由一骨架表示來表示作為其他類型之表示之代替或補充。一個別形狀之骨架表示包含對應於形狀之軸線或中心線之「骨架」。骨架之元件包含藉由邊緣連接的兩個或更多個節點。節點係骨架之「關節」,且邊緣係骨架之「骨頭」。骨架表示亦包含此等元件之至少一些之大小參數。
此等大小參數提供關於沿著骨架之不同位置處之形狀之大小之資訊。例如,骨架表示中的邊緣元件之大小參數可係基於沿著該等邊緣之形狀之寬度。一骨架表示中的節點之大小參數可係基於該等節點處之形狀之局部半徑。
骨架表示可係針對某些遮罩開發程序之佈局的一更緊湊且更運算有效表示。例如,若期望移動一形狀之位置或改變一形狀之厚度,則此可簡單地藉由修改對應元件(節點及邊緣)及/或藉由改變該等元件之各種大小參數而達成。因此,增加運算速度且減少所需運算資源(記憶體及處理器利用)。
圖1描繪根據本發明之一些實施例之一遮罩開發程序之一流程圖。本發明中描述之技術可應用至許多類型之遮罩開發程序120。此包含遮罩合成程序(例如,設計一遮罩以達成一所要結果)及遮罩驗證程序(例如,確認一遮罩設計是否產生所要結果)兩者,其亦包含向前傳播程序(例如,預測藉由一遮罩產生之空中影像)及向後傳播(例如,自一所要空中影像向後傳播以判定將產生該空中影像之一遮罩)。遮罩開發程序120之實例包含光學接近性校正(OPC)、逆微影技術(ILT)及微影驗證(包含遮罩設計規則檢查)。
至遮罩開發程序120之輸入係各種幾何形狀之一佈局110。針對遮罩開發程序120,佈局110可係用於製作一積體電路之一遮罩之一佈局,但骨架表示不限於此實例。在許多情況中,佈局中的形狀經表示為多邊形,如圖1之多邊形表示115中展示。
遮罩開發程序120之結果將通常稱為「解決方案」190。解決方案將取決於遮罩開發程序120。下文之表1列舉一些例示性應用。
「佈局」行係至遮罩開發程序之輸入,且「解決方案」行係輸出。行「骨架表示」指示哪些數量可藉由骨架表示進行表示。
在一種方法中,遮罩開發程序120藉由針對至少一些形狀使用一骨架表示125而應用至佈局中之形狀,如圖1之右手側中展示。佈局110包含大量不相交形狀。針對至少一些形狀判定122一骨架表示。一個別形狀之骨架表示包含藉由邊緣連接的兩個或更多個節點之元件。骨架表示亦包含至少一些元件之大小參數。接著使用形狀之骨架表示應用124遮罩開發程序。
圖2A至圖2C描繪佈局中的個別形狀之多邊形表示及對應骨架表示之實例。在各圖中,左側展示其中僅以虛線疊加骨架之多邊形表示,且右側展示其中骨架及邊緣兩者藉由大小參數定義之骨架表示。多邊
形表示210係形狀之邊界之一分段線性近似表示。在此等實例中,多邊形表示210係基於成45度角之邊界片段。骨架表示250包含節點及邊緣之一分段連接骨架252。在圖中,節點係圓形且邊緣係連接圓形之較粗線。骨架252係二維遮罩多邊形210之一表示但以一「較低」維度,其可係基於形狀210之一形態侵蝕。
骨架表示250可具有額外屬性。在圖2A中,節點及邊緣與大小參數相關聯。節點N特徵在於一局部半徑R,且邊緣E特徵在於一寬度W。此等大小參數表示藉由一節點定義之曲線之局部半徑R及藉由一邊緣定義之形狀之寬度W。節點N1係一終端節點(即,僅連接至一個其他節點),使得形狀具有具備半徑R=R0之一尖端。邊緣E1、E2、E3全部具有寬度W=W0=R0。節點N4亦係具有半徑R=R0之一終端節點。節點N2及N3係內部節點(連接至兩個或更多個其他節點),其等半徑R=R0定義在該等節點上居中的局部彎曲形狀之形狀。此等屬性可用於透過一擴大或定大小程序而自基本骨架252重建原始形狀210。定大小程序使用在節點/邊緣處定義之大小參數以適當地定大小基本形狀210之對應片段。將遮罩表示縮減至一更低維度容許針對各種幾何形狀操縱實施更簡單演算法,且在遮罩上存在許多特徵(諸如輔助特徵),該等特徵具有高深寬比且藉由諸如圖2A中展示之一非分支骨架良好表示。
骨架表示可包含用於表示更複雜形狀(包含具有分支骨架之形狀)之額外屬性。在圖2B中,形狀之軸線具有呈一「H」形狀之多個分支,因此骨架252係分支的。骨架包含節點N1至N6及邊緣E1至E5。另外,形狀之尖端係修圓邊角而非圓弧。為了擷取此,終端節點N1特徵在於兩個大小參數:R及r。R定義終端形狀之寬度,且r定義邊角之局部半
徑。因此,r=0指定一正方形尖端,且r=R指定如圖2A中展示之一圓形尖端。在圖2B中,0<r<R且尖端具有修圓邊角。另外,節點N2及N5可具有r之負值以指定沿著「H」之橫桿之內部邊角之形狀。亦可使用其他參數以提供更多自由度。例如,對應於節點之尖端及其他曲線可係橢圓形、多邊形或其他形狀。對應於邊緣之分支可在寬度上變動:線性增加或減小、週期性變動或以其他方式。可使用不同參數以擷取此等及其他變動。
圖2C展示其中骨架252具有六個節點N1至N6之另一實例,但節點N1至N3連接為一多邊形,節點N4至N6亦如此。在一些情況中,形狀可具有內部孔。
節點及邊緣亦可具有擷取除原始形狀之外之資訊之屬性。一個實例係自一節點或邊緣至一特定多邊形特徵之相關聯性。例如,一特定骨架節點N或邊緣E可與一(若干)特定多邊形片段相關聯。此可用於OPC解算器中,其中調整節點N及其參數(諸如半徑)直至模擬遮罩(其藉由N及其他骨架節點定義)印刷一影像,該影像在多邊形片段處或片段上之一點處之目標上。其他實例包含節點/邊緣之位移之約束、對節點/邊緣之大小之約束及對與節點/邊緣相關聯之片段或形狀之其他約束。
可使用不同技術以自一多邊形產生骨架表示或其他表示。在圖3A至圖3B中展示一個實例。在此實例中,首先將一形狀之多邊形表示310轉換為一沃羅諾伊(Voronoi)圖320,如圖3A中展示。沃羅諾伊圖係多邊形之中軸。如圖3B中展示,接著修整沃羅諾伊圖以產生節點及邊緣之骨架330。修整可係基於定義沃羅諾伊圖上之一特定點之多邊形邊界上之點之間的距離之函數。替代地,修整可係基於中軸與邊界之接近性。額外屬性(諸如寬度及半徑以及哪些多邊形片段對應於哪些骨架元件)可接著
附接至骨架。
在反方向上,可使用不同技術將骨架表示轉換為完整形狀(諸如一多邊形表示)。在圖3C至圖3D中展示一種方法。圖3C展示骨架340。骨架之節點及邊緣根據其等半徑及寬度擴展,如藉由光箭頭指示。替代地,可針對節點及邊緣產生多邊形且接著合併多邊形,其中所得多邊形350在圖3D中展示。在一些情況中,可在產生多邊形之前簡化骨架。
存在其中骨架表示比其他表示更有效之許多使用情況。在一個類別之使用情況中,可期望在垂直於形狀之軸線之一方向上移位一形狀或一形狀之部分。骨架表示自然地容許此。此使用情況之一實例係使用擾動表用於OPC。當應用對一遮罩M之邊界之擾動時(即,當移動形狀之邊界時),擾動表容許一工具快速地運算藉由來自M之一微影模擬產生之解決方案之改變。例如,一擾動表可將晶圓強度針對一給定遮罩擾動之改變製成列表。下文描述運用骨架之擾動表之使用。
一般遮罩合成問題可構架為採取微影信號L(例如,一遮罩佈局)作為輸入且傳回一成本值C之一成本函數C(L)之一最佳化。可運算C相對於不同擾動P之梯度。可使用此等梯度dC/dP以透過一基於梯度之最佳化方案最佳化佈局。
圖4A描繪一形狀之一端部490之擾動。在骨架表示450中,端部由節點N1、N2及邊緣E1表示。節點N1、N2具有半徑R=R0且邊緣E1具有寬度W=W0=R0。若使用多邊形表示410,則尖端由近似表示修圓尖端之七個邊界片段421至427表示。此甚至並非一良好近似表示。更準確近似表示將使用甚至更多邊界片段。
擾動尖端將需要將全部受影響邊界片段一起移動。隨著各
個別邊界片段經擾動,量測成本函數之所得改變且可針對一給定擾動P運算一微影成本梯度dC/dP。然而,若使用形狀之骨架表示,則可相對於骨架之幾何參數運算梯度dC/dP,此可更簡單且更運算有效。
例如,假定所關注擾動使端部490之大小增加。針對骨架表示,此等效於隨著節點N2之位置之某一對應移動增加大小參數W=R。擾動之效應由梯度dC/dW給出。在多邊形表示中,將七個邊界片段421至428一起移動且總梯度係個別梯度相對於各邊界片段之總和。
現考量如圖4B中展示之另一實例。在此實例中,節點N1係待最佳化之骨架元件。具體而言,考量節點N1之位置沿著一特定方向v之最佳化。首先假定v=t(N1),與連接至節點N1之骨架邊緣E1之切線。此考量形狀沿著其軸線之伸展及收縮。若公式可用,則可計算且使用梯度dC/dNT以供最佳化。
替代地,可自與節點N相關聯之多邊形邊界片段之集合導數建構梯度。將此稱為集合D={Di}。自多邊形自骨架之建構,集合D包含邊界片段423至425。該等片段Di之各者將具有成本改變dCi之其自身之量值且該等片段之法線{ni}及長度{Li}可用於根據方程式(1)將成本改變投射至t(N)上。
其中加總係在多邊形片段i(片段423至425)內且.係點積。
現考量節點N1之半徑R之一改變。為了相對於節點N1處之半徑之改變來運算導數(dC/dR),系統可使用經投射至對應多邊形邊緣423至425之外法線上之dCi之總和。
現考量形狀之一橫向移位,其係邊緣E1在垂直於其方向之
一方向上之一移動。為了相對於形狀之橫向移位來運算導數,系統可相對於在正交於邊緣之一方向上移動邊緣E1而尋找導數(dC/dE)。
若使用多邊形表示來運算此,則將片段D投射至邊緣E1之法線向量n(E1)上。此係藉由方程式(2)給出。
其中加總係在受影響多邊形片段i上。應注意,與方程式(2)中之E1相關聯之邊界片段D係與相關聯於方程式(1)中之節點N1之集合不同之一集合。可運算此等導數之組合之其他變動以便容許可取決於應用需要使用之其他骨架修改。
一旦運算此等梯度,便可使用一基於梯度之最佳化方案以移動骨架元件或修改其等參數,因此最佳化遮罩以達成一經改良成本函數C。
上文針對OPC描述之方法亦可用於ILT及其他遮罩開發程序。在ILT中,骨架元件之最佳化使用一ILT成本函數及對應梯度欄位,其可如上文描述般運算,惟導數值dCi係自可在多邊形邊緣處取樣之一ILT成本函數梯度欄位運算除外。藉由切向節點移位、修改半徑或邊緣移位之後續移動將類似於上文描述之移動。此係因為ILT梯度係相對於其外法線在多邊形邊緣處具有量值=1之一層級集合函數運算。
類似於基於微影成本之最佳化步驟,MRC(遮罩規則檢查)強制執行亦可藉由對遮罩多邊形邊緣運算適當校正且接著以如上文描述之用於修改骨架元件位置及/或參數之一方式應用其等而完成。因此,可應用將用於多邊形之標準MRC檢查,且接著可使用違規資訊以導引用於解析MRC違規之骨架幾何運算。在圖5中,多邊形表示510之邊界片段
512及514係最接近彼此之兩個片段,其等太接近且產生一遮罩規則違規。一基於多邊形之MRC檢查識別此兩個邊界片段及規則違規。片段512與頂部骨架之節點N1相關聯,且片段514與底部骨架之邊緣E1相關聯。可接著以減少或消除MRC違規之一方式修改此等骨架元件550。
用於運算一經估計MRC結果之另一方式係運算鄰近骨架與骨架元件之間的距離。圖6展示兩個分開之骨架650及655。骨架655係針對自身向後翻倍之一形狀,例如,一U形狀。應注意,此等係骨架自身且非形狀。為了清晰起見省略形狀之邊界。雙側箭頭展示可能MRC違規之位置。鑑於兩個骨架之間在此等位置處之距離及其等對應大小參數,可評估MRC間距違規。
可藉由使用邊緣至邊緣搜尋演算法完成此偵測。替代地,其可藉由產生遮罩骨架650、655之額外「MRC」骨架670、675而完成。在圖中,將MRC骨架展示為虛線,且此等骨架含有關於哪些遮罩骨架邊緣最接近其等且其等相距多遠之資訊。此資訊可用於運算MRC違規位置。此係一有用技術,此係因為骨架產生自然地判定可將骨架655之哪些邊緣彼此比較以判定MRC間距違規。
圖7繪示在一製品(諸如一積體電路)之設計、驗證及製作期間使用以變換並驗證表示積體電路之設計資料及指令之一組例示性程序700。此等程序之各者可經結構化且經啟用作為多個模組或操作。術語「EDA」表示術語「電子設計自動化」。此等程序開始於使用藉由一設計者供應之資訊產生一產品理念710,變換該資訊以產生使用一組EDA程序712的一製品。當完成設計時,將設計成品出廠驗證(taped-out)734,其係將積體電路之原圖(即,幾何圖案)發送至一製作廠以製造遮罩組,接著
使用該遮罩組以製造積體電路。在成品出廠驗證之後,製作736一半導體晶粒且執行封裝及組裝程序738以產生成品積體電路740。
一電路或電子結構之規格可在低階電晶體材料佈局至高階描述語言之範圍中。可使用一高階抽象化以使用一硬體描述語言(「HDL」)(諸如VHDL、Verilog、SystemVerilog、SystemC、MyHDL或OpenVera)設計電路及系統。可將HDL描述變換為一邏輯級暫存器傳輸層級(「RTL」)描述、一閘級描述、一佈局級描述或一遮罩級描述。各較低抽象層級(其係一較不抽象描述)將更有用細節(例如,包含描述之模組之更多細節)新增至設計描述中。較低抽象層級(其係較不抽象描述)可藉由一電腦產生、自一設計程式庫導出或藉由另一設計自動化程序產生。用於指定更詳細描述之在一較低層級之抽象語言下之一規格語言之一實例係SPICE,其用於具有許多類比組件之電路之詳細描述。啟用在各抽象層級下之描述以藉由該層之對應工具(例如,一正式驗證工具)使用。一設計程序可使用圖7中描繪之一序列。所述程序可由EDA產品(或工具)啟用。
在系統設計714期間,指定待製造之一積體電路之功能性。可針對諸如功率消耗、效能、面積(實體及/或程式碼行數)及成本降低等之所要特性最佳化設計。可在此階段發生設計至不同類型之模組或組件之分割區。
在邏輯設計及功能驗證716期間,以一或多個描述語言指定電路中之模組或組件且針對功能準確性檢查規格。例如,可驗證電路之組件以產生匹配經設計之電路或系統之規格之要求的輸出。功能驗證可使用模擬器及其他程式,諸如測試台產生器、靜態HDL檢查器及正式驗證器。在一些實施例中,使用稱為「仿真器」或「原型系統」之組件之特殊
系統以加速功能驗證。
在測試之合成及設計718期間,將HDL程式碼變換為一接線對照表。在一些實施例中,一接線對照表可係一圖表結構,其中圖表結構之邊緣表示一電路之組件且其中圖表結構之節點表示組件如何互連。HDL程式碼及接線對照表兩者係可由一EDA產品使用以驗證積體電路在經製造時根據指定設計執行之階層式製品。可針對一目標半導體製造技術最佳化接線對照表。另外,可測試成品積體電路以驗證積體電路滿足規格之要求。
在接線對照表驗證720期間,針對與時序約束之相符性且針對與HDL程式碼之對應性檢查接線對照表。在設計規劃722期間,針對時序及頂層繞線建構及分析積體電路之一整體平面佈置圖。
在佈局或實體實施724期間,發生實體放置(諸如電晶體或電容器之電路組件之定位)及繞線(電路組件藉由多個導體之連接),且可執行自一程式庫選擇胞元以啟用特定邏輯功能。如本文中使用,術語「胞元」可指定提供一布林(Boolean)邏輯功能(例如,AND、OR、NOT、XOR)或一儲存功能(諸如一正反器或鎖存器)之一組電晶體、其他組件及互連。如本文中使用,一電路「區塊」可係指兩個或更多個胞元。一胞元及一電路區塊兩者可稱為一模組或組件且兩者作為實體結構啟用及在模擬中啟用。針對選定胞元(基於「標準胞元」)指定參數(諸如大小)且使其等可在一資料庫中存取以供EDA產品使用。
在分析及提取726期間,在允許佈局設計之細化之佈局層級驗證電路功能。在實體驗證728期間,檢查佈局設計以確保製造約束(諸如DRC約束、電約束、微影約束)正確且電路功能匹配HDL設計規格。在
解析度增強730期間,變換佈局之幾何形狀以改良如何製造電路設計。
在成品出廠驗證期間,產生資料以(在視需要應用微影增強之後)用於微影遮罩之產生。在遮罩資料準備732期間,使用「成品出廠驗證」資料以產生用於產生成品積體電路之微影遮罩。
可使用一電腦系統(諸如圖8之電腦系統800)之一儲存子系統以儲存藉由本文中描述之一些或全部EDA產品使用之程式及資料結構,及用於開發程式庫之胞元及使用程式庫之實體及邏輯設計之產品。
圖8繪示一電腦系統800之一例示性機器,在其內可執行用於引起機器執行本文中論述之任何一或多種方法論之一指令集。在替代實施方案中,機器可連接(例如,網路連結)至一LAN、一內部網路、一外部網路及/或網際網路中之其他機器。該機器可在用戶端-伺服器網路環境中以一伺服器或一用戶端機器之身份操作,在一同級間(或分散式)網路環境中作為一同級機器操作,或在一雲端運算基礎設施或環境中作為一伺服器或一用戶端機器操作。
機器可為一個人電腦(PC)、一平板PC、一機上盒(STB)、一個人數位助理(PDA)、一蜂巢式電話、一網路設備、一伺服器、一網路路由器、一交換器或橋接器,或能夠執行指定藉由該機器採取之行動之一指令集(循序或以其他方式)之任何機器。此外,雖然繪示一單個機器,但術語「機器」亦應被視為包含個別或聯合執行一(或多個)指令集以執行本文中所論述之方法論之任一或多者之機器之任何集合。
實例性電腦系統800包含一處理裝置802、一主記憶體804(例如,唯讀記憶體(ROM)、快閃記憶體、動態隨機存取記憶體(DRAM),諸如同步DRAM(SDRAM))、一靜態記憶體806(例如,快閃
記憶體、靜態隨機存取記憶體(SRAM)等)及一資料儲存裝置818,其等經由一匯流排830彼此通信。
處理裝置802表示一或多個處理器,諸如一微處理器、一中央處理單元或類似者。更具體而言,處理裝置可為複雜指令集運算(CISC)微處理器、精簡指令集運算(RISC)微處理器、超長指令字(VLIW)微處理器,或實施其他指令集之一處理器,或實施指令集之一組合之處理器。處理裝置802亦可為一或多個專用處理裝置,諸如一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)、一數位信號處理器(DSP)、網路處理器或類似者。處理裝置802可經組態以執行用於執行本文中所描述之操作及步驟之指令826。
電腦系統800可進一步包含經由網路820通信之一網路介面裝置808。電腦系統800亦可包含一視訊顯示單元810(例如,一液晶顯示器(LCD)或一陰極射線管(CRT))、一字母數字輸入裝置812(例如,一鍵盤)、一游標控制裝置814(例如,一滑鼠)、一圖形處理單元822、一信號產生裝置816(例如,一揚聲器)、圖形處理單元822、視訊處理單元828及音訊處理單元832。
資料儲存裝置818可包含其上儲存體現本文中所描述之方法論或功能之任一或多者之一或多個指令集826或軟體之一機器可讀儲存媒體824(亦被稱為一非暫時性電腦可讀媒體)。指令826亦可完全或至少部分駐留於主記憶體804內及/或在指令826由電腦系統800執行期間駐留於處理裝置802內,主記憶體804及處理裝置802亦構成機器可讀儲存媒體。
在一些實施方案中,指令826包含實施對應於本發明之功能性之指令。雖然機器可讀儲存媒體824在一實例性實施方案中被展示為
一單個媒體,但術語「機器可讀儲存媒體」應被視為包含儲存一或多個指令集之一單個媒體或多個媒體(例如,一集中式或分散式資料庫,及/或相關聯快取區及伺服器)。術語「機器可讀儲存媒體」亦應被視為包含能夠儲存或編碼藉由機器執行且引起機器及處理裝置802執行本發明之方法論之任一或多者之一指令集之任何媒體。術語「機器可讀儲存媒體」應相應地被視為包含(但不限於)固態記憶體、光學媒體及磁性媒體。
已依據對一電腦記憶體內之資料位元之操作之演算法及符號表示呈現前文詳細描述之一些部分。此等演算法描述及表示係由熟習資料處理技術者用於更有效地向其他熟習此項技術者傳達其等工作之主旨之方式。一演算法可為導致一所要結果之一操作序列。該等操作係需要實體操縱物理量之操作。此等量可採用能夠被儲存、組合、比較及以其他方式操縱之電信號或磁信號之形式。此等信號可被稱為位元、值、元件、符號、字元、項、數字或類似者。
然而,應牢記,所有此等及類似術語應與適當物理量相關聯且僅為應用於此等量之方便標記。除非明確說明,否則如自本發明明白,應瞭解,貫穿描述之特定術語係指將表示為電腦系統之暫存器及記憶體內之物理(電子)量之資料操縱且變換成類似地表示為電腦系統記憶體或暫存器或其他此等資訊儲存裝置內之物理量之其他資料之電腦系統或類似電子運算裝置之動作及程序。
本發明亦係關於用於執行本文中之操作之一設備。此設備可專門為預期目的而建構,或其可包含藉由儲存於電腦中之一電腦程式選擇性啟動或重新組態之一電腦。此一電腦程式可儲存於一電腦可讀儲存媒體中,諸如(但不限於)任何類型之碟片(包含軟碟、光碟、CD-ROM及磁
光碟)、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁卡或光卡,或適於儲存電子指令之任何類型之媒體,上述各者耦合至一電腦系統匯流排。
本文中呈現之演算法及顯示並非固有地與任何特定電腦或其他設備有關。各種其他系統可根據本文中之教示搭配程式使用,或其可證實建構一更專門設備來執行方法係方便的。另外,本發明並非參考任何特定程式設計語言描述。將瞭解,各種程式設計語言可用於實施如本文中所描述之本發明之教示。
本發明可被提供為可包含其上儲存有指令之一機器可讀媒體之一電腦程式產品或軟體,該等指令可用於程式化一電腦系統(或其他電子裝置)以執行根據本發明之一程序。一機器可讀媒體包含用於儲存呈可藉由一機器(例如,一電腦)讀取之一形式之資訊之任何機構。例如,一機器可讀(例如,電腦可讀)媒體包含一機器(例如,一電腦)可讀儲存媒體,諸如一唯讀記憶體(「ROM」)、隨機存取記憶體(「RAM」)、磁碟儲存媒體、光學儲存媒體、快閃記憶體裝置等。
在前文揭示內容中,本發明之實施方案已參考其之特定實例性實施方案進行描述。將顯而易見的是,可在不脫離如在以下發明申請專利範圍中所闡述之本發明之實施方案之更寬廣精神及範疇之情況下對本發明進行各種修改。在本發明以單數時態指代一些元件之情況下,在圖中可描繪一個以上元件且用相同數字標記相同元件。因此,本發明及圖式應被視為具闡釋性意義而非限制性意義。
110:佈局
115:多邊形表示
120:遮罩開發程序
122:判定
124:應用
125:骨架表示
190:解決方案
Claims (20)
- 一種用於開發一微影遮罩之方法,其包括:存取在該微影遮罩之一遮罩開發(development)程序中使用之一佈局,該佈局包括複數個不相交(disjoint)形狀;藉由一處理器判定該佈局中的該等不相交形狀之至少一些之骨架表示,其中一個別形狀之該骨架表示(skeleton representation)包括藉由邊緣連接的兩個或更多個節點之元件及該等元件之至少一些之大小參數,其中每個邊緣藉由一直線連接該等節點中之兩者,所有該等邊緣及該等節點位於該個別形狀之內部並形成該個別形狀之一骨架(skeleton),且該骨架表示係基於至該個別形狀之一距離而修整(trimmed);及在該遮罩開發程序中使用該等骨架表示。
- 如請求項1之方法,其中該個別形狀係一多邊形且判定該個別形狀之該骨架表示包括:判定該多邊形之一沃羅諾伊圖;及自該沃羅諾伊圖判定該骨架表示。
- 如請求項1之方法,其中該個別形狀之該骨架表示之該等節點及邊緣係基於該個別形狀之一形態侵蝕。
- 如請求項1之方法,其中該個別形狀係藉由根據該等節點及邊緣之該等大小參數使該個別形狀之該骨架表示之該等節點及邊緣之形態擴大而重 建。
- 如請求項1之方法,其中該等骨架表示之邊緣之該等大小參數係基於該等個別形狀沿著該等邊緣之寬度。
- 如請求項1之方法,其中該等骨架表示之節點之該等大小參數係基於該等節點處之該等個別形狀之局部半徑。
- 如請求項1之方法,其中該等邊緣對應於該個別形狀之一軸線。
- 如請求項7之方法,其中該軸線係分支的。
- 如請求項1之方法,其中該遮罩開發程序係光學接近性校正及逆微影技術之一者,且在該遮罩開發程序中使用該等骨架表示包括:判定起因於該等骨架表示之該等元件之位置之改變而對該遮罩開發程序之一成本函數的一影響。
- 如請求項1之方法,其中該遮罩開發程序係光學接近性校正及逆微影技術之一者,且在該遮罩開發程序中使用該等骨架表示包括:判定起因於該等骨架表示之該等大小參數之改變而對該遮罩開發程序之一成本函數的一影響。
- 如請求項1之方法,其中該遮罩開發程序係遮罩規則檢查,且在該遮 罩開發程序中使用該等骨架表示包括:基於該佈局中的兩個形狀之該等骨架表示之該等元件之間的一間距且基於該等元件之該等大小參數判定該兩個形狀之間的一間距。
- 一種用於開發一微影遮罩之系統,其包括:一記憶體,其儲存指令;及一處理器,其與該記憶體耦合且執行該等指令,該等指令在經執行時引起該處理器:存取在該微影遮罩之一遮罩開發程序中使用之一佈局,該佈局包括複數個不相交形狀;判定該佈局中的該等不相交形狀之至少一些之骨架表示,其中一個別形狀之該骨架表示包括藉由邊緣連接的兩個或更多個節點之元件及該等元件之至少一些之大小參數,其中每個邊緣連接該等節點中之兩者,所有該等邊緣及該等節點位於該個別形狀之一邊界內部並形成該個別形狀之一骨架,且該骨架表示係基於至該個別形狀之一距離而修整;及在該遮罩開發程序中使用該等骨架表示。
- 如請求項12之系統,其中該佈局係藉由該遮罩開發程序開發之一遮罩之一遮罩佈局。
- 如請求項12之系統,其中該佈局係藉由該微影遮罩產生之一空中影像及藉由一晶圓上之該微影遮罩產生之一經印刷圖案之一者。
- 如請求項12之系統,其中該個別形狀係一多邊形且判定該多邊形之該骨架表示包括:判定該多邊形之一沃羅諾伊圖;及自該沃羅諾伊圖判定該骨架表示。
- 如請求項12之系統,其中該個別形狀之該骨架表示之該等節點及邊緣係基於該個別形狀之一形態侵蝕。
- 如請求項12之系統,其中該個別形狀係藉由根據該等節點及邊緣之該等大小參數使該個別形狀之該骨架表示之該等節點及邊緣之形態擴大而重建。
- 一種包括經儲存指令之非暫時性電腦可讀媒體,該等經儲存指令在藉由一處理器執行時引起該處理器:存取在一微影遮罩之一遮罩開發程序中使用之一佈局,該佈局包括複數個不相交形狀;判定該佈局中的該等不相交形狀之至少一些之骨架表示,其中一個別形狀之該骨架表示包括藉由邊緣連接的兩個或更多個節點之元件及該等元件之至少一些之大小參數,其中每個邊緣連接該等節點中之兩者,所有該等邊緣及該等節點位於該個別形狀之一邊界內並形成該個別形狀之一骨架,且該骨架表示係基於至該個別形狀之一距離而修整;及提供該等骨架表示以供該遮罩開發程序中使用。
- 如請求項18之非暫時性電腦可讀媒體,其中該遮罩開發程序係光學接近性校正及逆微影技術之一者,且在該遮罩開發程序中使用該等骨架表示包括:判定起因於該等骨架表示之改變而對該遮罩開發程序之一成本函數的一影響。
- 如請求項18之非暫時性電腦可讀媒體,其中該遮罩開發程序係遮罩規則檢查,且在該遮罩開發程序中使用該等骨架表示包括:基於該佈局中的兩個形狀之該等骨架表示判定該兩個形狀之間的一間距。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US202062977020P | 2020-02-14 | 2020-02-14 | |
US62/977,020 | 2020-02-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202145053A TW202145053A (zh) | 2021-12-01 |
TWI836186B true TWI836186B (zh) | 2024-03-21 |
Family
ID=
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060190224A1 (en) | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Integrated circuit layout critical area determination using voronoi diagrams and shape biasing |
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060190224A1 (en) | 2005-02-24 | 2006-08-24 | International Business Machines Corporation | Integrated circuit layout critical area determination using voronoi diagrams and shape biasing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI769510B (zh) | 用於基於機器學習執行電路設計之光罩合成的方法、非暫時性儲存媒體、及系統 | |
Chen et al. | DevelSet: Deep neural level set for instant mask optimization | |
WO2021163623A1 (en) | Skeleton representation of layouts for the development of lithographic masks | |
TWI758742B (zh) | 用於電子電路之曲線型遮罩的遮罩規則檢查之系統及方法 | |
US11762283B2 (en) | Inverse lithography and machine learning for mask synthesis | |
US11126782B2 (en) | Applying reticle enhancement technique recipes based on failure modes predicted by an artificial neural network | |
US11836425B2 (en) | Engineering change orders with consideration of adversely affected constraints | |
TWI836186B (zh) | 使用佈局的骨架表示開發微影遮罩之方法、系統、及非暫時性電腦可讀媒體 | |
US20220082932A1 (en) | Three-dimensional mask simulations based on feature images | |
US11860531B2 (en) | Skeleton representation of layouts for the development of lithographic masks | |
US11720015B2 (en) | Mask synthesis using design guided offsets | |
US11449659B2 (en) | Lithography-based pattern optimization | |
US11977324B1 (en) | Modifying segments and vertices of mask shapes for mask synthesis | |
US11836000B1 (en) | Automatic global clock tree synthesis | |
US11803051B1 (en) | Freeform optical surface and method of forming a freeform optical surface | |
US11416661B2 (en) | Automatic derivation of integrated circuit cell mapping rules in an engineering change order flow | |
US11644746B1 (en) | Inverse etch model for mask synthesis | |
US11797739B2 (en) | Endpoint path margin based integrated circuit design using sub-critical timing paths | |
US20230126888A1 (en) | Computation of weakly connected components in a parallel, scalable and deterministic manner | |
US20220392191A1 (en) | Large scale computational lithography using machine learning models | |
US20230315967A1 (en) | Color graph reduction on a line of connected structures |