CN104269343A - 改善选择性氧化工艺中氧化物生长速率的方法 - Google Patents

改善选择性氧化工艺中氧化物生长速率的方法 Download PDF

Info

Publication number
CN104269343A
CN104269343A CN201410386390.0A CN201410386390A CN104269343A CN 104269343 A CN104269343 A CN 104269343A CN 201410386390 A CN201410386390 A CN 201410386390A CN 104269343 A CN104269343 A CN 104269343A
Authority
CN
China
Prior art keywords
hydrogen
process chamber
substrate
silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410386390.0A
Other languages
English (en)
Inventor
横田好隆
诺曼.I.塔姆
巴拉苏布若门尼.拉马钱德伦
马丁.约翰.里普利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN104269343A publication Critical patent/CN104269343A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开改善选择性氧化工艺中氧化物生长速率的方法。作为一个实施方式，提供一种选择性氧化合成衬底的材料的方法，包括：将该合成衬底设置在处理室中；将气体混合物引入到该处理室，该气体混合物包括含氧气体和体积百分比大于65％的含氢气体；将该处理室加压到250托至800托之间的压力；以及用预定的时间将该处理室加热至预定的温度，以使含氢气体和含氧气体在该处理室内反应，并选择性氧化该合成衬底。通过本发明的方法，能够利用原位产生的蒸汽有效地仅氧化半导体器件叠层中的含硅层，而不会使阻挡或导电层的性能退化。

Description

改善选择性氧化工艺中氧化物生长速率的方法
技术领域
本发明的实施方式总体涉及半导体制造领域，更具体地，涉及用于选择性氧化合成硅/金属膜的方法和设备。
背景技术
在半导体器件的制造中，含硅衬底的氧化起着关键的作用。例如，在标准的半导体器件中，栅氧化层通常位于包含源极区、漏极区、以及插入硅(intervening silicon)或多晶硅区的衬底上。金属接触部沉积在源极区和漏极区上，并且导电层沉积在栅氧化物上。通常将整个结构描述为多个层的堆叠。当横过栅氧化物施加电压从而在沿着从衬底、经过栅氧化物、到导电层的轴的方向产生电场时，改变了源极区和漏极区之间的区域的电特性，从而允许或阻止区域之间的电子流动。由此可见栅氧化层在半导体器件的结构中占有关键的地位。
通常，通过在器件中沉积其它的多个层来改善器件的特性。例如，为了控制金属原子向栅氧化层的扩散(这种扩散会导致栅氧化物电介质特性的退化)，可以在栅氧化层和金属层之间沉积阻挡层。并且，还可以在金属层上沉积硬掩模层。为了促进这些层的粘附、平坦化它们的表面并且使他们难于扩散，可以采用等离子体来处理阻挡层或硬掩模层。等离子体处理能够通过从侧面腐蚀其或减小其厚度来使栅氧化层的特性退化。同样地，通过典型地应用在现代器件制造中的沉积、蚀刻以及等离子体处理的重复循环，也可损害栅氧化层。这种损害使层的栅特性退化，导致器件无效。
为了修复对氧化层的损害，可以对器件进行再氧化。通过再氧化，在栅氧化物和下面的含硅层的侧面创建了一层氧化物薄层，因而修复了边缘损害。因为氧化晶体管的其它区域可能减小电导率和损害器件，所以需要在器件中仅仅氧化某些材料。例如，如果氧化栅极上的金属覆盖物以及源极区和漏极区上的金属接触部，就会减小它们的电导率。同样地，给定的器件可以不只包含仅仅与晶体管关联的金属表面。选择性氧化以某些材料，例如硅和硅的氧化物作为靶，同时避免其它材料的氧化。
传统的富氧工艺不仅氧化了所期望的层，也氧化了非期望的层例如金属和阻挡层。湿氧化处理虽然比干处理快，但是不能像蒸汽氧化一样快地促进氧化物生长。图1A-1C分别阐明了用于干氧化、湿氧化和蒸汽氧化的氧化速率。在低压下在富氢气(H2)的弱蒸汽气氛下对器件进行加热，能够选择性地氧化含硅材料而不氧化金属或阻挡层。然而，能够容易地意识到，迄今在高温和高压下运转氢燃烧室需要氢在隔离的位置燃烧氢。在较高压以及长浸透时间(soaktime)下，氢气可能攻击阻挡和硬掩模层，从而降低它们的有效性，并形成不想要的具有较高电阻率的金属硅化物层。
因而，仍然需要一种选择性氧化工艺，其利用原位产生的蒸汽能够有效地仅氧化半导体器件叠层中的含硅层，而不会使阻挡或导电层的性能退化。
发明内容
本发明总体提供一种选择性氧化合成衬底的含硅材料的方法，包括：将合成衬底设置在处理室中；将包含含氧气体和含氢气体的气体混合物引入到处理室中，使得气体混合物中含氢气体的比例(体积百分比)大于约65％；将处理室加压到大约250托(torr)至大约800托(torr)之间的压力；以及以预定的时间将处理室加热至预定温度以使含氢气体和含氧气体在处理室内反应，选择性氧化合成衬底。
本发明的一些实施方式包括选择性氧化合成衬底的材料的方法，包括将合成衬底设置在处理室中；将气体混合物引入到处理室中，气体混合物包括含氧气体和含氢气体，并且含氢气体的量大于气体混合物的量的大约65％；将处理室加压到在大约250托至大约800托之间的压力；以及以预定的时间将处理室加热至预定温度以使含氢气体和含氧气体在处理室内反应，选择性的氧化合成衬底。
本发明的其它实施方式提供了一种处理衬底的方法，包括：将衬底设置在快速热处理(RTP)室中；将含氧气体和含氢气体引入到RTP室中以形成气体混合物，其中气体混合物包括富氢气体混合物；将RTP室加压到大于250托的压力；将RTP室加热到使气体混合物在RTP室内发生反应的处理温度；以及选择性氧化衬底。
本发明的其它实施方式提供了一种在处理室中处理衬底的方法，该衬底至少包含含硅层和金属层，该方法包括：将富氢气体混合物引入到处理室中；将处理室加压到大于250托的压力；使富氢气体混合物在处理室内发生反应以产生蒸汽；以及选择性氧化含硅层。
本发明的进一步的实施方式提供一种处理衬底的方法，该衬底包含一层或多层氧化层以及一层或多层金属或阻挡层，该方法包括：将衬底设置在处理室中；将含氢气体和含氧气体引入到处理室内以产生一些气体混合物，其中含氢气体的量是气体混合物的量的约65％至约85％；将处理室加压到大于250托的压力；使含氢气体和含氧气体在处理室内发生反应以产生蒸汽；以及仅仅氧化衬底上的一层或多层氧化层。
附图说明
为了能够详细地理解本发明描述的上述特征，下面将参照具体实施方式提供上面所简要概述的本发明的更具体的说明，其中的一些实施方式在附图中示出。然而，要注意的是，附图仅仅示出了本发明的典型实施方式，因此其并不能被理解为对本发明范围的限制，本发明可以包括其它等效的实施方式。
图1A是现有技术中在干性条件下硅的氧化速率的曲线图。
图1B是现有技术中在湿性条件下硅的氧化速率的曲线图。
图1C是现有技术中蒸汽条件下硅的氧化速率的曲线图。
图2例示了可以在本发明的处理中使用的快速热加热装置。
图3A是举例说明本发明的一个实施方式的流程图。
图3B是举例说明本发明的另一个实施方式的流程图。
图3C是举例说明本发明的又一个实施方式的流程图。
图4A是在应用根据本发明一个实施方式的选择性氧化工艺之前的衬底的横截面视图。
图4B是在应用根据本发明一个实施方式的选择性氧化工艺之后的衬底的横截面视图。
图5是显示在不同压力下的反应物的浓度的曲线图。
图6是例示了根据本发明一个实施方式的可运行的工艺条件的处理窗口图。
具体实施方式
本发明描述了一种用于选择性氧化衬底中的含硅材料的方法。虽然以下将结合例如作为任一种VANTAGETM或CENTURATM装置的快速加热室来描述本发明，但是可以理解本发明可以在包含其它制造商所出售的其它室中进行，其中VANTAGETM或CENTURATM装置可以从加利福尼亚的圣克拉拉(SantaClara)的Applied Materials公司得到。图2举例说明了一种可以用来执行本发明的处理的快速加热装置200。该装置的特点在于，可以被抽空或或由选定气体填充的处理室202、以及侧壁204和底部围绕物206。侧壁的上部相对于光导管组件208被密封，其中辐射能从光导管组件208导入处理室中。光导管组件208包括多个钨卤素灯210，例如Sylvania EYT灯，将每一个钨卤素灯安装到可由不锈钢、黄铜、铝或其它金属制成的光导管212中。
在处理室200内通过接触衬底边缘的支撑环216来支撑衬底214。支撑环216由不会向衬底施加杂质的耐高温的材料例如金刚砂制成。支撑环216可以安装在旋转圆筒218上。在一个实施方式中，可以使用能够旋转其上的支撑环和衬底的石英旋转圆筒。衬底的旋转促进了均匀的温度分布。
处理气体可以通过典型的口220进入到处理室内，并且通过典型的口222排空。在一些实施方式中，可以使用多个气体馈入口和排出口。温度控制器224接收来自高温计226的测量结果并调整灯210的功率以获得均衡的加热。
图3A是例示了根据本发明一个实施方式的选择性氧化衬底的方法流程图。在处理310(第一步)中，从处理室中清除任何反应气体，也即采用不反应气体净化处理室。该清除避免了当提高温度和压力时在氧化处理的准备阶段期间衬底上不想要的化学反应。本发明的目的之一是仅仅氧化包括含硅层、金属层、以及可选阻挡或覆盖层的合成衬底的含硅层。为了实现这个目的，可以在以提高的温度和压力为特征的任何处理步骤期间控制处理室内的气体成分。通过从处理室中泵出所有的气体、然后使不反应气体流进处理室内以在处理室内形成不反应气体气氛来实现上述清除。在处理期间不反应气体不与任何衬底材料反应。在本发明的处理中不反应的气体包括，但是不限于氮气(N2)，氦(He)，氩(Ar)，氖(Ne)，以及氙(Xe)。
在作为下一步的处理312中，将具有多层含硅材料、金属以及可选阻挡或覆盖层的衬底布置在处理室内。可以图案化这些层以在衬底上形成器件结构，例如晶体管。图4A举例说明了一种典型的栅晶体管结构400。被掺杂的硅化区域402设置在衬底的多晶硅区域404中。被掺杂的硅化区域402形成晶体管的源极区和漏极区。在被掺杂的硅化区域402之上，可以沉积多层多晶硅406、栅氧化物408、阻挡材料410、金属接触部412以及保护或硬掩模材料414。另外，并且没有示出，可以在被掺杂的硅化区域上直接沉积金属接触部，其间采用或不采用阻挡或成核层。本发明的工处理选择性地仅仅氧化多晶硅和栅氧化层、连同衬底的其它含硅区域，而不氧化金属或其它层。
可以通过处理室内的流量阀将衬底引入到处理室。可以使用被构造为处理集成设备或平台的一部分的传输机械手来将衬底加载到处理室内。可选择地，可以将盘式加载器(tray loader)与卡头(cartridge)装置一起使用来连续地加载或卸载多层衬底。此外，可以使用传送带装置来将衬底传输进或传输出作为旋转处理集成设备的一部分的处理室，或者可以使用线性处理组件。
再次参照图3A，接下来在处于不反应气氛的处理室内，对支撑环上支撑的衬底进行温度和压力提高步骤314。可以在提高温度和压力之前将含氢气体馈入到处理室。作为选择，在提高期间可以通过使不反应气体流进和流出处理室来保持不反应气氛。可以精确地控制处理内的压力并且随着温度增加，通过流动气体能够消除可能逸出衬底的任何无组织排放。可以以任何方式同时或连续地提高温度和压力，直到达到需要的预定处理条件。温度提高可被设计为，对于衬底的各个层中的任一层的退火，赋予额外的益处。已经发现最好的选择性氧化条件是在大约150托(torr)至大约800托(torr)，尤其是大约250托至大约600托之间，例如450托的压力下获得。也已经发现最好的选择性氧化条件是在大于大约700℃，尤其是在大约800℃和大约1000℃之间，例如大约950℃的温度下获得。
再次参照图3A，可以在提高温度和压力之前或之后将含氢气体馈入到处理室。虽然优选氢气(H2)，但是也可以使用能够在氧化期间产生水蒸气的其它气体，例如氨气(NH3)。在步骤318，当达到含氢气体所需要的流速并且操作条件确立时，将含氧气体馈入到处理室以产生气体混合物。虽然优选氧气(O2)，但是也可以使用其它氧化气体，例如一氧化氮(N2O)。将含氧气体的流速提高到设定点，以允许温度、压力和流量控制随着反应开始而进行响应。含氢气体和含氧气体反应，原位产生蒸汽，并因而驱动衬底上的选择性氧化反应。考虑到水分子扩散进含硅材料晶体网，释放在Si-Si或Si-SiO2键的氢。在步骤320继续处理，直到达到预定的终结点，例如确定量的时间。在步骤322减小温度并抽空处理室以移除反应物。在步骤324再次将不反应气体填充到处理室以完成处理，之后在步骤326移除衬底。
图3B和3C举例说明了本发明的处理的替代实施方式。图3B举例说明了一个变型，其中在步骤336添加含氢气体之前，在步骤334中采用不反应气体来确立处理室操作压力。可以在填充含氢气体之后确定温度，如步骤338所示，然后在步骤340将含氧气体填充到处理室。图3C举例说明了一个变型，其中首先在步骤354中填充含氧气体，然后在步骤356中加压，在步骤358中填充含氢气体，以及在步骤360中确定温度。
在替代实施方式中，可以在处理室达到需要的温度和压力之后一起增加含氢气体和含氧气体，这样作的好处在于，即使单一流量不适当也不会导致不想要的反应加速。在另一个替代实施方式中，可以在达到需要的温度和压力点之前将含氢气体引入到处理室，这具有钝化衬底上的任何金属层以进一步减小金属的氧化可能性的潜在优点。在其它实施方式中，不反应或载气可以与含氢气体和/或含氧气体一起使用，并且可以独立地或与任一气体一起馈入。气体可以在反应室外混合或单独馈入到室。不反应气体的使用可以促进混合和提高选择性，但是可能会减小氧化速率。
通过反应区域内的温度和压力来驱动反应。通过来自热衬底的传导和由氧化反应释放的能量来加热反应区域。因而紧邻衬底表面建立驱动反应所需的温度。在一些实施方式中，反应可以限定在距离衬底表面达1cm的区域。700℃以上的温度通常有效地促进选择性氧化反应。通过设置在室内并连接到温度控制器的传感器来控制温度，该温度控制器改变加热灯的功率。
流速、温度和压力的有效的控制有助于一个成功的选择性氧化工艺。如果在气体混合物中具有太多的氧，氧自由基占优势，则导致不想要的氧化反应。图5是一个反应物浓度曲线图，其显示了作为传统富氧氧化反应的气体混合物特性，在不同压力下的氧化物的相对浓度。它举例说明了随着压力增加，不期望的氧化物的浓度下降的一般规律。由于它们的大小，氧自由基比水分子更能扩散进金属的晶体结构。因而，氧自由基的较高浓度导致对于含硅材料的低选择性。较高室压产生较少的自由基，因为氧自由基被含氢物快速地提取。
虽然需要最大化选择性氧化反应的速率，但是如果使用了错误的反应体混合物，氧化和燃烧反应可能会爆炸。已经发现大于大约65％的氢的氢气(H2)和氧气(O2)的混合物产生最有利的反应条件。富氢气体混合物一般产生可接受的氧化速率和高选择性。图6示出了涉及本发明的处理的反应速率表。区域1表示当前使用在选择性氧化处理中的操作窗口。区域2表示氢气和氧气的混合物存在较大的爆炸可能性，这样的合成物必须避免。区域3表示本发明的靶操作窗口。采用在氧中具有大约65％至大约95％，特别是大约75％至大约90％，例如大约85％的氢的混合物获得了有利的结果。在这些条件下，反应室中合成物的轻微的变化能够导致实质的温度变化。同样地，反应体的流速的轻微变化能够促使反应混合物达到爆炸极限。联锁装置用来保证含氧气体的流速保持在具有可接受的安全裕度的控制极限之下。馈入到反应室的含氧气体的量可以通过指定含氧气体流速与含氢气体流速的比率，或者通过指定二者与不反应或载气的比率，或者通过被设计成控制气体混合物中的反应气体的比例的任何其它方法来控制。
使得反应持续设定量的时间。期望在衬底的含硅材料上得到氧化物生长薄膜。在这些处理条件下，大约1至大约5分钟的持续时间足够用来产生20至50埃厚度的新氧化层。图4B举例说明了执行选择性氧化处理后的器件结构420。氧化层416邻近该结构的含硅层生长。采用本发明的处理，获得了多晶硅和二氧化硅相对于钨金属达到99.6％的氧化选择性。当达到终结点时，可以降低温度并可以泵空反应室并填充不反应气体。可以简单地净化室，以确保无潜在的反应气体保留从而使衬底的特性退化，然后将衬底从室移出以用于进一步的处理。
可以使用前述处理来选择性地氧化衬底上的许多含硅材料。这些含硅材料包括，但是不限于，多晶硅(或多晶性硅)，掺杂硅，微晶硅，掺杂微晶硅，非晶硅，掺杂非晶硅，普通硅，以及掺杂或非掺杂的、不与前述任一种类相符的、主要包含二氧化硅(SiO2)的局部氧化硅材料，或它们的组合。同样地，许多常见的金属导体和阻挡或保护层可以安全地暴露在该处理中。在这种条件下不会被氧化的金属层合成物包括，但是不限于，铝(Al)，铜(Cu)，钨(W)，氮化钨(WN)，钛(Ti)，氮化钛(TiN)，钽(Ta)，氮化钽(TaN)，碳氮化钽(TaCN)，及其组合。
下面将在表格1中阐明根据本发明的实施方式执行的选择性氧化处理的实例。以下的实施方式举例说明了采用氢气和氧气作为反应物，硅相对于钨金属的选择性氧化。然而，如上所述，应当理解可以使用其它含氢气体，例如氨，以及可以使用其它含氧气体，例如一氧化二氮，来执行代表本发明的其它实施方式的处理。也如上所述，根据除了在表格1中特别说明的那些之外的本发明的实施方式，也将获得相对于除了钨之外的金属的选择性氧化。
表格1
结论
已经描述了涉及合成硅/金属膜的选择性氧化的方法和装置的本发明的实施方式。通过原位产生高压蒸汽，能够快速地氧化半导体器件中的含硅材料而不氧化该器件的诸如金属层之类的其它层。虽然前述内容旨在详细说明本发明的实施方式，但是本发明还可以有其它以及进一步的实施方式而不脱离其基本范围。本发明的范围通过下面的权利要求限定。

Claims (15)

1.一种处理衬底的方法，包括：
将具有至少含硅层和金属层的衬底放置在处理室中；
将富氢气体混合物引入到所述处理室，所述富氢气体混合物包括至少65％的氢气；
将所述处理室加压到大于450托的压力；以及
使所述富氢气体混合物在所述处理室内反应以产生蒸汽，并选择性氧化所述含硅层。
2.根据权利要求1所述的方法，其中所述富氢气体混合物还包括含氧气体和不反应气体。
3.根据权利要求2所述的方法，其中所述不反应气体包括氦He，氮气N2，氩Ar，氖Ne，氙Xe，或它们的组合。
4.根据权利要求3所述的方法，还包括将邻近所述衬底的温度保持在700℃以上。
5.根据权利要求1所述的方法，其中使所述富氢气体混合物反应以在不氧化所述金属层的情况下氧化所述含硅层。
6.一种处理衬底的方法，包括：
在处理室内将所述衬底加热到至少700℃的温度；
将所述衬底暴露于包括氢气、氧气和不反应气体的气体混合物，所述氢气的浓度在所述气体混合物的65％和95％之间；
将所述处理室内的气压保持在至少460托；以及
在所述处理室内产生蒸汽。
7.根据权利要求6所述的方法，还包括控制氢气与氧气的比率。
8.根据权利要求6所述的方法，其中所述气体混合物是在处理室外形成的。
9.根据权利要求8所述的方法，其中所述气体混合物中的氢气的浓度在70％和90％之间。
10.一种处理衬底的方法，包括：
将具有至少含硅层和金属层的衬底放置在处理室中；
将富氢气体混合物引入到所述处理室，所述富氢气体混合物包括至少65％的氢气；
将所述处理室加压到450托的压力；
使所述富氢气体混合物在所述处理室内反应以产生蒸汽；以及
选择性氧化所述含硅层。
11.根据权利要求10所述的方法，其中所述富氢气体混合物还包括含氧气体和不反应气体。
12.根据权利要求11所述的方法，其中所述不反应气体包括氦He，氮气N2，氩Ar，氖Ne，氙Xe，或它们的组合。
13.根据权利要求12所述的方法，其中将邻近所述衬底的温度保持在700℃以上。
14.根据权利要求10所述的方法，其中选择性氧化所述含硅层包括在不氧化所述金属层的情况下氧化所述含硅层。
15.一种处理衬底的方法，包括：
将具有至少含硅层和金属层的衬底置于处理室中；
将包括在65％和95％之间的氢气的富氢气体混合物引入到所述处理室，所述富氢气体混合物还包括氧气和不反应气体，所述不反应气体包括氦He、氮气N2、氩Ar、氖Ne、氙Xe、或它们的组合；
将所述处理室加压到大于450托的压力；
使所述富氢气体混合物在所述处理室内反应以产生蒸汽，并选择性氧化所述含硅层，其中在不氧化所述金属层的情况下氧化所述含硅层。
CN201410386390.0A 2007-09-24 2008-09-24 改善选择性氧化工艺中氧化物生长速率的方法 Pending CN104269343A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/860,161 US7951728B2 (en) 2007-09-24 2007-09-24 Method of improving oxide growth rate of selective oxidation processes
US11/860,161 2007-09-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101612480A Division CN101404253A (zh) 2007-09-24 2008-09-24 改善选择性氧化工艺中氧化物生长速率的方法

Publications (1)

Publication Number Publication Date
CN104269343A true CN104269343A (zh) 2015-01-07

Family

ID=40297951

Family Applications (2)

Application Number Title Priority Date Filing Date
CNA2008101612480A Pending CN101404253A (zh) 2007-09-24 2008-09-24 改善选择性氧化工艺中氧化物生长速率的方法
CN201410386390.0A Pending CN104269343A (zh) 2007-09-24 2008-09-24 改善选择性氧化工艺中氧化物生长速率的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2008101612480A Pending CN101404253A (zh) 2007-09-24 2008-09-24 改善选择性氧化工艺中氧化物生长速率的方法

Country Status (7)

Country Link
US (3) US7951728B2 (zh)
EP (2) EP2040287B1 (zh)
JP (2) JP5451018B2 (zh)
KR (1) KR101028441B1 (zh)
CN (2) CN101404253A (zh)
SG (1) SG151226A1 (zh)
TW (2) TWI436425B (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5211464B2 (ja) * 2006-10-20 2013-06-12 東京エレクトロン株式会社 被処理体の酸化装置
US7951728B2 (en) 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US8163626B2 (en) * 2009-06-15 2012-04-24 Applied Materials, Inc. Enhancing NAND flash floating gate performance
JP5396180B2 (ja) * 2009-07-27 2014-01-22 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
US8993458B2 (en) 2012-02-13 2015-03-31 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
CN103165432B (zh) * 2013-03-15 2016-08-03 上海华力微电子有限公司 一种栅氧化层的制备方法
JP5636575B2 (ja) * 2013-08-28 2014-12-10 株式会社ユーテック 水蒸気加圧急速加熱装置及び酸化物材料膜の製造方法
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
WO2018052476A1 (en) 2016-09-14 2018-03-22 Applied Materials, Inc. Steam oxidation initiation for high aspect ratio conformal radical oxidation
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP7190450B2 (ja) 2017-06-02 2022-12-15 アプライド マテリアルズ インコーポレイテッド 炭化ホウ素ハードマスクのドライストリッピング
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US11177128B2 (en) 2017-09-12 2021-11-16 Applied Materials, Inc. Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
CN117936420A (zh) 2017-11-11 2024-04-26 微材料有限责任公司 用于高压处理腔室的气体输送系统
KR102622303B1 (ko) 2017-11-16 2024-01-05 어플라이드 머티어리얼스, 인코포레이티드 고압 스팀 어닐링 프로세싱 장치
JP2021503714A (ja) 2017-11-17 2021-02-12 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧処理システムのためのコンデンサシステム
TW202321493A (zh) * 2017-12-20 2023-06-01 美商應用材料股份有限公司 金屬薄膜之高壓氧化
KR102649241B1 (ko) 2018-01-24 2024-03-18 어플라이드 머티어리얼스, 인코포레이티드 고압 어닐링을 사용한 심 힐링
EP3762962A4 (en) 2018-03-09 2021-12-08 Applied Materials, Inc. HIGH PRESSURE ANNEALING PROCESS FOR METAL-BASED MATERIALS
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
KR102528076B1 (ko) 2018-10-30 2023-05-03 어플라이드 머티어리얼스, 인코포레이티드 반도체 응용들을 위한 구조를 식각하기 위한 방법들
JP2022507390A (ja) 2018-11-16 2022-01-18 アプライド マテリアルズ インコーポレイテッド 強化拡散プロセスを使用する膜の堆積
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11322347B2 (en) 2018-12-14 2022-05-03 Applied Materials, Inc. Conformal oxidation processes for 3D NAND
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
US11569245B2 (en) 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
US11610776B2 (en) * 2021-02-08 2023-03-21 Applied Materials, Inc. Method of linearized film oxidation growth
US11996305B2 (en) 2021-06-29 2024-05-28 Applied Materials, Inc. Selective oxidation on rapid thermal processing (RTP) chamber with active steam generation
KR20230114190A (ko) * 2022-01-24 2023-08-01 주식회사 에이치피에스피 반도체 공정의 절연막 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263358A (zh) * 1999-02-01 2000-08-16 因芬尼昂技术北美公司 用于垂直晶体管的可控制的槽顶部隔离层的形成
US20020172756A1 (en) * 2000-04-27 2002-11-21 Joo Hyun Song Method for selectively oxidizing a silicon/metal composite film stack
CN1503987A (zh) * 2001-04-26 2004-06-09 因芬尼昂技术股份公司 钨硅闸极选择性侧壁氧化期间最小化氧化钨蒸气沉积之方法
CN1555087A (zh) * 2003-12-27 2004-12-15 上海华虹（集团）有限公司 一种消除栅刻蚀横向凹槽的方法
CN1577753A (zh) * 2003-07-26 2005-02-09 海力士半导体有限公司 制造半导体器件的栅电极的方法
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
US5015587A (en) * 1988-08-08 1991-05-14 Phillips Petroleum Company Reformer optimization for head limited recycle system
JPH07183477A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体基板の製造方法
TWI227531B (en) * 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
US6005225A (en) 1997-03-28 1999-12-21 Silicon Valley Group, Inc. Thermal processing apparatus
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP3544123B2 (ja) 1997-07-04 2004-07-21 富士電機デバイステクノロジー株式会社 炭化けい素半導体装置の熱酸化膜形成方法
US6037273A (en) * 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
TW374853B (en) 1997-08-04 1999-11-21 Toshiba Corp Dry etching method of thin film and method for manufacturing thin film semiconductor device
DE69840861D1 (de) * 1997-10-14 2009-07-16 Texas Instruments Inc Verfahren zum Oxidieren einer Struktur während der Herstellung einer Halbleitervorrichtung
TW421849B (en) 1998-02-23 2001-02-11 Winbond Electronics Corp Structure of multi-layered dielectric opening and its fabricating method
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
TW446995B (en) 1998-05-11 2001-07-21 Semitool Inc Temperature control system for a thermal reactor
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP3447956B2 (ja) * 1998-05-21 2003-09-16 富士通株式会社 光学的記憶装置
US6100188A (en) 1998-07-01 2000-08-08 Texas Instruments Incorporated Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
US6355580B1 (en) 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6335295B1 (en) 1999-01-15 2002-01-01 Lsi Logic Corporation Flame-free wet oxidation
US6221791B1 (en) 1999-06-02 2001-04-24 Taiwan Semiconductor Manufacturing Company, Ltd Apparatus and method for oxidizing silicon substrates
NL1013667C2 (nl) * 1999-11-25 2000-12-15 Asm Int Werkwijze en inrichting voor het vormen van een oxidelaag op wafers vervaardigd uit halfgeleidermateriaal.
US6372663B1 (en) * 2000-01-13 2002-04-16 Taiwan Semiconductor Manufacturing Company, Ltd Dual-stage wet oxidation process utilizing varying H2/O2 ratios
US6458714B1 (en) 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
KR100441681B1 (ko) 2001-03-12 2004-07-27 삼성전자주식회사 금속 게이트 형성 방법
US6627501B2 (en) 2001-05-25 2003-09-30 Macronix International Co., Ltd. Method of forming tunnel oxide layer
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
TW200416772A (en) 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
US6933241B2 (en) 2002-06-06 2005-08-23 Nec Corporation Method for forming pattern of stacked film
DE10236896B4 (de) 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
US6774012B1 (en) 2002-11-08 2004-08-10 Cypress Semiconductor Corp. Furnace system and method for selectively oxidizing a sidewall surface of a gate conductor by oxidizing a silicon sidewall in lieu of a refractory metal sidewall
US7189652B1 (en) 2002-12-06 2007-03-13 Cypress Semiconductor Corporation Selective oxidation of gate stack
US7229929B2 (en) 2002-12-06 2007-06-12 Cypress Semiconductor Corporation Multi-layer gate stack
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US6916744B2 (en) * 2002-12-19 2005-07-12 Applied Materials, Inc. Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
KR100482738B1 (ko) 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
US7235497B2 (en) 2003-10-17 2007-06-26 Micron Technology, Inc. Selective oxidation methods and transistor fabrication methods
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR20050094183A (ko) * 2004-03-22 2005-09-27 삼성전자주식회사 화학 기상 증착 장치 및 이를 이용한 산화막 형성 방법
JP4609098B2 (ja) * 2004-03-24 2011-01-12 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
KR100586009B1 (ko) 2004-05-31 2006-06-01 삼성전자주식회사 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치
US7521378B2 (en) * 2004-07-01 2009-04-21 Micron Technology, Inc. Low temperature process for polysilazane oxidation/densification
US7326655B2 (en) * 2005-09-29 2008-02-05 Tokyo Electron Limited Method of forming an oxide layer
TWI264797B (en) 2005-11-07 2006-10-21 Ind Tech Res Inst Self-alignment dual-layer silicon-metal nano-grain memory device, fabricating method thereof and memory containing the same
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
TWI371110B (en) * 2008-09-16 2012-08-21 Nexpower Technology Corp Translucent solar cell and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1263358A (zh) * 1999-02-01 2000-08-16 因芬尼昂技术北美公司 用于垂直晶体管的可控制的槽顶部隔离层的形成
US20020172756A1 (en) * 2000-04-27 2002-11-21 Joo Hyun Song Method for selectively oxidizing a silicon/metal composite film stack
CN1503987A (zh) * 2001-04-26 2004-06-09 因芬尼昂技术股份公司 钨硅闸极选择性侧壁氧化期间最小化氧化钨蒸气沉积之方法
US7115469B1 (en) * 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
CN1577753A (zh) * 2003-07-26 2005-02-09 海力士半导体有限公司 制造半导体器件的栅电极的方法
CN1555087A (zh) * 2003-12-27 2004-12-15 上海华虹（集团）有限公司 一种消除栅刻蚀横向凹槽的方法

Also Published As

Publication number Publication date
JP5451018B2 (ja) 2014-03-26
JP2009158918A (ja) 2009-07-16
US9117661B2 (en) 2015-08-25
TWI389206B (zh) 2013-03-11
KR20090031658A (ko) 2009-03-27
EP2040287B1 (en) 2019-06-05
US20140057455A1 (en) 2014-02-27
US8546271B2 (en) 2013-10-01
SG151226A1 (en) 2009-04-30
US20110230060A1 (en) 2011-09-22
EP2040287A3 (en) 2012-08-08
CN101404253A (zh) 2009-04-08
US7951728B2 (en) 2011-05-31
JP2012044192A (ja) 2012-03-01
TW201207939A (en) 2012-02-16
KR101028441B1 (ko) 2011-04-14
EP3540763A1 (en) 2019-09-18
TWI436425B (zh) 2014-05-01
EP2040287A2 (en) 2009-03-25
US20090081884A1 (en) 2009-03-26
TW200926298A (en) 2009-06-16

Similar Documents

Publication Publication Date Title
CN104269343A (zh) 改善选择性氧化工艺中氧化物生长速率的方法
TWI553734B (zh) 用於半導體元件之低溫氧化的方法
JP5325363B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
TWI331364B (zh)
EP1944796A2 (en) Oxide etch with NH3-NF3 chemistry
KR20100114503A (ko) 자연 산화물 성장을 감소시키기 위한 플라즈마 세정 프로세스에 의한 패시베이션 층 형성
JP2012094879A (ja) シリコン／金属複合膜堆積物を選択的に酸化するための方法及び装置
US6566199B2 (en) Method and system for forming film, semiconductor device and fabrication method thereof
JP2001244214A (ja) シリサイド膜を備えた半導体素子の製造方法
JP4706260B2 (ja) 被処理体の酸化方法、酸化装置及び記憶媒体
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
KR20210094636A (ko) 3d nand 애플리케이션들을 위한 메모리 셀 제작
JP2024020242A (ja) メモリ用途のための垂直トランジスタの作製
US7160818B2 (en) Semiconductor device and method for fabricating same
US7358198B2 (en) Semiconductor device and method for fabricating same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150107

RJ01 Rejection of invention patent application after publication