JPH01319943A - 半導体酸化薄膜の形成方法 - Google Patents

半導体酸化薄膜の形成方法

Info

Publication number
JPH01319943A
JPH01319943A JP15285488A JP15285488A JPH01319943A JP H01319943 A JPH01319943 A JP H01319943A JP 15285488 A JP15285488 A JP 15285488A JP 15285488 A JP15285488 A JP 15285488A JP H01319943 A JPH01319943 A JP H01319943A
Authority
JP
Japan
Prior art keywords
thin film
oxide thin
main body
areas
semiconductor oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15285488A
Other languages
English (en)
Other versions
JP2663523B2 (ja
Inventor
Kazuo Nishiyama
西山 和夫
Yasushi Morita
靖 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP15285488A priority Critical patent/JP2663523B2/ja
Publication of JPH01319943A publication Critical patent/JPH01319943A/ja
Application granted granted Critical
Publication of JP2663523B2 publication Critical patent/JP2663523B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁ゲート型電界効果トランジスタによる大
集積回路いわゆるMOS−LSIの製造に通用して好適
な半導体酸化薄膜の形成方法に係わる。
〔発明の概要〕
本発明は、半導体基体上に、下部にチャンネルストップ
領域を有する素子分離領域となる絶縁層を形成し、その
後半導体基体全面に200nm以下の波長のエネルギー
ビームを照射してその素子分離領域形成部以外の半導体
基体表面に選択的に半導体酸化!膜を形成するものであ
り、このようにすることによって半導体酸化薄膜形成部
の極く表面部のみを酸化して高濃度不純物導入のなされ
たナヤンネルストップ領域の再拡散を回避して例えばM
OS−LSIの高集積度化をはかり、また安定して均一
な目的とする特性を有する半導体装置を得ることができ
るようにする。
〔従来の技術〕
例えばMOS−LS Iの微細化、高集積度化にともな
ってゲート酸化薄膜としての良質なSiO2半導体酸化
薄膜の形成が重要な課題となっている。
このゲート酸化VI!膜となる5i(h半導体酸化MI
IAは、通常シリコンSt半導体基体表面のMO3I−
ランジスタ素子間に高不純物濃度のチャンネルストップ
領域を形成し、これの上に5i02等の厚い絶縁層によ
る素子分離領域を形成して後に電気炉中で酸素雰囲気中
での熱処理がなされてSi基体表面に5t02酸化薄膜
を形成するという方法がとられる。
この場合、素子の微細化に伴ない例えばチャンネルスト
ップ領域においてもいわゆるシャロウ化が要求される傾
向にあるが、熱酸化処理前に形成したチャンネルストッ
プ領域における不純物の再拡散即ちこのチャンネルスト
ップ領域の拡大化を制御することも盲要な課題となって
きている。
このような課題の解決のためには低温での酸化膜形成が
一つの方向であるが、この場合その半導体酸化薄膜の膜
質に問題があり、また5i02薄股とSt基体界面の未
結合5i−0による界面順位の不安定性を惹き起すとい
う問題がある。これに対処して5t02半導体酸化S膜
の生成後に急速加熱処理いわゆるR TA (Rapi
d Thermal Anneal)例えばハロゲンラ
ンプによる加熱で緻密化処理を行うという方法の提案も
あるが、この場合においても微細化されるMOS−LS
Iにおける拡散を完全に抑制することには限界がある。
〔発明が解決しようとする課題〕
本発明は、上述した半導体酸化SIRの形成にあたって
その加熱酸化に伴う熱がチャンネルストップ領域等に影
響して再拡散を生じることによる微細化の阻害を確実に
回避することができるようにして、特にMOS−LSI
の製造に通用して好適な半導体酸化薄膜の形成方法を提
供する。
〔課題を解決するための手段〕
本発明においては、第1図に示すように半導体基体(1
)上に、下部にチャンネルストップ領域(2)を有する
絶縁層からなる素子分離領域(3;を形成する工程と、
第2図に示すように半導体基体(1)の全面に同時的な
いしは順次的に200n+w以下の波長のエネルギービ
ームを照射し、素子分離領域(3)の形成部以外の半導
体基体+11の表面に選択的に半導体酸化薄膜(4)を
形成する工程とをとる。
〔作用〕
上述の本発明方法によれば、特に200nm以下の波長
のエネルギービームの照射によって半導体酸化i 9%
 (4)の形成を行うようにしたものであり、この20
0nm以下のエネルギービームは、半導体基体+1)と
SiO*絶縁層よりなる素子分離領域(3)に対して共
に透過性が低く、吸収性が高いことから、そのエネルギ
ーは殆んど表面においてのみ吸収され、この表面におい
てのみ、その加熱がなされるので、特にこのエネルギー
ビームの照射をパルス状に断続的に行えば、より素子分
離領域(3)下のチャンネルストップ領域(2)等を加
熱するようなことが回避される。具体的には半導体基体
(11の表面の100人程鹿の深さしかエネルギービー
ムの入り込みができなく、この極く表面においてのみ1
000℃以上の加熱を行うことができ、これによって薄
い酸化膜を制御性良く形成することができる。
〔実施例〕
図面を参照して本発明をnチャンネル型MOSトランジ
スタ素子を有するMOS−LSIを得る場合について説
明する。
第1図に示すようにp型のシリコン半導体基体+11を
用意し、その−主面に選択的に素子形成部間等の素子形
成部以外のフィールド°部に位置してp型の高濃度チャ
ンネルストップ領域(2)を選択的拡散等によって形成
し、これの上に選択的熱酸化による厚い5i02等によ
るフィールド絶縁層より成る素子分離領域(3)を形成
する。
そして、酸素を含む酸化性雰囲気中で第2図に示すよう
に、基体+11の表面に同時的に或いは順次的に、波長
200nm以下のエネルギービーム例えば^rF 。
F2等のエキシマレーザ−や、各種希ガス共鳴線ランプ
即ちマイクロ波励起の無電極放電ランプあるいは低圧水
銀ランプ、D2 (m水素)ランプ等により、パルス的
にすなわち短時間照射例えば100/秒の断続的照射を
行う、このようにするとき、半導体基体(1)の掻く表
面のみが例えば1000℃に加熱され数十〜数6人程度
の薄い5i02半導体酸化薄膜(4)が形成される。
その後第3図に示すように、半導体酸化薄膜(4)上に
ゲート電極(5)を、例えば多結晶シリコン層の全面的
CVD (化学的気相成長法)及び選択的エツチングに
よるパターン化によって形成し、これをマスクとしてn
型の不純物イオン例えばB1のイオン注入等によってそ
の両側にソースおよびドレイン各領域(6S)および 
(6d)を形成してMOSトランジスタ素子を形成する
〔発明の効果〕
上述したように本発明においては、200nm以下のエ
ネルギービームをもって半導体基体(11の表面を酸素
を含む酸化性雰囲気中で加熱するようにしたものである
が、この200nm以下のエネルギービームは、半導体
基体(1)および素子分離領域(3)の例えばSiおよ
び5i02に対し、共に良好に吸収され、これが100
人程度以下には入り込むことがないために、その極く表
面のみを加熱する。したがって厚い素子分離領域(3)
下に形成されたチャンネルストップ領域(2)について
は、これが殆んど加熱されるようなことが回避される。
そして、特にエネルギービームの照射を断続的に行う場
合は、その加熱酸化を各石時間の積み市ねで行うことに
なるので、その加熱が深さ方向に伝達してい(ことが効
果的に回避されることによって、半導体基体+11が直
接的に露呈している部分のみが選択的に、しかも極く薄
い半導体酸化薄膜(4)として、制御性良く形成される
ことになる。
またこのように形成された半導体酸化薄膜(4)は、実
質的に高温下での酸化であることによって良好な膜質と
して形成され、またSt基体(11との界面に未結晶に
よる界面単位が発生することがないことによって特性の
良いMO34子が形成される。
また上述したようにチャンネルストップ領域(2)の再
拡散即ちその領域の拡大化が阻止されることによって、
微細化、高密度が良好に達成され、これによってより高
速性の向上がはかられる等実用に供してその利益は大で
ある。
【図面の簡単な説明】
第1図〜第3図は本発明による半導体酸化薄膜の形成方
法の一例の各工程における路線的拡大断面図である。 (1)は半導体基体、(2)はチャンネルスト7プ領域
、(3)は素子分離領域、(4)は半導体酸化at膜で
ある。

Claims (1)

  1. 【特許請求の範囲】  半導体基体上に、下部にチャンネルストップ領域を有
    する絶縁層から成る素子分離領域を形成する工程と、 半導体基体全面に200nm以下の波長のエネルギービ
    ームを照射し、上記素子分離領域形成部以外の上記半導
    体基体表面に選択的に半導体酸化薄膜を形成する工程と
    を有する半導体酸化薄膜の形成方法。
JP15285488A 1988-06-21 1988-06-21 半導体酸化薄膜の形成方法 Expired - Fee Related JP2663523B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15285488A JP2663523B2 (ja) 1988-06-21 1988-06-21 半導体酸化薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15285488A JP2663523B2 (ja) 1988-06-21 1988-06-21 半導体酸化薄膜の形成方法

Publications (2)

Publication Number Publication Date
JPH01319943A true JPH01319943A (ja) 1989-12-26
JP2663523B2 JP2663523B2 (ja) 1997-10-15

Family

ID=15549577

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15285488A Expired - Fee Related JP2663523B2 (ja) 1988-06-21 1988-06-21 半導体酸化薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2663523B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192520A (ja) * 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
CN108987262A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 硼膜的除去方法和硼膜的图案形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192520A (ja) * 2009-02-16 2010-09-02 Elpida Memory Inc 半導体装置の製造方法
CN108987262A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 硼膜的除去方法和硼膜的图案形成方法
JP2018206976A (ja) * 2017-06-05 2018-12-27 東京エレクトロン株式会社 ボロン膜の除去方法およびボロン膜によるパターン形成方法
CN108987262B (zh) * 2017-06-05 2023-08-18 东京毅力科创株式会社 硼膜的除去方法和硼膜的图案形成方法

Also Published As

Publication number Publication date
JP2663523B2 (ja) 1997-10-15

Similar Documents

Publication Publication Date Title
JP2002314076A (ja) 金属ゲートの形成方法
KR0159420B1 (ko) 반도체 기판의 제조방법
JPS63166219A (ja) 半導体装置の製造方法
JPS618931A (ja) 半導体装置の製造方法
EP0045593B1 (en) Process for producing semiconductor device
JPS62500969A (ja) 半導体デバイスの製作方法
JP2003264190A (ja) 半導体装置及びその製造方法
JPH01319943A (ja) 半導体酸化薄膜の形成方法
JP3077760B2 (ja) 固相拡散方法
JP2006245567A (ja) 半導体装置の製造方法
JP3250996B2 (ja) 表面に絶縁膜を有するシリコン基板およびその製造方法および装置
JPH03227525A (ja) 薄膜トランジスタの製造方法
JP2811763B2 (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPH04332130A (ja) 半導体素子の製造方法
JPH11283975A (ja) 薄くて均一な酸化物を低い温度で形成する方法
JPH0391245A (ja) 薄膜半導体装置とその製造方法
JP2007214156A (ja) 半導体デバイス
JPH05267281A (ja) 酸化シリコン層の形成方法
JPS6098640A (ja) 半導体装置の製造方法
JPS594169A (ja) 半導体装置の製造方法
JPH01147869A (ja) 半導体装置の製造方法
JPH07153684A (ja) 半導体薄膜の製造方法
JPS60127741A (ja) 半導体装置の製法
JPH11121752A (ja) 半導体装置及びその製造方法
JPS6242524A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees