JPS62216368A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62216368A JPS62216368A JP5804686A JP5804686A JPS62216368A JP S62216368 A JPS62216368 A JP S62216368A JP 5804686 A JP5804686 A JP 5804686A JP 5804686 A JP5804686 A JP 5804686A JP S62216368 A JPS62216368 A JP S62216368A
- Authority
- JP
- Japan
- Prior art keywords
- film
- cap
- region
- silicon
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title description 7
- 238000000034 method Methods 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 238000010521 absorption reaction Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 10
- 238000001953 recrystallisation Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 22
- 229910052710 silicon Inorganic materials 0.000 abstract description 22
- 239000010703 silicon Substances 0.000 abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 20
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 10
- 239000000377 silicon dioxide Substances 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- -1 arsenic ions Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 235000017166 Bambusa arundinacea Nutrition 0.000 description 1
- 235000017491 Bambusa tulda Nutrition 0.000 description 1
- 241001330002 Bambuseae Species 0.000 description 1
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 235000015334 Phyllostachys viridis Nutrition 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000011425 bamboo Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000003134 recirculating effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
シリコン・オン・インシュレータ（Ｓｉｌｉｃｏｎ ０
ｎＩｎｓｕｌａｔｏｒ、 ５ｏｌ）構造のシリコンを再
結晶化して形成した結晶粒界のない領域を自己整合でＭ
ＯＳ ＦＥＴのチャネル領域にする方法である。
ｎＩｎｓｕｌａｔｏｒ、 ５ｏｌ）構造のシリコンを再
結晶化して形成した結晶粒界のない領域を自己整合でＭ
ＯＳ ＦＥＴのチャネル領域にする方法である。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えばＳｏｌ構造を利用し′Ｃ結晶粒界のない領
域をチャネル領域とした間Ｓ Ｉ’ｌ？Ｔを製造する方
法に関するものである。
詳しく言えばＳｏｌ構造を利用し′Ｃ結晶粒界のない領
域をチャネル領域とした間Ｓ Ｉ’ｌ？Ｔを製造する方
法に関するものである。
絶縁膜上に再結晶シリコン基体を形成する際の多結晶シ
リコン層の再結晶化方法としては、先ず絶縁膜上に気相
成長した多結晶シリコン膜をエネルギー線ビーム多くは
レーザビームによって走査加熱し、該走査領域を順次溶
融再結晶化ゼしめる直熱方式が提供された。
リコン層の再結晶化方法としては、先ず絶縁膜上に気相
成長した多結晶シリコン膜をエネルギー線ビーム多くは
レーザビームによって走査加熱し、該走査領域を順次溶
融再結晶化ゼしめる直熱方式が提供された。
しかしこの直熱方式は、レーザビームの出力やビームス
ポット内の出力プロファイルの揺らぎによってその都度
加熱条件が変動するので、結晶品質が一様で、一定の面
積をもった結晶粒界の存在しない領域を再現性良く形成
することが困難であり、更にまた、再結晶化しようとす
る半導体膜の種類に応じてその吸収波長に合った波長を
もったレーザの種類を選ばねばならないという問題かあ
った。
ポット内の出力プロファイルの揺らぎによってその都度
加熱条件が変動するので、結晶品質が一様で、一定の面
積をもった結晶粒界の存在しない領域を再現性良く形成
することが困難であり、更にまた、再結晶化しようとす
る半導体膜の種類に応じてその吸収波長に合った波長を
もったレーザの種類を選ばねばならないという問題かあ
った。
そこで、傍熱方式の再結晶化方法が提案された。
この傍熱方式は、再結晶化しようとする絶縁膜」−の多
結晶シリコン股上にエネルギー線例えばレーザの吸収層
を形成し、ごのレーザ吸収層をレーザビーム照射により
加熱し、該加熱されたレーザ吸収層からの熱伝導によっ
て上記多結晶シリコン膜を溶融し再結晶化させる方法で
、前述したレーザビームの出力およびプロファイル等の
揺らぎばレーザ吸収層がバッファとなって均一化される
ので再結晶化が再現性良く行われ、がっ、レーザ吸収層
をレーザ波長に合せて選定しておくことにより、被再結
晶膜の種類に関係なく容易にレーザの種類が選べるとい
う利点を持っている。
結晶シリコン股上にエネルギー線例えばレーザの吸収層
を形成し、ごのレーザ吸収層をレーザビーム照射により
加熱し、該加熱されたレーザ吸収層からの熱伝導によっ
て上記多結晶シリコン膜を溶融し再結晶化させる方法で
、前述したレーザビームの出力およびプロファイル等の
揺らぎばレーザ吸収層がバッファとなって均一化される
ので再結晶化が再現性良く行われ、がっ、レーザ吸収層
をレーザ波長に合せて選定しておくことにより、被再結
晶膜の種類に関係なく容易にレーザの種類が選べるとい
う利点を持っている。
第４図は従来の傍熱方式の再結晶化方法を示す模式側断
面図で、シリコン基板５１上に形成された絶縁膜５２上
に、気相成長、パターニングの工程を経て、トランジス
タ等の半導体素子の大きさに対応する多結晶シリコン島
状基体５３（以下キャップという）を形成し、キャップ
５３の表面にレーザ吸数層との融合を阻止する分離用絶
縁層５４を形成し、キャップ５３の形成された絶縁膜５
２上に例えば多結晶シリコンよりなるレーザ吸収層５５
を気相成長により形成し、キャップ５３の上部を含む領
域の多結晶シリコン・レーザ吸収層５５をシリコンの吸
収波長とほぼ等しい発振波長をもったアルゴン（Ａｒ）
イオンレーザ・ビーム５６の照射によって高温に加熱し
、該レーザ吸収層５５からの熱伝導によって多結晶シリ
コンキャップ５３を加熱溶融し、レーザビーム５６照射
を停止してキャップ５３を冷却し再結晶化させる方法で
ある。
面図で、シリコン基板５１上に形成された絶縁膜５２上
に、気相成長、パターニングの工程を経て、トランジス
タ等の半導体素子の大きさに対応する多結晶シリコン島
状基体５３（以下キャップという）を形成し、キャップ
５３の表面にレーザ吸数層との融合を阻止する分離用絶
縁層５４を形成し、キャップ５３の形成された絶縁膜５
２上に例えば多結晶シリコンよりなるレーザ吸収層５５
を気相成長により形成し、キャップ５３の上部を含む領
域の多結晶シリコン・レーザ吸収層５５をシリコンの吸
収波長とほぼ等しい発振波長をもったアルゴン（Ａｒ）
イオンレーザ・ビーム５６の照射によって高温に加熱し
、該レーザ吸収層５５からの熱伝導によって多結晶シリ
コンキャップ５３を加熱溶融し、レーザビーム５６照射
を停止してキャップ５３を冷却し再結晶化させる方法で
ある。
しかし、上記従来の傍熱方式の導電体膜再結晶化方法に
おいては、前述したように半導体素子の大きさに対応す
る広い面積の多結晶シリコンキャップ５３全体を溶融再
結晶化せしめるために、素子面積が大きい場合すなわち
キャップ５３の面積が大きい場合には、熔融されたキャ
ップ５３の冷却時に、キャップ５３内に中心部近傍の一
点が最も低温で周辺部に向かって順次高温になる温度分
布が形成され難くなる。
おいては、前述したように半導体素子の大きさに対応す
る広い面積の多結晶シリコンキャップ５３全体を溶融再
結晶化せしめるために、素子面積が大きい場合すなわち
キャップ５３の面積が大きい場合には、熔融されたキャ
ップ５３の冷却時に、キャップ５３内に中心部近傍の一
点が最も低温で周辺部に向かって順次高温になる温度分
布が形成され難くなる。
そのため、素子性能に影響を及ぼすキャップ５３内の所
定小領域内に結晶粒界の発生する確率が増し、Ｓｏｌ構
造の半導体ＩＣの製造歩留りを低下せしめるという問題
が生じていた。
定小領域内に結晶粒界の発生する確率が増し、Ｓｏｌ構
造の半導体ＩＣの製造歩留りを低下せしめるという問題
が生じていた。
次いで、本出願人は上記問題を解決するために、第５図
に示す再結晶化の方法を開発した。この方法は、同図を
参照すると、絶縁膜（１）上に多結晶質もしくは非晶質
の導電体膜（２）を形成し、該導電体膜（２）上に、該
導電体１！Ｊ（２）の結晶粒界の存在しない再結晶導電
体膜を形成しようとする領域（３）上の膜厚を選択的に
厚くしたキャップ（４）をもった熱伝導制御層（５）を
形成し、該熱伝導制御層（５）上にエネルギー線吸収層
（６）を形成し、該エネルギー線吸収（６）をエネルギ
ー線（７）で照射して昇温せしめ、該エネルギー線吸収
層（６）からの該熱伝導制御層（５）を介しての伝導加
熱により該導電体１！’（２）を溶融し再結晶化せしめ
ることにより、該導電体膜（２）に選択的に結晶粒界の
存在しない再結晶領域（８）を形成するものである。
に示す再結晶化の方法を開発した。この方法は、同図を
参照すると、絶縁膜（１）上に多結晶質もしくは非晶質
の導電体膜（２）を形成し、該導電体膜（２）上に、該
導電体１！Ｊ（２）の結晶粒界の存在しない再結晶導電
体膜を形成しようとする領域（３）上の膜厚を選択的に
厚くしたキャップ（４）をもった熱伝導制御層（５）を
形成し、該熱伝導制御層（５）上にエネルギー線吸収層
（６）を形成し、該エネルギー線吸収（６）をエネルギ
ー線（７）で照射して昇温せしめ、該エネルギー線吸収
層（６）からの該熱伝導制御層（５）を介しての伝導加
熱により該導電体１！’（２）を溶融し再結晶化せしめ
ることにより、該導電体膜（２）に選択的に結晶粒界の
存在しない再結晶領域（８）を形成するものである。
Ｓｏｌ構造を用いてＭＯＳ ＰＥＴを製作した場合に、
ＭＯＳ Ｆ［！Ｔのチャネル領域が結晶粒界の存在する
再結晶化シリコン膜に作られると、結晶粒界でキャリア
の散乱が発生したり、電界効果移動度の低下が生じたり
、深い準位を形成するなど、電気特性の低下を引き起す
問題がある。
ＭＯＳ Ｆ［！Ｔのチャネル領域が結晶粒界の存在する
再結晶化シリコン膜に作られると、結晶粒界でキャリア
の散乱が発生したり、電界効果移動度の低下が生じたり
、深い準位を形成するなど、電気特性の低下を引き起す
問題がある。
現在のところ、大面積の結晶粒界の存在しない膜を生成
することはきわめて困難であるとされており、実現もさ
れていない。従って、再結晶膜の任意の場所に結晶粒界
を制御してＭＯＳ ＰＥＴを形成することは難しい。
することはきわめて困難であるとされており、実現もさ
れていない。従って、再結晶膜の任意の場所に結晶粒界
を制御してＭＯＳ ＰＥＴを形成することは難しい。
ところで、ＭＯＳ ＰＥＴの電気特性はチャネル領域で
のキャリア輸送特性で一義的に決るといえるので、本発
明者はごく狭く限られたこの領域で結晶粒界の排除が行
われるだけで、望まれたＭＯＳ ＦＥＴを得ることがで
きる点に着目した。
のキャリア輸送特性で一義的に決るといえるので、本発
明者はごく狭く限られたこの領域で結晶粒界の排除が行
われるだけで、望まれたＭＯＳ ＦＥＴを得ることがで
きる点に着目した。
本発明はこのような点に鑑みて創作されたもので、前辺
って定義した領域で結晶粒界の発生を抑制して再結晶化
を行う技術を利用したＭＯＳ ＰＥＴの製造方法を提供
することを目的とする。
って定義した領域で結晶粒界の発生を抑制して再結晶化
を行う技術を利用したＭＯＳ ＰＥＴの製造方法を提供
することを目的とする。
第１図は本発明実施例の断面図で、同図は第５図を参照
して説明した方法で形成された構造において、エネルギ
ー線吸収層６を除去した構造となっている。
して説明した方法で形成された構造において、エネルギ
ー線吸収層６を除去した構造となっている。
本発明においては、キャップ４をもった熱伝導制御層５
を通して不純物を拡散して？ＩＯ５ＰＥＴのソース（Ｓ
）とドレイン（Ｄ）を形成する。
を通して不純物を拡散して？ＩＯ５ＰＥＴのソース（Ｓ
）とドレイン（Ｄ）を形成する。
前記した方法においては、結晶粒界の発生を制御して再
結晶化した領域をチャネル領域とするのであるが、この
チャネル領域の位置ぎめを、再結晶化のときに用いたキ
ャップを利用した自己整合プロセスで自己整合的に行う
ものである。
結晶化した領域をチャネル領域とするのであるが、この
チャネル領域の位置ぎめを、再結晶化のときに用いたキ
ャップを利用した自己整合プロセスで自己整合的に行う
ものである。
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図に本発明実施例の工程が断面図で示される。
第２図ｔａ＋参照：
本発明の方法を用いて絶縁膜上に再結晶シリコン島状基
体が形成されてなるＳｏｌ構造基板を形成するに際して
は、先ずシリコン基板ｌｌ上に例えば１〜２μｍ程度の
厚い下部絶縁膜すなわち下部二酸化シリコン（５ｉ０２
）膜１２を熱酸化法等により形成し、次いで、例えば減
圧化学気相成長（ＬＰＧＶＤ ）法によって、上記下部
絶縁膜１２上に厚さ４０００人程度０多結晶シリコン膜
１３を形成する。
体が形成されてなるＳｏｌ構造基板を形成するに際して
は、先ずシリコン基板ｌｌ上に例えば１〜２μｍ程度の
厚い下部絶縁膜すなわち下部二酸化シリコン（５ｉ０２
）膜１２を熱酸化法等により形成し、次いで、例えば減
圧化学気相成長（ＬＰＧＶＤ ）法によって、上記下部
絶縁膜１２上に厚さ４０００人程度０多結晶シリコン膜
１３を形成する。
第２図（ｂｌ参照：
次いで、上記多結晶シリコン膜１３上にＣＶＤ法により
厚さ例えば４０００人程度０多１の二酸化シリコン（５
ｉ０２）膜を形成し、次いで図示しないレジストマスク
を介し、例えば（ＣＨＦ３）等のガスを用いる通常のり
アクティブ・イオン・エツチング（１？ＩＢ ）処理に
より上記Ｓ＋０２膜をバターニングして、上記多結晶シ
リコン膜１３の結晶粒界の存在しない領域を形成しよう
とする定義された所定領域３上に、該所定領域の大きさ
例えば２０Ｘ ２０μｍに対応する第１の５ｉ０２膜パ
ターン１４を形成し、次いで熱酸化を行って該第１のＳ
ｉＯ＋膜パターン１４の外部に表出している多結晶シリ
コン膜１３上に厚さ例えば３００人程人程第２のＳｉＯ
２膜１５全１５する。
厚さ例えば４０００人程度０多１の二酸化シリコン（５
ｉ０２）膜を形成し、次いで図示しないレジストマスク
を介し、例えば（ＣＨＦ３）等のガスを用いる通常のり
アクティブ・イオン・エツチング（１？ＩＢ ）処理に
より上記Ｓ＋０２膜をバターニングして、上記多結晶シ
リコン膜１３の結晶粒界の存在しない領域を形成しよう
とする定義された所定領域３上に、該所定領域の大きさ
例えば２０Ｘ ２０μｍに対応する第１の５ｉ０２膜パ
ターン１４を形成し、次いで熱酸化を行って該第１のＳ
ｉＯ＋膜パターン１４の外部に表出している多結晶シリ
コン膜１３上に厚さ例えば３００人程人程第２のＳｉＯ
２膜１５全１５する。
第２図（Ｃ）参照：
次いで、通常のＣＶＤ法により上記第１の５ｉＯｚ膜パ
ターン１４および第２の５ｉＯ２１１ｉ１５の表面に厚
さ例えば８００人程０の窒化シリコン＜５ｉｉＮｎ ）
膜１６を形成する。
ターン１４および第２の５ｉＯ２１１ｉ１５の表面に厚
さ例えば８００人程０の窒化シリコン＜５ｉｉＮｎ ）
膜１６を形成する。
ここで第２のＳｉＯ２膜１５全１５において窒化シリコ
ン膜１６とシリコン１Ｗ１２が反応するのを阻止する機
能を有し、窒化シリコン膜１６はこの上に形成される多
結晶シリコンよりなるレーザ吸収層の高温溶融時の濡れ
性を向上させる働きをする。
ン膜１６とシリコン１Ｗ１２が反応するのを阻止する機
能を有し、窒化シリコン膜１６はこの上に形成される多
結晶シリコンよりなるレーザ吸収層の高温溶融時の濡れ
性を向上させる働きをする。
そして窒化シリコンＩ！１ｉ１６、第２のＳｉＯ＋膜１
５、第１のＳｉＯ２膜パターン１４は全体として熱伝導
制御層５を構成し、第１のＳｉＯ２膜パターン１４が存
在する領域が、結晶粒界の存在しない再結晶シリコンよ
りなる領域として定義された所定領域に対応して熱伝導
制御層が厚く形成されたキヤ・ノブ４となる。
５、第１のＳｉＯ２膜パターン１４は全体として熱伝導
制御層５を構成し、第１のＳｉＯ２膜パターン１４が存
在する領域が、結晶粒界の存在しない再結晶シリコンよ
りなる領域として定義された所定領域に対応して熱伝導
制御層が厚く形成されたキヤ・ノブ４となる。
第２図ｆｄｌ参照：
次いで上記熱伝導制御層５が形成された基板上に、例え
ば減圧ＣＶＤ法により厚さ７０００人程度０多結晶シリ
コン膜（エネルギー線吸収層）１７を形成し、次いで多
結晶シリコン膜１７上にＣＶＤ法により例えば厚さ３０
０人程０の窒化シリコンＩＩ！１ｔ１８ａと厚さ３００
人程０のＳｉＯ２膜１８ｂとよりなるレーザの反射防止
膜１８を形成する。
ば減圧ＣＶＤ法により厚さ７０００人程度０多結晶シリ
コン膜（エネルギー線吸収層）１７を形成し、次いで多
結晶シリコン膜１７上にＣＶＤ法により例えば厚さ３０
０人程０の窒化シリコンＩＩ！１ｔ１８ａと厚さ３００
人程０のＳｉＯ２膜１８ｂとよりなるレーザの反射防止
膜１８を形成する。
第２図ｔｅ＋参照：
次いで該基板を予備加熱した状態において、多結晶シリ
コン膜１７上に走査法を用いてレーザビーム７を順次照
射し、窒化シリコン膜１７を順次１５００〜１６００℃
程度の高温に加熱する。
コン膜１７上に走査法を用いてレーザビーム７を順次照
射し、窒化シリコン膜１７を順次１５００〜１６００℃
程度の高温に加熱する。
なおこの際用いられるレーザは、シリコンにおける吸収
係数の大きい５００ｎｍ程度の発光波長を有するＡ「イ
オンレーザが用いられる。またレーザビ一ムスボソト内
のエネルギー強度の分布は通常のガウシアン分布のもの
が用いられる。
係数の大きい５００ｎｍ程度の発光波長を有するＡ「イ
オンレーザが用いられる。またレーザビ一ムスボソト内
のエネルギー強度の分布は通常のガウシアン分布のもの
が用いられる。
しかしながらビームスポットの大きさは、１回の走査で
前記定義された領域（２０ｘ２０μｍ）全体の多結晶シ
リコン膜１２が同時に熔融されることが必要なため、該
領域を十分に包含する大きさを必要とする。
前記定義された領域（２０ｘ２０μｍ）全体の多結晶シ
リコン膜１２が同時に熔融されることが必要なため、該
領域を十分に包含する大きさを必要とする。
照射￥件は、例えば
ビームスポットの大きさ、１００μ…φレーザ出力
１５〜１３Ｗ走査速度
２．５ ｃｍ／ｍ／板基板加熱温度
４５０℃である。
１５〜１３Ｗ走査速度
２．５ ｃｍ／ｍ／板基板加熱温度
４５０℃である。
このレーザ照射により多結晶シリコン膜Ｉ７は、順次溶
融される。
融される。
そして多結晶シリコン膜１３は、高温に加熱された多結
晶シリコン膜１７から熱伝導制御層５を介して伝わる伝
導熱によって順次加熱溶融され再結晶化される（１１３
は再結晶シリコン膜）。
晶シリコン膜１７から熱伝導制御層５を介して伝わる伝
導熱によって順次加熱溶融され再結晶化される（１１３
は再結晶シリコン膜）。
ここで、第１のＳｉＯ２膜パターン１４の下部すなわち
熱伝導制御層５が厚さ形成されたキャップ４の下部領域
の多結晶シリコン膜１３は同時に溶融される際、中央部
に供給される熱量が周囲から供給される熱量より少なく
なるため、その内部に中央部が最も低く周辺部に行くに
従って高くなる温度分布が形成される。そのため基板１
１側に熱が一様に逃げて該領域が冷却される段階におい
て、再結晶化は最も温度の低い該領域の中央部から周辺
部に向かう方向のみに進み、該領域には結晶粒界が存在
しない再結晶シリコン領域２１３が形成される。
熱伝導制御層５が厚さ形成されたキャップ４の下部領域
の多結晶シリコン膜１３は同時に溶融される際、中央部
に供給される熱量が周囲から供給される熱量より少なく
なるため、その内部に中央部が最も低く周辺部に行くに
従って高くなる温度分布が形成される。そのため基板１
１側に熱が一様に逃げて該領域が冷却される段階におい
て、再結晶化は最も温度の低い該領域の中央部から周辺
部に向かう方向のみに進み、該領域には結晶粒界が存在
しない再結晶シリコン領域２１３が形成される。
次いで、反射防止ＩＩ！１１８および多結晶シリコン膜
１７を除去すると、第１図に示す構造が得られる。
１７を除去すると、第１図に示す構造が得られる。
次に、窒化シリコン膜１６のみを除去し、ＳｉＯ２膜１
５を残したキャップ４をマスクにしてソース（Ｓ）、ド
レイン（Ｄ）拡散をなす。Ｎチャネルトランジスタの場
合は、砒素イオン（Ａｓ＋）をドーズ量３×１０＋５／
ｃＩＩ１２．１２０Ｋｅｖの加速電圧、Ｐチャネルトラ
ンジスタのときは、ボロンイオン（Ｂ＋）を１×１０１
５／ｃＩ１１２のドーズ量、加速電圧４０ ＫｅＶでイ
オン注入する。
５を残したキャップ４をマスクにしてソース（Ｓ）、ド
レイン（Ｄ）拡散をなす。Ｎチャネルトランジスタの場
合は、砒素イオン（Ａｓ＋）をドーズ量３×１０＋５／
ｃＩＩ１２．１２０Ｋｅｖの加速電圧、Ｐチャネルトラ
ンジスタのときは、ボロンイオン（Ｂ＋）を１×１０１
５／ｃＩ１１２のドーズ量、加速電圧４０ ＫｅＶでイ
オン注入する。
以後は、通常の技術でキャップ１４と５ｉ（ｈ膜］５を
除去し、ゲート酸化１１１ｉ２１、ゲート電極２２を形
成して第３図に示すＭＯＳ Ｆｌ！Ｔを作る。
除去し、ゲート酸化１１１ｉ２１、ゲート電極２２を形
成して第３図に示すＭＯＳ Ｆｌ！Ｔを作る。
以上述べてきたように本発明によれば、定義された結晶
粒界のない領域をチャネル領域としたＭＯＳ ＦＥＴが
自己整合的に形成される効果がある。
粒界のない領域をチャネル領域としたＭＯＳ ＦＥＴが
自己整合的に形成される効果がある。
第１図は本発明実施例断面図、
第２図は第１図の構造を作る工程の断面図、第３図は本
発明にかかるＭＯＳ ＰＥＴの断面図、第４図は従来の
再結晶化方法の模式側断面図、第５図は再結晶化の原理
を示す図である。 第１図ないし第３図において、 １は絶縁膜、 ２は導電体膜、 ３は結晶粒界を存在せしめない領域、 ４は膜厚を選択的に厚くした領域、 ５は熱伝導制御層、 ６はエネルギー線吸収１ｉ、 ７はエネルギー線、 ８は結晶粒界の存在しない領域、 １］はシリコン基板、 Ｉ２は下部５ｉＯｚ膜、 １３は多結晶シリコン膜、 １４は第１の ＳｉＯ＋膜パターン、 １５は第２のＳｉＯ２膜、 Ｉ６は窒化シリコン膜、 １７は多結晶シリコン膜、 １８は反射防止膜、 １９は再結晶シリコン島状基体、 ２１はゲート酸化膜、 ２２はゲート電極、 １１３は再結晶シリコン膜、 ２１３は結晶粒界の存在しない 再結晶シリコン領域 を示す。 Ａ；吟と５Ｈ災）をンク弓 述汀和口４第１０図 ジ市ζ２ン９Ｂ月 ンＥ方祈、Ａり弓β竹ｙ町′ルｈ模
１第２図 諦ヨ月に戸ρるへ４０ＳＦＥＴｓ亡自１′曲＞ａ＋
ｊ ｊ Ｊ Ｌ Ｌ ｈ’−ｓｓ裂東禰太論
Ｘ９スー項式゛剥致叫工 第４図 １１ＪＪＪＩＩ ７嬉−ｘ’−蛯 国顆品Ｍ４冴罐モネ佃
発明にかかるＭＯＳ ＰＥＴの断面図、第４図は従来の
再結晶化方法の模式側断面図、第５図は再結晶化の原理
を示す図である。 第１図ないし第３図において、 １は絶縁膜、 ２は導電体膜、 ３は結晶粒界を存在せしめない領域、 ４は膜厚を選択的に厚くした領域、 ５は熱伝導制御層、 ６はエネルギー線吸収１ｉ、 ７はエネルギー線、 ８は結晶粒界の存在しない領域、 １］はシリコン基板、 Ｉ２は下部５ｉＯｚ膜、 １３は多結晶シリコン膜、 １４は第１の ＳｉＯ＋膜パターン、 １５は第２のＳｉＯ２膜、 Ｉ６は窒化シリコン膜、 １７は多結晶シリコン膜、 １８は反射防止膜、 １９は再結晶シリコン島状基体、 ２１はゲート酸化膜、 ２２はゲート電極、 １１３は再結晶シリコン膜、 ２１３は結晶粒界の存在しない 再結晶シリコン領域 を示す。 Ａ；吟と５Ｈ災）をンク弓 述汀和口４第１０図 ジ市ζ２ン９Ｂ月 ンＥ方祈、Ａり弓β竹ｙ町′ルｈ模
１第２図 諦ヨ月に戸ρるへ４０ＳＦＥＴｓ亡自１′曲＞ａ＋
ｊ ｊ Ｊ Ｌ Ｌ ｈ’−ｓｓ裂東禰太論
Ｘ９スー項式゛剥致叫工 第４図 １１ＪＪＪＩＩ ７嬉−ｘ’−蛯 国顆品Ｍ４冴罐モネ佃
Claims (2)
- （１）絶縁体（１２）上に成膜した多結晶シリコン膜（
１３）の定義された領域をキャップ（４）をマスクにエ
ネルギー線吸収層（６）を介してエネルギー線（１７）
を照射し結晶粒界のない領域（３）を形成し、 エネルギー線吸収層（６）を除去し、前記キャップ（４
）をマスクに不純物を拡散してソース（Ｓ）、ドレイン
（Ｄ）を形成することを特徴とする半導体装置の製造方
法。 - （２）半導体基板（１１）上の絶縁膜（１２）上に多結
晶質もしくは非晶質の導電体膜（１３）を形成し、該導
電体膜（１３）上に、該導電体膜（１３）の結晶粒界の
存在しない再結晶導電体膜を形成しようとする領域（３
）上の膜厚を選択的に厚くしたキャップ（１４）熱伝導
制御層（５）を形成し、該熱伝導制御層（５）上にエネ
ルギー線吸収層（１７）を形成し、 該エネルギー線吸収層（１７）をエネルギー線（７）で
照射して昇温せしめ、 該エネルギー線吸収層（１７）からの該熱伝導制御層（
５）を介しての伝導加熱により該導電体膜（１３）を溶
融し再結晶化せしめることにより、該導電体膜（１３）
に選択的に結晶粒界の存在しない再結晶領域（２１３）
を形成し、 エネルギー線吸収層（１７）を除去し、キャップ（１４
）をマスクに不純物を拡散してソース（Ｓ）、ドレイン
（Ｄ）を形成することを特徴とする特許請求の範囲第１
項記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5804686A JPS62216368A (ja) | 1986-03-18 | 1986-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5804686A JPS62216368A (ja) | 1986-03-18 | 1986-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62216368A true JPS62216368A (ja) | 1987-09-22 |
Family
ID=13072988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5804686A Pending JPS62216368A (ja) | 1986-03-18 | 1986-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62216368A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161823A (ja) * | 1987-12-18 | 1989-06-26 | Sony Corp | 単結晶薄膜の形成方法 |
| US6103556A (en) * | 1993-02-22 | 2000-08-15 | Mitsubishi Denki Kabushiki Kaisha | Thin-film transistor and method of manufacturing the same |
| JP2007115927A (ja) * | 2005-10-20 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 熱処理方法 |
-
1986
- 1986-03-18 JP JP5804686A patent/JPS62216368A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161823A (ja) * | 1987-12-18 | 1989-06-26 | Sony Corp | 単結晶薄膜の形成方法 |
| US6103556A (en) * | 1993-02-22 | 2000-08-15 | Mitsubishi Denki Kabushiki Kaisha | Thin-film transistor and method of manufacturing the same |
| JP2007115927A (ja) * | 2005-10-20 | 2007-05-10 | Tokyo Univ Of Agriculture & Technology | 熱処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6455360B1 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
| US6221701B1 (en) | Insulated gate field effect transistor and its manufacturing method | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| JPS59195871A (ja) | Ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0828520B2 (ja) | 薄膜半導体装置およびその製法 | |
| KR20040029423A (ko) | 반도체 게이트의 도핑 방법 | |
| JPS60245174A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JPS58115864A (ja) | 半導体装置 | |
| US6537864B1 (en) | Method of fabricating a thin film transistor using electromagnetic wave heating of an amorphous semiconductor film | |
| JPS622531A (ja) | 半導体装置の製造方法 | |
| JPH09139506A (ja) | 薄膜半導体装置製造方法 | |
| JPS62216368A (ja) | 半導体装置の製造方法 | |
| JPS58186949A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| JPH0556314B2 (ja) | ||
| JPS6356912A (ja) | 再結晶半導体薄膜の製造方法 | |
| JP2002246329A (ja) | 半導体基板の極浅ｐｎ接合の形成方法 | |
| JPH03227525A (ja) | 薄膜トランジスタの製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0455349B2 (ja) | ||
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JP3125982B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPH0352265A (ja) | 薄膜トランジスタ |