JPS59132674A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59132674A
JPS59132674A JP692383A JP692383A JPS59132674A JP S59132674 A JPS59132674 A JP S59132674A JP 692383 A JP692383 A JP 692383A JP 692383 A JP692383 A JP 692383A JP S59132674 A JPS59132674 A JP S59132674A
Authority
JP
Japan
Prior art keywords
metal
gate
infrared rays
infrared ray
infrared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP692383A
Other languages
English (en)
Inventor
Mutsumi Matsuo
睦 松尾
Hiroyuki Oshima
弘之 大島
Satoshi Takenaka
敏 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP692383A priority Critical patent/JPS59132674A/ja
Publication of JPS59132674A publication Critical patent/JPS59132674A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 木登りは、ゲート電極に金属を用い、ゲート絶縁膜と1
、て酸化物を用いた絶縁ケート彫雷、界効果トラソジス
〃−(以下MOE’Tと略す)及び絶縁基板上に形鯉−
わた薄膜トランジスターC以下TF’Tと略す)におい
て、ゲート金膀の溶融及び金属原半のゲート絶縁膜中へ
の汚染とゲート絶縁膜との反応なしに、ソース部・ドレ
イン部の不純物の活性化を行なう赤外線を使ったアーー
ール方法に関するものである。
従来から、シリコン基板を用いたMO8T及びシリコン
薄膜を用いたTPTのゲート金属としてはアルミニウム
が多(使わわてきわいるが、アルミニウムは融点が66
0℃と低いためゲート電極形成後に高温熱処理による。
ソース部・ドレイン部の不純物の活性化がfきす、ゲー
ト電極形放前に高温熱処理による不純物1の活性化が必
要である。
そのため、ゲニトとソース・ト°レイン領域の自己整合
性がなく集積度に欠ける。、捷た自己整合性を有する工
程だとゲート電極形成後に高温熱処理ができず、ソース
部・ト°レイン部の抵抗が高(なる欠点がある。このよ
うな自己整合性とソース部・ドレイン部の低抵抗化を同
時に満足すべくゲート電極形放後に高淵熱処理可卵な、
ゲート電極材料と【2て多結晶シリコンやモリブデンを
用いたトランジスターがつ(らねシリコンゲー)MOE
I’l’やモリブデンゲー)MO8Tと呼ばわている。
第1図は、ゲート金属としてアルミニウムを用いたシリ
コンTPTの、製造工程図である。絶縁基板1上にシリ
コン半導体薄膜2を形成して、バターニングを行なう、
シリコン半導体薄膜2は、気相から化学反応を媒介とし
て結晶や非晶質を被着するOVD法や、物理的反応で、
気体の状伸にした後堆積させるPVD法で作られる。次
に、ゲート絶縁膜3を形成し、レジスト4をマスクとし
て、N型またはP型の不純物イオン5をイオン注入し。
レジスト4をはぐり後電気炉による高温熱処理をおこな
いソース部・ドレイン部の不純物の活性化を行なう、さ
らに、ゲース金属のアルミニウム6を形成し、パターニ
ングを行なって層間絶縁膜7f被ふ([た後、ソース部
8.ト゛レイン部9のコンタクト部の窓あけをしてソー
ス電析10.k”レイン’FtwfL11?形成する。
ソース部・L°レイン部の不純物の導入は第1図のイオ
ン注メ法を用いな(でも、酸化膜等をマスクと1.て、
不純物のド−プと拡散を1てからゲート絶縁膜を形成す
る方法もあZ)。
第2図は、ゲート電極として多結晶シリコンを用いたシ
リコンTPTの製造工程図である。多結晶シリコンゲー
ト電極12を形成後イオン注入を行ない高温熱処理をし
ているため自己整合性を有[−ており、第1図に比べて
製造工程も簡略化されており利点が大きい。
【7か1どちらの工程も、ソース部・ドレイン部の不純
物の活性化といら面では、高温熱処理が必要で、耐熱性
に欠ける材料は基板と[て使りない欠点がある7捷た耐
熱性の低い基板を使りときは。
ゲート電極としては低湛でも低抵抗な金属を使えるが、
ソース・ドレイン部高抵抗化は避けられない。
本発明はかかる欠点を除去したもので、その目的は、自
己整合性を有して、かつ、耐熱性の低い絶縁基板上に金
属をゲート電極としたソース部・ト゛レイン部が低抵抗
なTFTf作ることを目的とする。そのためには不純物
の活性化のための熱処理は従来の電気炉による方法の変
わりに、赤外線加熱の方法をとる。赤外線加熱法は、透
明石英ガラス管内にコイル状タングステンフィラメント
を封じ込んだ棒状ランプで、赤外線吸収のある試料を瞬
間加熱する方法である。この方法は十数百度の温度に数
秒で達し、数十多聞の照射〒不純物の活性化を行ならこ
とができ、不純物の横方向の拡散が小さく集積化が可能
〒あり、量産性に豊んだ方法である6また基板が透明で
あわば赤外線吸収が少なく基板の温度が上がる心配がな
い。
以下実tla 伊1に基づいて本発明を詳しく説9する
第3図は、赤外線加熱を用いた、金属ゲートシリコンT
PTの製造工程図である。従来工程の第2Mと電気炉に
よる高温熱処理を赤外線15による赤外線加熱にかえ、
ゲート電極を、多結晶シリコ 5− ンから全一にかり、た童外に工程士変化は貸られず。
自己整合性を有Iている。ただ1%赤外pテ加熱時には
、連常の、ゲート金がけ赤外線の吸収があるため金rの
温度があがり金腑の溶融や金属原工のゲート絶m膜中へ
の汚染とゲート絶縁膜との汐応が生じやすい、そこ〒ゲ
ーヌ金が6と1.て赤外線に対1て反射率の高い金属(
たとえば金は995憾の反射率を有している)を使えば
ゲート金属の温度があがらず前記の問題を解決できる。
また、ゲート金属のゲート絶縁膜との密着性やゲート金
属の配線の低抵抗化などから、赤外線に対して反射率の
低い金属を便り必然性があるときは、赤外線に対して反
射率の高い金属を赤外線じゃへいマスクにして赤外線ア
ニールをすわばソース部・ドレイン部の活性化が可能で
ある。
第4図は、赤外線に対して反射率の低いゲート金属14
を反射率の高い赤外線しやへい用マスクゲート金属(た
とえば金)15の2層構造のゲート電1#L’iもった
TPTの赤外線了ニール法を用いた製造工程図である。
 6− 木実雄側は、不純物の活は化のたぬの熱処理温度に、基
板の耐執性が劣る場合を中心に赤外蝕子ニール法のTP
Tの製造工程を説明している≠;。
基板の耐熱性が足りる場合においてなんら問題はな(、
TFTのみならずMO8Tにも適用可能である。
以上のどとぐ1本発明は、従来工程に比べ余分な工程を
追加することなく、ゲート金属として赤外線に対して反
射率の高い金属を直接又は赤外線じゃへいマス〃とじて
使うことで赤外線アニール方によって自己整合性を有し
たま1で、耐熱性の低い基板〒もTFT及びMOEIT
の製造を可能にしているという長所をもっている。
【図面の簡単な説明】
第1図a % m 、第2図a −jは従来例fあり。 第1図は、ゲート金属と1、てアルミニラムラ用いたシ
リコンTPTの製造工程図、第2図は、ゲート電極とし
て多結晶シリコンを用いたシリコンTPTの製造工程評
である。 第3[!2Ia〜に、第4図a〜には本発明の実誇伊1
であり、鉋−3図は、ゲート金属に赤外線に対(−で反
射率の高い金枦を用いて赤外種子ニールを行ならシリコ
ンTPTの製造工程図であり、第4図は。 ゲート金族を赤外線に対し1反射率の低い金展と高い金
属の2層構造Kして赤外線了ニールを行ならシリコンT
PTの製造工程図である。 1・・・・・・絶縁基板 2・・・・・・シリコン半導体薄膜 5・・・・・・ゲート絶紗膜 4・・・・・・レジスト 5・・・・・・不純物イオン 6・・・・・・ゲート金属(アルミニウム)7・・・・
・・I@間絶絶縁 膜・・・・・・ソース部 9・・・・・・ドレイン部 10・・・・・・ソース電極 11・・・・・・Vレイン電極 12・・・・・・多結晶シリコンゲート電極13・・・
・・・赤外線 14・・・・・・赤外線に対して反射率の低いゲート金
属 15・・・・・・赤外線に対して反射率の高い赤外線1
、やへいマス々金属 以上 出願人 株式会社 諏訪精工舎 代理人 弁理士  最上  務  9−

Claims (1)

  1. 【特許請求の範囲】 1、 ゲート電極として金属薄膜を用いたTFT及びM
    O6Tのソース部、ドレイン部の熱処理による不純物の
    活性方法において、ゲート電極として赤外線に対し反射
    率の高い金属薄膜を用い、赤外線によりソース部・ドレ
    イン部の不純物の活性化を行うことを特徴とする半導体
    装置の製造方法。 2、 ゲート電極と[て金印薄膜を用いたTFT及びM
    OEITのソース部eドレイン部の熱処理による不純物
    の活性方法において、赤外線に対し反射率の高い金属薄
    膜をゲート金層電極上に形成し。 前記金属薄膜を赤外線りやへいマスクとして、赤外線に
    より選択的にソース部・ドレイン部の不純物の活性化を
    行うことを特徴とする半導体装置の製造方法。
JP692383A 1983-01-19 1983-01-19 半導体装置の製造方法 Pending JPS59132674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP692383A JPS59132674A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP692383A JPS59132674A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59132674A true JPS59132674A (ja) 1984-07-30

Family

ID=11651760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP692383A Pending JPS59132674A (ja) 1983-01-19 1983-01-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59132674A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105474A (ja) * 1985-10-31 1987-05-15 Sharp Corp 薄膜トランジスタ
JPH01136373A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
US6690063B2 (en) 1994-06-14 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor integrated circuit and method for forming the same
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
CN100367461C (zh) * 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599088A (en) * 1979-01-23 1980-07-28 Citizen Watch Co Ltd Alarm clock fitted with calender
JPS5699088A (en) * 1980-01-09 1981-08-10 Sumitomo Metal Ind Ltd Manufacture of clad steel plate of superior joining strength
JPS57117278A (en) * 1981-01-14 1982-07-21 Sony Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5599088A (en) * 1979-01-23 1980-07-28 Citizen Watch Co Ltd Alarm clock fitted with calender
JPS5699088A (en) * 1980-01-09 1981-08-10 Sumitomo Metal Ind Ltd Manufacture of clad steel plate of superior joining strength
JPS57117278A (en) * 1981-01-14 1982-07-21 Sony Corp Manufacture of semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62105474A (ja) * 1985-10-31 1987-05-15 Sharp Corp 薄膜トランジスタ
JPH061836B2 (ja) * 1985-10-31 1994-01-05 シャープ株式会社 薄膜トランジスタ
JPH01136373A (ja) * 1987-11-24 1989-05-29 Nippon Telegr & Teleph Corp <Ntt> 薄膜型半導体装置の製法
CN100367461C (zh) * 1993-11-05 2008-02-06 株式会社半导体能源研究所 一种制造薄膜晶体管和电子器件的方法
US6690063B2 (en) 1994-06-14 2004-02-10 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor integrated circuit and method for forming the same
JP2007274008A (ja) * 2007-06-22 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2007324620A (ja) * 2007-08-06 2007-12-13 Toshiba Corp 半導体装置の製造方法
JP4568308B2 (ja) * 2007-08-06 2010-10-27 株式会社東芝 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
KR0174029B1 (ko) 절연게이트형 반도체장치 및 그의 제조방법
US5646424A (en) Transistor device employing crystallization catalyst
US6541313B2 (en) Transistor and process for fabricating the same
JPS6063926A (ja) 半導体装置の製造方法
JPS5975670A (ja) 薄膜半導体装置の製造方法
JPS639978A (ja) 薄膜トランジスタの製造方法
JPS59132674A (ja) 半導体装置の製造方法
JPS6058675A (ja) 薄膜半導体装置の製造方法
JPS5994829A (ja) 半導体装置の製造方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JPH0147012B2 (ja)
JP2530157B2 (ja) 透明基板の選択的加熱方法
JPH0319370A (ja) 半導体装置
JPH0450740B2 (ja)
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
JPS601862A (ja) 半導体装置の製造方法
JPH01100973A (ja) 半導体装置の製造方法
JPH10223911A (ja) 薄膜半導体装置
JPS5961183A (ja) 薄膜トランジスタの製造方法
JPH04290442A (ja) 半導体装置の製造方法
JPH11103070A (ja) 薄膜トランジスタ
TWI312168B (ja)
JPH02162764A (ja) 半導体装置の製造方法
JPS6242436A (ja) 半導体装置の製造方法
JPS5999774A (ja) 半導体装置の製造方法