JPH04101421A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH04101421A JPH04101421A JP21925390A JP21925390A JPH04101421A JP H04101421 A JPH04101421 A JP H04101421A JP 21925390 A JP21925390 A JP 21925390A JP 21925390 A JP21925390 A JP 21925390A JP H04101421 A JPH04101421 A JP H04101421A
- Authority
- JP
- Japan
- Prior art keywords
- type
- polycrystal silicon
- deposited
- semiconductor substrate
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 abstract description 17
- 239000012535 impurity Substances 0.000 abstract description 11
- 238000009826 distribution Methods 0.000 abstract description 8
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 3
- 229910052710 silicon Inorganic materials 0.000 abstract 3
- 239000010703 silicon Substances 0.000 abstract 3
- 238000000137 annealing Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- -1 BF2 ions Chemical class 0.000 description 2
- 101000617721 Homo sapiens Pregnancy-specific beta-1-glycoprotein 6 Proteins 0.000 description 2
- 102100022026 Pregnancy-specific beta-1-glycoprotein 6 Human genes 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体集積回路の製造方法に関するものである
。
。
従来の技術
従来の半導体集積回路の製造方法に（よ 段差部分での
断線が半導体集積回路の信頼性と歩留に大きく関与する
たぬ 第３図に示すような平坦化工程が必要となる。す
なわち第３図（ａ）のように半導体基板１上にフィール
ド酸化膜２を形成し 続いてゲート酸化膜３を形成し
その後ｎ＋多結晶シリコンゲート電極４を形成させる。
断線が半導体集積回路の信頼性と歩留に大きく関与する
たぬ 第３図に示すような平坦化工程が必要となる。す
なわち第３図（ａ）のように半導体基板１上にフィール
ド酸化膜２を形成し 続いてゲート酸化膜３を形成し
その後ｎ＋多結晶シリコンゲート電極４を形成させる。
次に第３図（ｂ）（ｃ）のようにＢＦ２イオンの注入を
行ないｐ゛拡散層５ａ、ｂを形成しＢＰＳＧ６の堆積を
行なう。以上が終了した半導体素子の表面は第３図（ａ
）の凹凸がそのまま反映されてＢＰＳＧ６にも段差が生
じてしまう。そこで通常第３図（ｄ）のように 電気炉
内で９００〜１０００℃、３０分前後の高温アニールを
施しＢＰＳＧ６を軟（ｔ、 流動させて平坦化（以下
リフローとする）を行なう。
行ないｐ゛拡散層５ａ、ｂを形成しＢＰＳＧ６の堆積を
行なう。以上が終了した半導体素子の表面は第３図（ａ
）の凹凸がそのまま反映されてＢＰＳＧ６にも段差が生
じてしまう。そこで通常第３図（ｄ）のように 電気炉
内で９００〜１０００℃、３０分前後の高温アニールを
施しＢＰＳＧ６を軟（ｔ、 流動させて平坦化（以下
リフローとする）を行なう。
発明が解決しようとする課題
しかしながら、以上述べた従来の平坦化工程で１ｉＢＰ
ｓＧリフローのための高温アニールが必要となり通常電
気炉を使用して行なっている。第４図にイオン注入後、
１０００℃で６０分アニールした時の、拡散層の広が
りを示机このように 高温アニールよって拡散層部に注
入されている不純物の熱拡散に伴う濃度の再分布が起こ
る。つまりイオン注入後の不純物濃度分布に比べて、Ｂ
ＰＳＧリフロー後の分布はより深い方向に広がってしま
う。
ｓＧリフローのための高温アニールが必要となり通常電
気炉を使用して行なっている。第４図にイオン注入後、
１０００℃で６０分アニールした時の、拡散層の広が
りを示机このように 高温アニールよって拡散層部に注
入されている不純物の熱拡散に伴う濃度の再分布が起こ
る。つまりイオン注入後の不純物濃度分布に比べて、Ｂ
ＰＳＧリフロー後の分布はより深い方向に広がってしま
う。
この発明が解決しようとする課題（よ 絶縁膜の平坦化
のための高温アニールによって拡散層が深くなることを
抑え、なおかつ形状の平坦化を損なわない半導体集積回
路の製造方法を提供することを目的とする。
のための高温アニールによって拡散層が深くなることを
抑え、なおかつ形状の平坦化を損なわない半導体集積回
路の製造方法を提供することを目的とする。
課題を解決するための手段
この発明は以上に説明した課題を解決するためのもので
あって、次のようなものである。すなわち絶縁膜の高温
アニールを従来の熱伝導タイプの電気炉を使わずに 熱
輻射タイプのレーザーアニーノｋ ランプアニールなど
による短時間熱処理（以下ＲＴ Ａ： ｒａｐｉｄ
ｔｈｅｒｍａｌ ａｎｎｅａｌとする）を不活性ガスで
加圧した高圧雰囲気中で行うことである。
あって、次のようなものである。すなわち絶縁膜の高温
アニールを従来の熱伝導タイプの電気炉を使わずに 熱
輻射タイプのレーザーアニーノｋ ランプアニールなど
による短時間熱処理（以下ＲＴ Ａ： ｒａｐｉｄ
ｔｈｅｒｍａｌ ａｎｎｅａｌとする）を不活性ガスで
加圧した高圧雰囲気中で行うことである。
作用
ＢＰＳＧリフローを高圧雰囲気中でのＰＴＡによって行
なうと、拡散層部に注入されている不純物の高温アニー
ルに伴う熱拡散を最小限に抑えてＢＰＳＧの平坦化がで
きる。
なうと、拡散層部に注入されている不純物の高温アニー
ルに伴う熱拡散を最小限に抑えてＢＰＳＧの平坦化がで
きる。
実施例
この発明の一実施例を第１図及び第２図に基づいて説明
する。第１図は半導体素子の断面図である。第２図は拡
散層部に注入された不純物の濃度分布のシュミレーショ
ン結果である。
する。第１図は半導体素子の断面図である。第２図は拡
散層部に注入された不純物の濃度分布のシュミレーショ
ン結果である。
第１図（ａ）に示すように半導体基板１において素子分
離工程（６００ｎｍ程度のフィールド酸化膜２形成）が
終了し 素子領域の半導体表面に１６ｎｍ程度のゲート
酸化膜３を形成しその後多結晶シリコンをＣＶＤ装置で
堆積しｎ形不純物を多結晶シリコン中に拡散させてｎ゛
多結晶シリコンゲート電極４を形成し 続いて第１図（
ｂ）に示すようにＢＦ２イオンを素子領域の所定位置に
注入させｐ゛拡散層５ａ、ｂを形成する。
離工程（６００ｎｍ程度のフィールド酸化膜２形成）が
終了し 素子領域の半導体表面に１６ｎｍ程度のゲート
酸化膜３を形成しその後多結晶シリコンをＣＶＤ装置で
堆積しｎ形不純物を多結晶シリコン中に拡散させてｎ゛
多結晶シリコンゲート電極４を形成し 続いて第１図（
ｂ）に示すようにＢＦ２イオンを素子領域の所定位置に
注入させｐ゛拡散層５ａ、ｂを形成する。
第１図（ｃ）に示すよう置 ｐ＋拡散層５ ａ。
ｂ形成まで終了した半導体素子の表面全体に７００ｎｍ
程度のＢＰＳＧ６をＣＶＤ装置で堆積させる。ＢＰＳＧ
６堆積後にＮ２で１０気圧程度の高圧にした雰囲気中で
１ＱＯＯ℃、 １分間程度のランプアニールを使ってＢ
ＰＳＧ６にＲＴＡを施すと第１図（ｄ）に示すようにＢ
ＰＳＧは平坦化される。室温からの急加熱室温への急冷
却が可能なＰＴＡを高圧雰囲気中で行なうことにより、
第２図に示すように１０００℃、１分アニールｔ、、Ｂ
ＰＳＧ６リフロー後のｐ４拡散層５ａ、ｂの不純物濃度
分布は注入直後とはほとんど変わらずかつＢＰＳＧ６の
平坦化が達成される。
程度のＢＰＳＧ６をＣＶＤ装置で堆積させる。ＢＰＳＧ
６堆積後にＮ２で１０気圧程度の高圧にした雰囲気中で
１ＱＯＯ℃、 １分間程度のランプアニールを使ってＢ
ＰＳＧ６にＲＴＡを施すと第１図（ｄ）に示すようにＢ
ＰＳＧは平坦化される。室温からの急加熱室温への急冷
却が可能なＰＴＡを高圧雰囲気中で行なうことにより、
第２図に示すように１０００℃、１分アニールｔ、、Ｂ
ＰＳＧ６リフロー後のｐ４拡散層５ａ、ｂの不純物濃度
分布は注入直後とはほとんど変わらずかつＢＰＳＧ６の
平坦化が達成される。
な抵 本実施例では拡散層をｐ＋とじたがｎｌとしても
同様の効果が得られるこうとは言うまでもない。
同様の効果が得られるこうとは言うまでもない。
発明の効果
以上詳細に説明したようにこの発明（よ 平坦化を目的
とした絶縁膜の高温アニール後も拡散層の不純物分布は
アニール前と同じ状態を保ちかつ絶縁膜の平坦化を達成
させることができ、その実用効果は大きい。
とした絶縁膜の高温アニール後も拡散層の不純物分布は
アニール前と同じ状態を保ちかつ絶縁膜の平坦化を達成
させることができ、その実用効果は大きい。
第１図は本発明の一実施例に関わる半導体素子の工程断
面図 第２図は本発明による拡散層中不純物濃度分布の
シュミレーション図 第３図は従来の半導体素子の工程
断面図 第４図は従来の工程による拡散層中不純物濃度
分布のシュミレーション図である。
面図 第２図は本発明による拡散層中不純物濃度分布の
シュミレーション図 第３図は従来の半導体素子の工程
断面図 第４図は従来の工程による拡散層中不純物濃度
分布のシュミレーション図である。
Claims (1)
- 凹凸を有する半導体基板上に絶縁膜を堆積し、高圧雰囲
気中での短時間熱処理を施し、前記絶縁膜を軟化、流動
させて平坦化を行う工程を有することを特徴とする半導
体集積回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925390A JPH04101421A (ja) | 1990-08-20 | 1990-08-20 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21925390A JPH04101421A (ja) | 1990-08-20 | 1990-08-20 | 半導体集積回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101421A true JPH04101421A (ja) | 1992-04-02 |
Family
ID=16732625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21925390A Pending JPH04101421A (ja) | 1990-08-20 | 1990-08-20 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101421A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
-
1990
- 1990-08-20 JP JP21925390A patent/JPH04101421A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811343A (en) * | 1996-07-15 | 1998-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Oxidation method for removing fluorine gas inside polysilicon during semiconductor manufacturing to prevent delamination of subsequent layer induced by fluorine outgassing dielectric |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5324974A (en) | Nitride capped MOSFET for integrated circuits | |
| KR100231607B1 (ko) | 반도체 소자의 초저접합 형성방법 | |
| JPH04101421A (ja) | 半導体集積回路の製造方法 | |
| TW200425466A (en) | Method for making a semiconductor device | |
| JPH0558257B2 (ja) | ||
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JPH0719759B2 (ja) | 半導体装置の製造方法 | |
| JPS63221647A (ja) | 半導体装置の製造方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| KR100256246B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JPH01238147A (ja) | 半導体装置の製造方法 | |
| JPS60119718A (ja) | 半導体装置の製造方法 | |
| JPS643343B2 (ja) | ||
| JP2653513B2 (ja) | 半導体装置の製造方法 | |
| JPH01161713A (ja) | 半導体装置の製造方法 | |
| JPH0547978B2 (ja) | ||
| JPH0494120A (ja) | 半導体装置の製造方法 | |
| JPH04234150A (ja) | 層間絶縁膜平坦化法 | |
| KR20030052480A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR19990004563A (ko) | 반도체 소자의 제조방법 | |
| JPH0336751A (ja) | 半導体装置の製造方法 | |
| JP2000091260A (ja) | 半導体製造方法 | |
| JPH04168764A (ja) | 半導体装置の製造方法 | |
| JPS595633A (ja) | 半導体装置の製造方法 |