JPS5947473B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しくは、ＭＯ
Ｓ半導体装置の製造方法に関する。

周知のように、多結晶シリコンをゲートに用いた絶縁ゲ
ート形電界効果トランジスタは、ＭＯＳ・ＩＣあるいは
ＭＯＳ−ＬＳＩの高速化あるいは高集積化にともなつて
、次第にチャネル長が短かくなり、ソース・ドレイン領
域の深さも浅くなつてきている。従来は、ソース・ドレ
イン形成時のマスクとして用いられる多結晶シリコン膜
への不純物添加は、ソース・ドレイン形成と同時に行な
われた。

しかし、上記のように、ソース・ドレインの深さが浅く
なり、ほぼ０．５μｍ程度になつてくると、ソース・ド
レイン形成時における多結晶シリコン膜（マスク）への
不純物導入量は不十分で、多結晶シリコン膜の抵抗を小
さくすることは難かしかつた。また、ソース・ドレイン
の深さが浅くなると、アルミニウムなどの電極と、良好
なオーミック接触を得ることが困難になり、高温の熱処
理を行なうと、アルミニウムとシリコンの合金化反応が
起り、逆方向のリーク電流が異常に増加するという、好
まし＜ない現象が発生する。

本発明は上記従来の問題を解決し、抵抗値が十分低い多
結晶シリコン膜からなるゲート電極をそなえ、かス良好
なオーミック接触を持つたＭＯＳ半導体装置を形成し得
るような半導体装置の製造方法を提供することである。

以下、本発明を詳細に説明する。

従来のＭＯＳ半導体装置は、第１図に示したように、半
導体基板１上に、素子分離用の厚い絶縁膜２、ゲート絶
縁膜となる薄いシリコン酸化膜３および多結晶シリコン
膜４を形成した後、ソース・ドレインを形成すべき部分
上に被着さわた上記多結晶シリコン膜４を除去し、以下
、周知のＭＯＳプロセスによつて製造された。

しかし、このような従来のＭＯＳプロセスでは、１回の
不純物導入によつて、ソース・ドレインの形成とゲート
となる多結晶シリコン膜への不純物添加が行なわれるの
で、上記良好なオーミツク接触を持つた薄いソース−ド
レインと、抵抗が十分小さい多結晶シリコン膜を形成す
るのは困難であつた。

多結晶シリコン膜をマスクにして形成されたソース・ド
レインの厚さがほぼ０．５μｍのときの上記多結晶シリ
コン膜のシート抵抗は、ほぼ５０Ω／□であり、十分小
さく、ソース・ドレインとアルミニウム電極との良好な
オーミツク接触も可能である。

一方、ＭＯＳ半導体装置の高速化を進めるため、ソース
・ドレインの厚さを小さくして、たとえば０．３μｍに
すると、電極との接触が不良になつてしまう。したがつ
て、良好なオーミツク接触を有し、しかも耐圧が高く、
高速動作の可能なＭＯＳ半導体装置を形成するためには
、拡散やイオン打込みによつて形成されるソース・ドレ
インのコンタクト部分における厚さは少なくとも０．５
μｍ以上であり、他の部分（ゲート近傍）における厚さ
は薄くすればよい。

このような半導体装置は下記のようにして形成される。

すなわち、まず、第２図に示すように、シリコン基板１
上に、素子分離用の厚い絶縁膜２およびゲート絶縁膜（
シリコン酸化膜）３を形成する。なお、この際の上記ゲ
ート絶縁膜３の寸法は、実際の半導体装置のゲート絶縁
膜の寸法より、やや大きくしておく。第３図に示したよ
うに、多結晶シリコン膜４を全面に形成して不純物導入
を行なうと、多結晶シリコン膜４内に不純物が導入され
て但抵抗となり、また、多結晶シリコン膜４が直接被着
さわてある部分のシリコン基板１内にも不純物が導入さ
れ、ソース・ドレイン５が形成される。

ゲートとなる部分および配線となる部分を残して、多結
晶シリコン膜４およびその下にあるシリコン酸化膜３を
エツチして除去し、さらに、ゲートとなる多結晶シリコ
ン膜４とその下にある薄いシリコン酸化膜３をマスクに
用いて、イオンを浅＜打込む。

この工程で形成されるゲート４の寸法は、第２図に示し
たシリコン酸化膜３の寸法より小さいので、ゲート４を
マスクに用いて浅いイオン打込みを行なうと第４図に示
したように、ゲート側の部分では浅く、他の部分は深い
ソース・ドレイン５が形成される。

このようにして形成された半導体装置は、ソース・ドレ
イン５の厚さが、ゲート４近傍では極めて薄いため、耐
圧の著るしい向上が可能である。

しかも、電極と接続されるコンタクトの部分では厚さが
厚いので、電極とシリコン基板を十分に合金化させるこ
とが可能となり、良好なコンタクトを持つた信頼性の高
い半導体装置が形成される。しかも、本発明においては
、ソース・ドレインの浅い部分および深い部分の形成の
際に、それぞれ不純物がゲートとなる多結晶シリコン膜
に導入されるので、不純物導入が１回のみであつた従来
の製造方法よりも、多量の不純物が導入され、従来より
も低抵抗のゲートが形成される。これは、本発明の大き
な特長の一つである。実施例 １ 本発明によつて電界効果トランジスタを製造したところ
、多結晶シリコンのシート抵抗は５０Ω／□となつた。

これに対し１０００℃で１５分のりん拡散をしないもの
は３０００オングストローム多結晶シリコン膜のシート
抵抗は１７８Ω／□であつた。実施例 ２ 実施例１において、拡散の代りにりん３０ＫｅＶで２×
１０１５／Ｃｒ！ｉイオン打込みし、１０００℃で２０
分熱処理を行なつて０．８ミクロンの拡散層を形成した
ところ、多結晶シリコンのシート抵抗は５１Ω／□と低
い値が得られた。

これに対し１０００℃で１５分のりん拡散をしないもの
は３３０Ω／□のシート抵抗であつた。実施例 ３ 第２図に示したように１０００オングストロームのシリ
コン酸化膜３を加工後、第３図に示したように３０００
オングストロームの多結晶シリコン膜４を形成し、１０
００℃で２０分のりん拡散を行なつたところ約０．３ミ
クロンのりん拡散層５が形成された。

次に第４図のように再び９５０℃で３分間拡散したとこ
ろ、実効拡散深さは０．２ミクロンのソース・ドレーン
が形成され、コンタクト部は０．５ミクロンの拡散深さ
となつｚ多結晶シリコンのシート抵抗も５０Ω／□と小
さ＜アルミニ・クムと拡散層とのコンタクトを良いもの
が得られた。これに対し通常の方法で０．２ミクロンの
拡散層を形成したところ、多結晶シリコンのシート抵抗
は約３６０Ω／口となり、アルミニウムとのオーミツク
接触も十分でなく、４５０℃２０分の熱処理で合金化の
ため拡散層のダイオード特性が劣化してしまつた。

【図面の簡単な説明】

第１図は従来の半導体装置製造方法を説明するため図、
第２図乃至第４図は本発明を説明するための工程図であ
る。 １：゛シリコン基板、２，３：シリコン酸化膜、４：多
結晶シリコン膜、５：ソース ドレイン。

Claims (1)

【特許請求の範囲】
1. １ 半導体基板の表面領域内に所定の間隔を介して形成
   されたソース・ドレインと、該ソース・ドレイン間の上
   記半導体基板上に絶縁膜を介して形成されたゲート電極
   を少なくとも有する半導体装置の製造方法において、半
   導体基板の表面上の所望部分上に絶縁膜を形成する工程
   と、多結晶シリコン膜を全面に被着する工程と、上記多
   結晶シリコン膜および該多結晶シリコン膜が直接被着さ
   れてある部分の上記半導体基板に不純物を導入する工程
   と、上記多結晶シリコン膜の所望部分を選択的に除去し
   てゲートを形成する工程と、上記ゲートをマスクに用い
   て上記半導体基板に不純物を浅くイオン打込みし、部分
   的に厚さの異なるソース・ドレインを形成する工程を有
   することを特徴とする半導体装置の製造方法。