JPS639658B2 - - Google Patents
Info
- Publication number
- JPS639658B2 JPS639658B2 JP55069269A JP6926980A JPS639658B2 JP S639658 B2 JPS639658 B2 JP S639658B2 JP 55069269 A JP55069269 A JP 55069269A JP 6926980 A JP6926980 A JP 6926980A JP S639658 B2 JPS639658 B2 JP S639658B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- opening
- gate electrode
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 11
- 238000002844 melting Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 230000008018 melting Effects 0.000 claims description 8
- 239000005360 phosphosilicate glass Substances 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003870 refractory metal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 11
- 239000012535 impurity Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関する。
近年、モリブデン（M0）、タングステン（Ｗ）
等の高融点金属を用いた半導体集積回路が注目さ
れている。特に、絶縁ゲート型電界効果トランジ
スタを用いた集積回路においては、層抵抗の高い
多結晶シリコン膜に代るゲート電極材料として高
融点金属が脚光をあびている。また、集積度の向
上に伴い、写真蝕刻における目合せ余裕の減少が
著しく、金属配線と接続するための開口が拡散層
の外側にはみ出す所謂「外抜きコンタクト」等の
不都合が生じてきた。多結晶シリコン膜を用いた
ｎ―チヤンネル絶縁ゲート型電界効果トランジス
タを使用した集積回路では、通常開口後にリン拡
散法による不純物の導入を行い、外抜きコンタク
トの不都合を解決している。しかしながら、高融
点金属を用いた場合、従来の不純物導入法では、
高融点金属の酸化・昇華や金属膜の変質等の不都
合を生じ、集積度の向上を著しく妨げていた。
等の高融点金属を用いた半導体集積回路が注目さ
れている。特に、絶縁ゲート型電界効果トランジ
スタを用いた集積回路においては、層抵抗の高い
多結晶シリコン膜に代るゲート電極材料として高
融点金属が脚光をあびている。また、集積度の向
上に伴い、写真蝕刻における目合せ余裕の減少が
著しく、金属配線と接続するための開口が拡散層
の外側にはみ出す所謂「外抜きコンタクト」等の
不都合が生じてきた。多結晶シリコン膜を用いた
ｎ―チヤンネル絶縁ゲート型電界効果トランジス
タを使用した集積回路では、通常開口後にリン拡
散法による不純物の導入を行い、外抜きコンタク
トの不都合を解決している。しかしながら、高融
点金属を用いた場合、従来の不純物導入法では、
高融点金属の酸化・昇華や金属膜の変質等の不都
合を生じ、集積度の向上を著しく妨げていた。
この発明の目的は、高融点金属を用いた半導体
集積回路の集積度の効上が著しい製造方法を提供
することにある。
集積回路の集積度の効上が著しい製造方法を提供
することにある。
本発明の特徴は、Ｐ型半導体基板の不活性領域
にフイールド絶縁膜を形成し、活性領域にゲート
絶縁膜を形成した後、該ゲート絶縁膜上から該フ
イールド絶縁膜上にかけて高融点金属のゲート電
極を形成する工程と、露呈せる前記高融点金属の
ゲート電極をマスクとしてヒ素を前記ゲート絶縁
膜を通して前記活性領域に導入することによつて
ソース・ドレイン領域を形成する工程と、リンシ
リケートガラス層を全面に被着し、前記ソース・
ドレイン領域に達する第１の開口を該リンシリケ
ートガラス層およびその下のゲート絶縁膜に形成
する工程と、前記高融点金属のゲート電極が前記
リンシリケートガラス層によつて完全に被覆され
た状態において、リン熱拡散法によりリンを前記
ヒ素により形成されたソース・ドレイン領域に導
入して、該ヒ素によるソース・ドレイン領域より
深い開口部領域を形成する工程と、しかる後に前
記フイールド絶縁膜上の前記高融点金属のゲート
電極の部分に達する第２の開口を前記リンシリケ
ートガラス層に形成する工程と、次に前記第１お
よび第２の開口を通して半導体基板の前記開口部
領域および前記ゲート電極を接続する第１および
第２の金属配線を同時に形成する工程とを有する
半導体基板の製造方法にある。
にフイールド絶縁膜を形成し、活性領域にゲート
絶縁膜を形成した後、該ゲート絶縁膜上から該フ
イールド絶縁膜上にかけて高融点金属のゲート電
極を形成する工程と、露呈せる前記高融点金属の
ゲート電極をマスクとしてヒ素を前記ゲート絶縁
膜を通して前記活性領域に導入することによつて
ソース・ドレイン領域を形成する工程と、リンシ
リケートガラス層を全面に被着し、前記ソース・
ドレイン領域に達する第１の開口を該リンシリケ
ートガラス層およびその下のゲート絶縁膜に形成
する工程と、前記高融点金属のゲート電極が前記
リンシリケートガラス層によつて完全に被覆され
た状態において、リン熱拡散法によりリンを前記
ヒ素により形成されたソース・ドレイン領域に導
入して、該ヒ素によるソース・ドレイン領域より
深い開口部領域を形成する工程と、しかる後に前
記フイールド絶縁膜上の前記高融点金属のゲート
電極の部分に達する第２の開口を前記リンシリケ
ートガラス層に形成する工程と、次に前記第１お
よび第２の開口を通して半導体基板の前記開口部
領域および前記ゲート電極を接続する第１および
第２の金属配線を同時に形成する工程とを有する
半導体基板の製造方法にある。
この発明によれば、高融点金属を用いた半導体
集積回路においても、金属配線と接続するための
開口部における高融点金属層に損傷を与えること
なしに、所望の開口部のみに不純物を導入できる
ため著しい集積度の向上をはかれる。
集積回路においても、金属配線と接続するための
開口部における高融点金属層に損傷を与えること
なしに、所望の開口部のみに不純物を導入できる
ため著しい集積度の向上をはかれる。
次に、図面を参考にしながら、この発明の一実
施例について説明する。この実施例は、絶縁ゲー
ト電界効果トランジスタを用いた集積回路装置お
よびその製法に関する。まず、第１図に示すよう
にＰ型シリコン基板１０１上の不活性領域に1μm
のフイールド酸化膜１０２を成長した後、活性領
域に400Åのゲート酸化膜１０３を成長する。し
かる後、4000Åのモリブデンをスパツタ法により
主表面に被着したのち、写真蝕刻法によりゲート
電極１０４を形成し、ひ素イオン注入法によりソ
ース・ドレイン拡散層１０５を形成する。次に第
２図に示すように1μmのPSG（Phospo―Silicate
―Glass）層間膜１０６を主表面に被着し、写真
蝕刻法により、ソース・ドレイン拡散層部のみへ
の開口１０７を開ける。その後、開口１０７部分
へリン熱拡散法によりリンの開口部拡散領域、１
０８を形成する。次に第３図に示すように、再び
写真蝕刻法によりゲート電極部の開口１０９を開
ける。1μmのアルミニウムを電子ビーム蒸着法に
より被着し、アルミニウム配線電極１１０を形成
し、装置は、第４図に示すように完成する。
施例について説明する。この実施例は、絶縁ゲー
ト電界効果トランジスタを用いた集積回路装置お
よびその製法に関する。まず、第１図に示すよう
にＰ型シリコン基板１０１上の不活性領域に1μm
のフイールド酸化膜１０２を成長した後、活性領
域に400Åのゲート酸化膜１０３を成長する。し
かる後、4000Åのモリブデンをスパツタ法により
主表面に被着したのち、写真蝕刻法によりゲート
電極１０４を形成し、ひ素イオン注入法によりソ
ース・ドレイン拡散層１０５を形成する。次に第
２図に示すように1μmのPSG（Phospo―Silicate
―Glass）層間膜１０６を主表面に被着し、写真
蝕刻法により、ソース・ドレイン拡散層部のみへ
の開口１０７を開ける。その後、開口１０７部分
へリン熱拡散法によりリンの開口部拡散領域、１
０８を形成する。次に第３図に示すように、再び
写真蝕刻法によりゲート電極部の開口１０９を開
ける。1μmのアルミニウムを電子ビーム蒸着法に
より被着し、アルミニウム配線電極１１０を形成
し、装置は、第４図に示すように完成する。
この実施例で示したように、この発明による装
置は、モリブデン電極部へは、不純物の導入がな
く全く損傷を与えることがない。また、拡散部へ
の開口領域には、開口後不純物の導入が行なわれ
ているため、開口部でのリーク電流の増大を防ぐ
ことができる。したがつて設計段階での目合せ余
裕を著しく減少でき、集積度の高い装置を実現で
きる。
置は、モリブデン電極部へは、不純物の導入がな
く全く損傷を与えることがない。また、拡散部へ
の開口領域には、開口後不純物の導入が行なわれ
ているため、開口部でのリーク電流の増大を防ぐ
ことができる。したがつて設計段階での目合せ余
裕を著しく減少でき、集積度の高い装置を実現で
きる。
第１図乃至第４図は、本発明の実施例として絶
縁ゲート電界効果型トランジスタを用いた集積回
路装置の各製造段階での装置の断面図である。 図中、１０１……Ｐ型シリコン基板、１０２…
…フイールド酸化膜、１０３……ゲート酸化膜、
１０４……モリブデン・ゲート電極、１０５……
ソース・ドレイン拡散層、１０６……PSG層間
膜、１０７……拡散層部開口、１０８……開口後
のリン拡散領域、１０９……ゲート電極部開口、
１１０……アルミニウム電極である。
縁ゲート電界効果型トランジスタを用いた集積回
路装置の各製造段階での装置の断面図である。 図中、１０１……Ｐ型シリコン基板、１０２…
…フイールド酸化膜、１０３……ゲート酸化膜、
１０４……モリブデン・ゲート電極、１０５……
ソース・ドレイン拡散層、１０６……PSG層間
膜、１０７……拡散層部開口、１０８……開口後
のリン拡散領域、１０９……ゲート電極部開口、
１１０……アルミニウム電極である。
Claims (1)
- １ Ｐ型半導体基板の不活性領域にフイールド絶
縁膜を形成し、活性領域にゲート絶縁膜を形成し
た後、該ゲート絶縁膜上から該フイールド絶縁膜
上にかけて高融点金属のゲート電極を形成する工
程と、露呈せる前記高融点金属のゲート電極をマ
スクとしてヒ素を前記ゲート絶縁膜を通して前記
活性領域に導入することによつてソース・ドレイ
ン領域を形成する工程と、リンシリケートガラス
層を全面に被着し、前記ソース・ドレイン領域に
達する第１の開口を該リンシリケートガラス層お
よびその下のゲート絶縁膜に形成する工程と、前
記高融点金属のゲート電極が前記リンシリケート
ガラス層によつて完全に被覆された状態におい
て、リン熱拡散法によりリンを、前記ヒ素により
形成されたソース・ドレイン領域に導入して、該
ヒ素によるソース・ドレイン領域より深い開口部
領域を形成する工程と、しかる後に前記フイール
ド絶縁膜上の前記高融点金属のゲート電極の部分
に達する第２の開口を前記リンシリケートガラス
層に形成する工程と、次に前記第１および第２の
開口を通して半導体基板の前記開口部領域および
前記ゲート電極に接続する第１および第２の金属
配線を同時に形成する工程とを有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6926980A JPS56165338A (en) | 1980-05-23 | 1980-05-23 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6926980A JPS56165338A (en) | 1980-05-23 | 1980-05-23 | Semiconductor device and manufacture thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56165338A JPS56165338A (en) | 1981-12-18 |
| JPS639658B2 true JPS639658B2 (ja) | 1988-03-01 |
Family
ID=13397787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6926980A Granted JPS56165338A (en) | 1980-05-23 | 1980-05-23 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56165338A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5966170A (ja) * | 1982-10-08 | 1984-04-14 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6042849A (ja) * | 1983-08-18 | 1985-03-07 | Sharp Corp | 半導体装置の製造方法 |
| JPH01286432A (ja) * | 1988-05-13 | 1989-11-17 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁膜の欠陥の検出方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494987A (ja) * | 1972-04-26 | 1974-01-17 | ||
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS51112266A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Semiconductor device production method |
| US3986903A (en) * | 1974-03-13 | 1976-10-19 | Intel Corporation | Mosfet transistor and method of fabrication |
| JPS5210672A (en) * | 1975-07-15 | 1977-01-27 | Matsushita Electric Ind Co Ltd | Semi-conductor device |
| JPS5284981A (en) * | 1976-01-06 | 1977-07-14 | Mitsubishi Electric Corp | Production of insulated gate type semiconductor device |
-
1980
- 1980-05-23 JP JP6926980A patent/JPS56165338A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS494987A (ja) * | 1972-04-26 | 1974-01-17 | ||
| US3986903A (en) * | 1974-03-13 | 1976-10-19 | Intel Corporation | Mosfet transistor and method of fabrication |
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS51112266A (en) * | 1975-03-28 | 1976-10-04 | Hitachi Ltd | Semiconductor device production method |
| JPS5210672A (en) * | 1975-07-15 | 1977-01-27 | Matsushita Electric Ind Co Ltd | Semi-conductor device |
| JPS5284981A (en) * | 1976-01-06 | 1977-07-14 | Mitsubishi Electric Corp | Production of insulated gate type semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56165338A (en) | 1981-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4149307A (en) | Process for fabricating insulated-gate field-effect transistors with self-aligned contacts | |
| US4373249A (en) | Method of manufacturing a semiconductor integrated circuit device | |
| US4954867A (en) | Semiconductor device with silicon oxynitride over refractory metal gate electrode in LDD structure | |
| US5466638A (en) | Method of manufacturing a metal interconnect with high resistance to electromigration | |
| JPH0451071B2 (ja) | ||
| JPS639658B2 (ja) | ||
| JP2695812B2 (ja) | 半導体装置 | |
| JPS62154784A (ja) | 半導体装置 | |
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| JPS61194764A (ja) | 半導体装置の製造方法 | |
| JPH0517701B2 (ja) | ||
| JPS59111367A (ja) | 半導体装置の製造方法 | |
| KR100461331B1 (ko) | 반도체소자의도전배선형성방법 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS6157709B2 (ja) | ||
| JPS59121978A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPS6059730A (ja) | 半導体装置の製造方法 | |
| JPS6331156A (ja) | 半導体装置 | |
| JPH07249684A (ja) | 半導体装置及びその製造方法 | |
| JPS6182456A (ja) | 半導体装置の製造方法 | |
| JPH0682681B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59201444A (ja) | 半導体装置の製造方法 | |
| JPH0465167A (ja) | 半導体装置 |