JPS59201444A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59201444A
JPS59201444A JP22953083A JP22953083A JPS59201444A JP S59201444 A JPS59201444 A JP S59201444A JP 22953083 A JP22953083 A JP 22953083A JP 22953083 A JP22953083 A JP 22953083A JP S59201444 A JPS59201444 A JP S59201444A
Authority
JP
Japan
Prior art keywords
impurity
regions
polycrystalline silicon
layer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22953083A
Other languages
English (en)
Inventor
Taiichi Inoue
井上 泰一
Yoshiharu Fujimoto
藤本 祥治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP22953083A priority Critical patent/JPS59201444A/ja
Publication of JPS59201444A publication Critical patent/JPS59201444A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路半導体装置の金属配線層に関するも
のであり特に配線層に多結晶シリコンとアルミニウムと
を有する半導体装置の製造方法に関する。
従来、半導体装置の金属配線としては純度99%秒度の
純アルミニウムが用いられてきた。これは、金属の中で
もアルミニウムか蒸着やエツチングが容易で半導体装置
の配線材相として扱(・易(・という利点を持って−・
るためである。
しかし乍ら、シリコンを基板とする半導体装ルに純度の
高いアルミニウムを配肪材刺として用(・る場合、太き
々欠点がある。
それは配線アルミニウムと基板シリコンが直接接してい
るコンタクト部にお(・てオーミックコンタクトを取る
ための熱処理の過程でシリコンがアルミニウムの中へ拡
散する現象が起る事である。
その結果、シリコンとアルミニウムの接触面において、
シリコン側にピットができ、その中にアルミニウムが入
れかわりに入りこむ。
プレーナー栴造でp−N接合が浅い場合にはこのビット
の深さが接合面にまで達し、その結果P−N接合の耐圧
が劣化したり、逆方向リーク電流が増したりする。
更にはまた従来の技術では拡散層を形成し、その上を酸
化膜で被った後、その酸化膜にコンタクト孔をあける。
この時、拡散層の位置を決めるフォトレジスト工程と、
コンタクト孔の位置を決めるフォトレジスト工程とが別
工程であるため目合せずれによりコンタクト孔の一部が
拡散層の外にはみだす場合があり、その時には拡散層と
基板がショートする結果となる。この様すり故をなくす
るため、通常は拡散層とコンタクト孔との間に目合せ余
裕を持たせてマスク設計し、これがパターンを大きくす
る一つの原因となって(・る。
本発明の目的は、コンタクト部での接合の劣化を防止す
る半導体装置゛の製造方法を提供するものである。
本発明の他の目的は、コンタクトの目合せ余裕をなくシ
、よって高密度化に有利なパターン設計可能な半導体装
置の製造方法を提供することである。
本発明の製造方法は、たとえば半導体基板の一主表面を
絶縁膜で被い、絶縁膜の所定部分を開孔し、この孔より
不純物を拡散しトランジスタのソース・ドレイン領域を
形成し、その後絶縁膜の所定位置にコンタクト孔を開孔
し、その全面に多結晶シリコン層を被着し、この多結晶
シリコン層に不純物を拡散し、これよりこの不純物を部
分的に半導体基板に導入し、その全面に配線金属を被着
し−その後配線金属層と多結晶シリコン層とを選択的に
除去し配線層を形成することを特徴とする3、本発明に
よれは、アルミニウム配線の下には全て多結晶シリコン
膜が存在し、この多結晶シリコン層が前述の熱処理にお
いて、アルミニウム中に拡散していくシリコンの供給源
として働くので、コンタクト部における単結晶シリコン
側からの吸い出し効果は全くない。従ってP−N接合を
劣化させる現象は起ら々い。
更にはまたコンタクト孔をあけた後、多結晶シリコンを
全面に設け、その後不純物拡散を行う。
そのため、コンタクト孔が拡散層からずれてい℃も、多
結晶シリコンを貫通してきた不純物がコンタクト孔を通
してシリコン基板にも拡散されるので、コンタクト孔の
下には必ず拡散層ができ、配線金属が拡散層と基板とを
短絡させる事はない。
以下に図面を用いて本発明の製造方法及びその利点をさ
らに詳しく述べる。
第1図は本発明による配線方法NチャンネルMO8)ラ
ンジスタに適用した場合を示したものである。まず通常
の製造方法に従い第1図イに示す様にP型基板1の表面
に全面に酸化膜2を被着した後、ソース拳ドレインの拡
散層を設ける部分を選択的に開孔し、リン拡散によりソ
ース領域3゜ドレイン領域4を形成する。次に第1図口
に示す如く、チャンネル領域となるべき部分の酸化膜2
を除去し、ゲート酸化膜5を形成する。通常のアルミニ
ウムゲー)MO8技術では、この後にゲート酸化膜5の
安定化のため、ゲート酸化膜5の上に薄(・リンガラス
層を形成するが、本発明におい又はリンガラス層は不要
で、沈1図ハに示す如くソースのドレイン拡散層から電
極を取り出すためのコンタクト孔6,7を開孔する。奏
に本発明に従って第1図二に示す如く、全面に例えば気
相成長により多結晶シリコン層8を形成する。次に第1
図ホに示す如く、ソース・ドレイン拡散層3゜4と同一
不純物であるリンの拡散を行う。この時不純物は多結晶
シリコン中を拡散し、コンタクト孔6,70部分におい
てはシリコン基板中にまで拡散が達し、シリコン基板中
に拡散r@9.10を形成する。この拡散1if9.1
0はソース3.ドレイン4と同一導電型であるので電気
的にはソース・ドレインの拡散層と同じ性質のものであ
る。
次に第1図へに示す如く、全面にアルミニウム層11を
被着する。次に第1図トに示す如く、周知の7オトレジ
スト技術により所定のアル・ミニラム配線を残す様に不
要部分のアルミニウムを除去し、引きつへき、こうして
得られたアルミニウム配線をマスクとして、その下の多
結晶シリコンをエツチングで除去する。この様にして、
全配線部分にわたり多結晶シリコンとアルミニウムの二
層構造が達成され、ソース配線12.ゲート電極13、
ドレイン配線14の全てが多結晶シリコンとアルミニウ
ムの二層配線として形成される。
本発明による配線技術の主たる利点はコンタクト部にあ
る。即ち、アルミニウムのみを配線材料として用いる従
来技術においては、第2図イに示す様に拡散層4とアル
ミニウム配線11は酸化膜5に開けられたコンタクト孔
7を介して直接接触する。この場合アルミニウムと拡散
層の電気的接触を良くするため400〜500Cの温度
で熱処理が施されるのが普通で、この熱処理を通常アロ
イと呼んでいる。
従来技術による禍造では、アロイにより基板シリコンが
アルミニウム配線中に拡散により溶は出し、シリコy 
(lllに小孔15を構成し、アルミニウムがこの中に
侵入する。この小孔15は通常アロイスパイクと叶はれ
て(・る。アロイスパイクはアロイ時間と共に深くなり
、ついにはP−N接合の特性を破壊するに至る。このた
め、通常のプロセスによれば拡散層深さは、0.5μ以
下には出来ず、半導体素子の寸法の縮少化に制限を加え
ている。
第2図口は本発明によるコンタクト部を示す。
本発明によれば配線が多結晶シリコン8とアルミニウム
11の二啼禍造になって(・るため基板の拡散層4との
接触は多結晶シリコン8により達成されて(・る。従っ
てアロイにおけるアルミニウム中へのシリコンの拡散覗
象は起るが、シリコンが多結晶シリコン8から供給され
るため、基板の鉱散亀4はこの現象と全く無関係となり
、良好なp−N接合の特性が保たねる。
このアロイスパイクに対する改良は、本発明が唯一のも
のでなく、周知の改善技術が(・くつかある。例えばア
ルミニウム中に所ff月のシリコンをあらかじめV、入
しておくとか、まず多結晶シリコンを蒸着し、その後純
アルミニウムを蒸常して二層棺造にするとか、ある(・
は、まずアルミニウムを蒸着し、次に多結晶シリコンを
蒸着し、さらにその上にアルミニウムを蒸着して多結晶
シリコンをサンドイッチ状にアルミニウムではさみこむ
等の方法がアロイスパイクに対する周知の技術として知
られ゛〔いる。アロイスパイクに対してに同一の効果を
示すが、これら周知技術に牌って本発明が持つ利点は次
に述べる目合せずれ対する効果である。即ち、従来技術
の場合、第3図イに示す如く、コンタクト孔7の位置が
拡散層4の位置からずれると拡散層4と基板lは、コン
タクトが拡散層からはみ出した部分15にお(・てアル
ミニウムにより短絡される。
これを防ぐため、従来技術にお(・ては第3図口に平面
図荀示す様に拡散層4とコンタクト孔7との間にフォト
レジストの目合せすれに対する余裕16を取らねばなら
す、素子の形状を大きくする原因となっている。本発明
の特徴は、多結晶シリコンを成長後、アルミニウム蒸矯
ブる以前に、接続すべき拡散層と同一導電型の不純物を
拡散する事にある。従って本発明によれば、第3図ハに
示す如く、多結晶シリコンへの拡散に際し、コンタクト
孔の下、多結晶シリコンが基板と接している部分に必ず
拡散層10ができ、かつ拡散層4と同一不純物であるた
め、両者は同一導電型の拡散領域となり、P−N接合は
短絡される事はな(・。従って第3図工に示す如く、本
発明を適用すれば、素子の設計上、平面図上でコンタク
トを拡散層の中に入れる必要がなく、拡散層4よりも大
きくコンタクト孔7f、設定する事ができ、拡散層40
面積縮小が可能となる。
塀上、第1図を用(・てアルミニウムゲート技術として
本発明の詳細な説明したが、本発明はアルミニウム配線
部の改自として、シリコンゲート技術のアルミニウム配
線部にも適用できることは言うまでも表(・5.その場
合、最終林造は第4図に示す様になり、拡散層とのコン
タクト部においては第2図、第3図で説明した利点がそ
のま〜有効と表る。
第3図ハで示したコンタクトずれに対する対策としては
、本発明が唯一のものでなく、例え(1第5141に示
す様に、拡散層4と接する部分のみを多結晶シリコン配
線8とし、アルミニウム配線111は、その多結晶シリ
コン8と接触させると(・う方法も従来技術として知ら
れている。しかしこの補合には、効果は不発明と同じで
あるが、多結晶シリコン8をコンタクト部に選択的に設
置するための7オトレジストエ程と、多結晶シリコン8
とアルミニウム配線11を接触されるためのコンタクト
孔をあけるフォトレジスト工程と、合計2回の追加フォ
トレジスト工程を要する。フォトレジスト工程の回数は
歩留と大きく関係する事は良く知られており、回数を増
す拳は技術として大きな欠点となる。
本実施例の第1図に例示した本発明による製法に従えば
何ら新しいフォトレジスト工程を追加する事なく多結晶
シリコンとアルミニウムの二層構造とする事ができ、コ
ンタクト部において、基板とアルミニウム配線の間に多
結晶シリコンを介在させる事ができる。
本発明はアルミニウム配線の改良に関するものであるが
1.これをアルミニウムをゲート電極とするアルミゲー
トMO8技術に適用した場合、さらに特別な効果が生じ
る。即ち、従来のアルミニウムをゲート電極とするMO
S)ランジスタでは第6図に断面図を示す様にゲート酸
化膜5の電気的特性の安定化のためゲート酸化膜5の上
に薄いリンガラス層17を必要とする。このリンガラス
層17は、酸化膜中のNa  等の可動電荷をゲッタし
酸化膜の電気的性質を安定化する作用を持つ一方リンガ
ラス層自身が分極する事によりMOS)2ンジスタのス
レッショールド電圧を不安定にするという逆効果を持つ
。さらにリンガラス自身が正の電荷を持ち、その膜厚の
バラツキによりスレッショールド電圧がバラツクと(・
う悪(・効果も持つ。
従ってリンガラス17なしでゲート絶縁物5が安定化で
きれば最も好ましく・。
周知のシリコンゲート技術によれは、その製作過程にお
(・て第7図に示すようにソース・ドレインを形成する
拡散の時、ゲート部は、ゲート酸化膜5の上面を多結晶
シリコン層8で被った形でその上から不純物が拡散され
る。不純物がリンであるNチャンネルMO8の場合、リ
ンガラスを特に設けなくても多結晶シリコンをぬけてき
たリン原子によって酸化膜の電気的性質の安定化が達成
でき、かつその場合には分極を起す様なリンガラスとい
うべきものは形成されず、理想的な酸化膜の理想釣力酸
化膜の安定化が達成できる事が知られて(・る。
一方不純物がボロンであるPチャンネルの場合には、多
結晶シリコン8を抜けてきたボロンがゲート酸化膜5の
中に拡散されると、酸化膜の性質はリンの場合と逆に不
安定になる。そのため、酸化膜5と多結晶シリコン80
間にボロン拡散に対して有効ガマスフ作用を有するシリ
コン窒化膜等を設ける事で安定化できる。このシリコン
窒化膜十 は外部からのNa  等の汚染の侵入を防ぎ、かつリン
ガラスの様に分極を起す事はないが、やはりシリコン窒
化膜の膜厚のバラツキがVtのバラツキとして現われる
ので、Pチャンネルの場合はシリコンゲート技術がVt
に関して特に利点を持つとは一般には考えられていな(
・。
以上の如く、シリコンゲートの場合、特にNチャンネル
シリコンゲートの場合リンガラスを用いる事は々く酸化
膜を安定化できるため、リンガラスを必要とするアルミ
ゲートよりもスレッショールド電圧の再現性、安定性で
優れている。
一方アルミニウムゲート技術においては、第8図イに示
す如(、配線のアルミニウム18とゲート電極のアルミ
ニウム19とは同一物質のため、両者を接続するために
特別にコンタクト孔を設ける必要がガく、配線の一部と
してゲート電梱を形成し得る、シリコンゲート技術の場
合には、第8図口に示す如く、配線18がアルミニウム
でありゲート電極19が多結晶シリコンで、かつ両者の
間は絶縁物で絶縁されているのが普通である。
従って両者を電気的に接続するためには、絶縁膜にコン
タクト孔20をあける必要がある。特に大規模集積回路
の場合、コンタクト孔の数の多少は大きく歩留を支配し
、一般的にはアルミニウムゲートの方が歩留が良(・。
従って本発明による配線技術をアルミニウムゲート技術
に適用した場合ゲート電極部はその製作過程において、
第1図ホに示した工程でシリコンゲート技術と同じ原理
でゲート絶縁物を安定化し、第1図トに完成図を示した
通り、実質的にシリコンゲートとなるので、スレッショ
ールド電圧に関してはシリコンゲートの利点を持ち、か
つ配線の簡便さではアルミニウムゲートの利点を持つと
(・う特別の効果か得られる。
【図面の簡単な説明】
第1図は本発明の一実施例の製造方法を説明する各工程
断面図、第2図、第3図は本発明の詳細な説明する図、
第4図は本発明の実施例を示す図第5図は本発明と同じ
効果を持つ従来技術の一例を示す図、抛6図、第7図は
従来技術によるゲート絶縁物安定化の方法を示す図、第
8図は従来技術の配線パターンを示す図である。 図において、1は半導体基板、2は酸化膜、3.4は不
純物領域、5は絶縁膜、6,7はコンタクト用開孔、8
は多結晶シリコン膜、11は配線用金属層を示す。 代理人 弁理士  内 掠   晋 身シ/図(口9 惑1図に〕 酋5 / し](ヘノ 第7図(1−) 膚’y、=ffi(ロラ 箋’y  、51¥]  (42 195レヨ(ロノ 嘉3図(ハラ 第、3図仁う 第4図 暦、3図 第2図 %7T¥J 3門’y8Dン](イノ 198図(口9

Claims (1)

    【特許請求の範囲】
  1. 不純物領域が設けられた半導体基板の一生面表をおおう
    絶縁膜の所定の位置に前記不純物領域に達するコンタク
    ト孔を開孔する工程と、全面に多結晶シリコン層を被着
    する工程と、該多結晶シリコン層に前記不純物領域と同
    じ導電型の不純物を拡散し、該コンタクト孔を通して該
    不純物を半導体基板に導入する工程と、全面に配線金属
    を被着する工程と、該配線金属と該多結晶シリコン層と
    を選択的に除去する工程を含む事を特徴とする半導体装
    置の製造方法。
JP22953083A 1983-12-05 1983-12-05 半導体装置の製造方法 Pending JPS59201444A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22953083A JPS59201444A (ja) 1983-12-05 1983-12-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22953083A JPS59201444A (ja) 1983-12-05 1983-12-05 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP50071770A Division JPS5816337B2 (ja) 1975-06-13 1975-06-13 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP60142198A Division JPS61129874A (ja) 1985-06-28 1985-06-28 半導体装置

Publications (1)

Publication Number Publication Date
JPS59201444A true JPS59201444A (ja) 1984-11-15

Family

ID=16893608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22953083A Pending JPS59201444A (ja) 1983-12-05 1983-12-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59201444A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012176390A1 (ja) * 2011-06-23 2015-02-23 パナソニック株式会社 固体撮像装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012176390A1 (ja) * 2011-06-23 2015-02-23 パナソニック株式会社 固体撮像装置

Similar Documents

Publication Publication Date Title
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
JPS5816337B2 (ja) 半導体装置の製造方法
US5933736A (en) Method of manufacturing a semiconductor device
JP3298472B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPS59201444A (ja) 半導体装置の製造方法
JPS59188141A (ja) 半導体集積回路
JPH06204173A (ja) 半導体装置の製造方法
JPS58215055A (ja) 半導体集積回路装置
JPH0127589B2 (ja)
JPS6159775A (ja) 半導体装置
JP2695812B2 (ja) 半導体装置
JPH0227737A (ja) 半導体装置の製造方法
JP2534667B2 (ja) 半導体装置及びその製造方法
JPS63127552A (ja) 半導体装置
JPS62159468A (ja) 半導体装置
JPS639658B2 (ja)
JPH0318738B2 (ja)
JPS61129874A (ja) 半導体装置
KR100461331B1 (ko) 반도체소자의도전배선형성방법
JPS63143838A (ja) 半導体集積回路装置の製造方法
JPS58164241A (ja) 半導体装置の製造方法
JPS6114663B2 (ja)
JPS5838936B2 (ja) ハンドウタイシユウセキカイロソウチ
JPS626664B2 (ja)
JPS59182536A (ja) 半導体装置