JP2615016B2 - Ｍｏｓ電界効果トランジスタの形成方法 - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は集積回路デバイスの半導体基体内に形成さ
れるMOS電界効果トランジスタに関し、更に詳述すれ
ば、ソース、ドレイン及びゲートに珪化金属領域を有す
るトランジスタに関する。

＜発明の背景＞ 半導体産業では、デバイス内に形成されるMOSトラン
ジスタの構成部分の寸法を縮小することによつてデバイ
ス密度を増大させる努力が続けられているが、そのよう
な縮小を行なうにはソース及びドレイン領域の深さを比
例して減少させなければならない。しかし、これはそれ
らのN⁺及びP⁺拡散領域の電気固有抵抗を増加させるの
で、MOS集積回路の速度が低下する。しかも、非常に浅
いソース及びドレイン領域は上記N⁺及びP⁺領域の接触領
域における金属化により金属スパイクを受け易い。

これらの問題をいくらか解決する１つの構造が1983年
５月17日付けでタツシユ氏等に付与された米国特許第4,
384,301号に開示されている。こゝでは、集積回路の金
属化によつてオーミツク接触が形成されるソース、ドレ
イン及びゲート内の珪化金属領域を有する集積回路用MO
S電界効果トランジスタが示されている。珪化金属はそ
れを介してアルミニウム拡散が行なわれるのを阻止する
ことによつてソース及びドレイン領域内へ金属スパイク
が入射するのを効果的に減少させる。ソース及びドレイ
ン領域上に珪化金属接触領域を形成する時は、その珪化
金属がゲートに伸延してトランジスタを短絡させること
がないようにしなければならない。そのために上述の特
許では、二酸化珪素層をデバイス全体に被着させ、その
層をデバイス表面に垂直なアルゴン注入（implant）で
さらし、その後、弗化水素酸エツチを使用して被着酸化
層の注入された領域を除去する。これによつて、ゲート
の垂直な側壁上の酸化珪素層だけを残す。珪化金属がソ
ース及びドレイン上に形成される時は、ゲートの側壁上
の酸化物によつてゲートと珪化金属間の接触は阻止され
る。しかし、この方法におけるアルゴン注入は現在のウ
エハ組立ラインに容易に組込めない余分の処理段階を意
味する。

上述の特許では、３段階の工程で珪化金属が形成され
るが、その工程はウエハの全表面上に白金をスパツタリ
ングすることによつて始まる。その後、ウエハは焼なま
しされてソース及びドレイン領域上に珪化白金領域が形
成される。その後珪化白金に変換されなかつた白金は王
水エツチによつて選択的に除去される。ここで再び、不
所望な白金をエツチング除去する必要から余分な処理段
階が導入される。

これらの、製造工程を複雑にする余分な段階は必然的
に製造費用を増加させ且つ最終的に良品率に影響を与え
る。ソース、ドレイン及びゲート上に珪化金属接触領域
を持つたMOS電界効果トランジスタを有する集積回路デ
バイスを製造する工程は効率的で且つ信頼性のあること
が望まれる。

＜発明の要約＞ この発明は集積回路デバイスの半導体基体内にMOS電
界効果トランジスタを形成する方法であつて、上記基体
は一表面とその表面上に配置されたゲート酸化物の層と
を有する。この発明の方法は次のような段階を有する。
酸化物層上にドープされていないシリコン・ゲート、こ
のゲートは上部表面と１対の側壁を有する、を形成する
段階；上記側壁の一方のものに隣接して基体内にソース
領域を、また上記側壁の他方のものに隣接して基体内に
ドレイン領域を形成し、一方でゲートを僅かにドーピン
グする段階；上記側壁を含む上記ゲート上に酸化珪素の
層を形成する段階；ゲートの側壁上にだけ酸化珪素を残
して異方性プラズマを使用して酸化珪素層の部分を除去
し、これによつてソース及びドレインの各領域とゲート
との各上に露出されたシリコン表面を残す段階；その露
出された表面上にだけ耐火金属層を形成する段階；その
耐火金属層上にポリシリコン層を形成する段階；酸素雰
囲気中で上記耐火金属層と上記基体とを加熱して露出さ
れた表面の各々に珪化金属を形成する段階；を有する。

＜実施例の説明＞ 第１図には、僅かにドープされたＰ型の第１の導電型
材料の基板12を含む集積回路デバイスの一部が示されて
いる。その基板12上には、僅かにドープされたＰ型の第
１の導電型材料のエピタキシヤル層14が配置されてい
る。その層14は基板12の側とは反対の側に平らな表面16
を含む。また、層14は僅かにドープされたＮ型の第２の
導電型で約1.0乃至2.0Ω・cmの電気固有抵抗を有するウ
エル領域17を含む。絶縁酸化物40が通常の方法で生成さ
れて、集積回路の種々の構成要素を電気的に絶縁するた
めに配置されている。ゲート酸化物の比較的薄い層18が
第１図に示されているように表面16上に配置されてい
る。第１図に示されているようなデバイス10を得るため
に使用される特定の材料と処理技術は周知のものであ
る。それ故、現在使用されている周知な方法のうちいず
れか適当な方法を有効に使用すればよい。

第２図と第３図に示すように、ドープされていないポ
リシリコンあるいはアモルフアス・シリコンの層22がゲ
ート酸化物層18の上に被着される。そのドープされてい
ないポリシリコンは約2000乃至3000Åの厚さと約10,000
乃至100,000Ω・cmの電気固有抵抗を有する。その後、
約1500乃至3000Å厚さの窒化珪素層24がポリシリコン層
22上に被着される。それから、その窒化珪素層24とポリ
シリコン層22とが周知の写真平版技術を使用してエツチ
され、最終的にMOSトランジスタになるデバイス10上の
種々の位置に隣接して適切に位置付けされた側壁31を有
するゲート30が形成される。各ゲート30はその上部表面
34に、以下に述べる目的のために窒化珪素キヤツプ32を
含む。

第４図に示すように、十分にドープされたＮ型の第２
の導電型のソース及びドレイン領域42と44が周知の方法
でゲート30の一方のものの側壁31に接近して形成され
る。同様に、十分にドープされたＰ型の第１の導電型の
ソース及びドレイン領域46と48が周知の方法でゲート30
の他方のものの側壁31に接近して形成される。ソース及
びドレイン領域が注入される時に少量のドーピング不純
物が窒化珪素キヤツプ32に侵入してゲート30を僅かにド
ープする。それから、エツチによつて窒化珪素キヤツプ
32が除去され、そして、デバイス10が酸素雰囲気中で加
熱されてゲート30の側壁31上に熱酸化物50が生成され
る。この酸化段階はソース及びドレイン領域を形成する
前に行なつてもよい。いずれの場合でも、第５図のよう
に、ソース及びドレイン領域上の酸化物と絶縁領域40と
の厚さは必然的に増加する。

第６図に示すように、ソース及びドレイン領域42、4
4、46、48とゲート30の上部表面34とに物理的に接触し
ている酸化物が除去されて、それらの部分にシリコンが
露出される。この除去は異方性プラズマ・エツチ処理に
よつて行なわれる。この異方性プラズマはプラズマの電
界方向に沿つて酸化物をエツチする。その電界は表面16
に対して垂直に配置されるので、その表面と平行な面内
の酸化物は均一に除去される。それ故、ソース及びドレ
イン領域とゲート30の上部表面34とを直接覆う酸化物は
除去されるが、ゲート30の側壁31上の酸化物層50はその
まゝ残る。側壁31の部分は露出されないこと、すなわ
ち、側壁31全体がゲート酸化物18に接触する酸化物で完
全に覆われることが重要である。この理由を以下に説明
する。

第７図に示すように、タングステンあるいはモリブデ
ン、好ましくはタングステンのような耐火金属の層56が
ソース及びドレイン領域42、44、46、48とゲート30の上
部表面34との露出されたシリコン表面上に選択的に被着
される。タングステン層56は約200Å乃至約1500Åの厚
さである。この選択的なタングステンの被着は、周知の
ように、タングステンが単結晶シリコンやポリシリコン
の表面上には被着するが酸化珪素表面上には被着しない
ので、自動的に成し遂げられる。ゲート30の側壁31上に
酸化物層50を綿密に形成することによつて、タングステ
ン層56はソース及びドレイン領域とゲート30に対して非
常に正確に自己整合される。これによつて、タングステ
ン層56がゲート30とソース及びドレイン領域の一方のも
のとを短絡させないことが確実になる。更に、タングス
テン層56の厚さがポリシリコンの厚さの約２分の１、あ
るいはN⁺やP⁺のソース及びドレイン領域42、44、46、48
の深さの約２分の１を越えないことが確実になる。

第８図に示すように、500乃至1000Åの比較的薄いポ
リシリコン層60がデバイス10上に被着される。それか
ら、デバイス10が酸素雰囲気中で加熱されて、タングス
テン層56が焼結され、ソース及びドレイン領域42、44、
46、48の表面16上とゲート30の上部表面34上とに珪化タ
ングステン層58が形成される。またこの焼結段階によつ
てポリシリコン層60が酸化されて、酸化珪素層62がポリ
シリコン層60の厚さの約２倍の厚さにまで成長する。

周知の適切な方法によつてデバイス10の組み立が完成
される。これには、リフローガラス（reflow glass）の
被着、集積回路の種々の部分を相互に接続するための金
属化、及びパシベーシヨン手順（passivation procedur
es）のような段階を含む。

この発明の重要な利点の１つは、上述の所望の構造が
従来の方法で要求されるよりも小数の処理段階で容易に
得られ、これが現在の組立手順で容易に実行できる自動
的な自己整合技術によつて達成されることである。

【図面の簡単な説明】

第１図乃至第８図はこの発明の技術を使用したMOS電界
効果トランジスタ製造法の種々の段階を集積回路デバイ
スの一部断面図で図式的に示す図である。 10……集積回路デバイス、18……ゲート酸化物層、30…
…シリコン・ゲート、31……側壁、34……上部表面、4
2、44、46、48……ソース及びドレイン領域、50……酸
化珪素層、56……耐火金属層、58……珪化金属、60……
ポリシリコン層。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】集積回路デバイスの、一表面とその表面上
   に配置されたゲート酸化物の層とを有する半導体基体内
   にMOS電界効果トランジスタを形成する方法であって、 （ａ）上記ゲート酸化物上に上部表面と一対の側壁とを
   有するドープされていないシリコン・ゲートを形成する
   段階と； （ｂ）上記側壁の一方のものに隣接して上記基体内にソ
   ース領域を、また上記側壁の他方のものに隣接して上記
   基体内にドレイン領域を形成する段階と； （ｃ）上記側壁を含む上記シリコン・ゲート上に酸化珪
   素の層を形成する段階と； （ｄ）上記側壁上にのみ上記酸化珪素を残して上記酸化
   珪素の層の部分を除去し、これによって上記ソース及び
   ドレインの各領域と上記ドープされていないシリコン・
   ゲートとの上に露出されたシリコン表面を残す段階と； （ｅ）上記露出された表面上にのみ好ましくはタングス
   テンよりなる耐火金属層を形成する段階と； （ｆ）好ましくはタングステンよりなる上記耐火金属層
   上にポリシリコン層を形成する段階と； （ｇ）酸素雰囲気中で上記耐火金属層、上記ポリシリコ
   ン層及び上記基体を加熱して、上記ポリシリコン層を酸
   化し、上記露出されたシリコン表面の各々に珪化金属を
   形成する段階と； を備えた、MOS電界効果トランジスタの形成方法。
2. 【請求項２】前記段階（ｄ）の上記酸化珪素の層の部分
   を除去する段階は、異方性エッチングを用いて行われる
   請求項１記載の方法。
3. 【請求項３】前記段階（ａ）及び（ｂ）は、 （ｉ）約2000オングストロームから約3000オングストロ
   ームの厚さを有するドープされていないシリコンの層を
   上記ゲート酸化物の上に形成する段階と； （ii）上記ドープされていないシリコンの層の上に窒化
   珪素の層を形成する段階と； （iii）上記窒化珪素及びドープされていないシリコン
   の層の部分を除去して、上記一対の側壁と窒化珪素のキ
   ャップとを有するドープされていないシリコンゲートを
   形成する段階と； （iv）上記ソース及びドレイン領域を形成する段階と； （ｖ）上記窒化珪素のキャップを除去する段階と； を含む請求項１記載の方法。