DE3626598A1 - Verfahren zum herstellen eines mos-feldeffekttransistors in einer integrierten schaltung - Google Patents

Verfahren zum herstellen eines mos-feldeffekttransistors in einer integrierten schaltung

Info

Publication number
DE3626598A1
DE3626598A1 DE19863626598 DE3626598A DE3626598A1 DE 3626598 A1 DE3626598 A1 DE 3626598A1 DE 19863626598 DE19863626598 DE 19863626598 DE 3626598 A DE3626598 A DE 3626598A DE 3626598 A1 DE3626598 A1 DE 3626598A1
Authority
DE
Germany
Prior art keywords
layer
silicon
forming
gate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863626598
Other languages
English (en)
Other versions
DE3626598C2 (de
Inventor
Sheng Teng Hsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE3626598A1 publication Critical patent/DE3626598A1/de
Application granted granted Critical
Publication of DE3626598C2 publication Critical patent/DE3626598C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568Lateral single gate silicon transistors
    • H01L29/66575Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/147Silicides
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/966Selective oxidation of ion-amorphousized layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines MOS-Feldeffekttransistors einer integrierten Schaltung in einem auf einer Hauptfläche eine Schicht aus Gateoxid be sitzenden Halbleiterkörper. Insbesondere betrifft die Er­ findung des Herstellen von Transistoren mit Metallsilizid­ zonen an Source, Drain und Gate.
Die Halbleiterindustrie ist ständig bemüht, die Bauelement­ dichte von integrierten Schaltungen durch maßstabsgetreues Verkleinern der Bestandteile der eingebauten MOS-Transisto­ ren zu Vergrößern. Bei einer solchen maßstabsgetreuen Ver­ kleinerung werden die Tiefen der Source- und Drainzonen proportional reduziert. Hierdurch wird jedoch der spezi­ fische Widerstand der N +- und P +-Diffusionszonen ver­ größert, so daß die Geschwindigkeit der integrierten MOS- Schaltung vermindert wird. Sehr flache Source- und Drain­ zonen werden ferner leicht durch Metallspitzen durchsto­ chen, die von der Metallisierung der Kontaktbereiche der N +- und P +-Zonen augehen.
Ein Aufbau zum Überwinden dieser Probleme wird in der US- PS 43 84 301 für einen MOS-Feldeffekttransistor einer inte­ grierten Schaltung beschrieben. Der bekannte MOS-Transistor besitzt Metallsilizidzonen an Source, Drain und Gate an einer Stelle, an der ohmsche Kontakte mit der Metallisie­ rung der integrierten Schaltung herzustellen sind. Durch das Metallsilizid wird das Auftreten von Source- und Drain­ zonen durchstechenden Metallspitzen wirksam vermieden, weil das Silizid eine Aluminiumdiffusion verhindert.
Beim Herstellen von Metallsilizid-Kontaktbereichen auf den Source- und Drainzonen muß verhindert werden, daß sich das Metallsilizid bis an das Gate heran erstreckt und den Tran­ sistor kurzschließt. In dem Verfahren nach der vorgenannten US-PS 43 84 301 wird zu diesem Zweck eine Schicht aus Sili­ ziumdioxid auf die ganze Bauelementenoberfläche aufgebracht und einer Argonimplantation senkrecht zur Bauelementenober­ fläche ausgesetzt. Die implantierten Bereiche der nieder­ geschlagenen Oxidschicht werden dann mit Hilfe von Fluß­ säure weggeätzt. Nach der Ätzung verbleibt nur an den verti­ kalen Seitenwänden des Gates eine Schicht aus Siliziumoxid. Wenn das Metallsilizid auf den Source- und Drainzonen gebil­ det wird, verhindert das Oxid an den Seitenwänden einen Kontakt zwischen dem Gate und dem Metallsilizid. In diesem Verfahren wird jedoch ein zusätzlicher Behandlungsschritt, nämlich die Argonimplantation, benötigt, der nicht ohne weiteres in die vorhandenen Fabrikationslinien zu integrie­ ren ist.
In dem Verfahren nach der vorgenannten US-PS 43 84 301 wird das Metallsilizid in einem dreistufigen Prozeß beginnend mit einem Aufsprühen von Platin auf die gesamte Scheibchen­ oberfläche ausgeführt. Das Scheibchen wird dann wärmebehan­ delt, um Platinsilizidbereiche auf den Source- und Drain­ zonen zu erzeugen. Das Platin, das nicht in Platinsilizid umgewandelt worden ist, wird anschließend mit Königswasser selektiv weggeätzt. Im Bekannten muß also auch an dieser Stelle, bedingt durch das Erfordernis des Wegätzens uner­ wünschten Platins, ein zusätzlicher Verfahrensschritt in die Scheibchenfabrikationslinie integriert werden. Diese zusätzlichen Schritte, die den Herstellungsprozeß kompli­ zieren, führen notwendig zu einer Kostenerhöhung und einem Verlust an Ausbeute.
Der Erfindung liegt die Aufgabe zugrunde, ein sowohl wirt­ schaftliches als auch zuverlässiges Verfahren zum Herstel­ len integrierter Schaltungsanordnungen zu schaffen, die MOS-Feldeffekttransistoren mit Metallsilizid-Kontaktberei­ chen an Source, Drain und Gate enthalten.
Für das eingangs genannte Verfahren zum Herstellen einer integrierten Schaltung mit einer Schicht aus Gateoxid auf einer Hauptfläche eines Halbleiterkörpers ist die erfin­ dungsgemäße Lösung gekennzeichnet durch folgende Schritte:
  • (a) Bilden eines undotierten, eine Oberseite und ein Paar von Seitenwänden besitzenden Siliziumgates auf dem Gate­ oxid;
  • (b) Bilden einer Sourcezone in dem Halbleiterkörper nächst einer der Seitenwände und einer Drainzonse in dem Halb­ leiterkörper nächst der anderen Seitenwand;
  • (c) Bilden einer Schicht aus Siliziumoxid auf dem Silizium­ gate einschließlich dessen Seitenwänden;
  • (d) Freilegen der Siliziumoberfläche auf den Source- und Drainzonen sowie auf dem undotierten Siliziumgate durch Entfernen eines Teils der Siliziumoxidschicht bei Ver­ bleib des Siliziumoxids nur an den Seitenwänden;
  • (e) Bilden einer Schicht aus schwer schmelzbarem Metall auf den freigelegten Flächen;
  • (f) Bilden einer Schicht aus polykristallinem Silizium auf der Metallschicht; und
  • (g) Bilden eines Metallsilizids an jeder der freigelegten Siliziumflächen durch Erhitzen der Metallschicht, der Schicht aus polykristallinem Silizium und des Halblei­ terkörpers in einer Sauerstoffatmosphäre.
Vorzugsweise wird die Siliziumoberfläche auf den Source- und Drainzonen sowie auf dem undotierten Siliziumgate - außer an dessen Seitenwänden - durch eine antisotrope Plas­ maätzung freigelegt. Verbesserungen und weitere Ausgestal­ tungen der Erfindung werden in den Unteransprüchen angege­ ben.
Anhand der schematischen Darstellungen in der Zeichnung werden Einzelheiten der Erfindung erläutert. In den Fig. 1 bis 8 werden Querschnitte eines Teils einer integrierten Schaltungsanordnung in verschiedenen aufeinanderfolgenden Schritten zum Herstellen eines MOS-Feldeffekttransistors dargestellt.
Fig. 1 zeigt einen Teil einer integrierten Schaltungsan­ ordnung 10 mit einem Substrat 12 aus einem Material eines ersten Leitungstyps. Beispielsweise kann das Substrat 12 leicht P-dotiert sein. Auf das Substrat 12 wird eine eben­ falls den ersten Leitungstyp aufweisende Epitaxialschicht 14, die also leicht P-dotiert ist, aufgebracht. Die Schicht 14 besitzt auf der vom Substrat 12 abgewandten Seite eine ebene Hauptfläche 16. Sie enthält ferner eine Wannenzone 17 des zweiten Leitungstyps. Die Wannenzone 17 wird also leicht N-dotiert und soll eine spezifischen Widerstand von etwa 1,0 bis 2,0 Ohm cm besitzen. Ein trennendes Oxid 40 wird in üblicher Weise aufgewachsen und so angeordnet, daß es die verschiedenen Komponenten der integrierten Schaltung elektrisch gegeneinander isoliert. Ferner wird nach Fig. 1 eine relativ dünne Schicht aus Gateoxid 18 auf die Haupt­ fläche 16 aufgebracht. Die spezifischen Materialien und Verfahrenstechniken zum Herstellen der Anordnung 10 nach Fig. 1 sind bekannt. Irgendeines der vielen heute benutzten Verfahren kann mit Vorteil angewandt werden.
Nach Fig. 2 und 3 wird eine Schicht 22 aus undotiertem poly­ kristallinem oder amorphem Silizium auf die Gateoxidschicht 18 aufgebracht. Das undotierte Silizium, insbesondere Poly­ silizium, soll eine Dicke zwischen etwa 200 und 300 nm und einen spezifischen Widerstand von etwa 10 000 bis 100 000 Ohm cm besitzen. Auf die undotierte Siliziumschicht 22 wird eine etwa 150 bis 300 nm dicke Siliziumnitridschicht 24 aufgebracht. Die Siliziumnitridschicht 24 und die undotier­ te Siliziumschicht 22 werden unter Anwendung bekannter foto­ lithografischer Techniken geätzt, um die Gates 30 mit Sei­ tenwänden 31 geeignet positioniert an verschiedenen Stellen der Anordnung 10, die am Schluß MOS-Transistoren enthalten sollen, zu bilden. Jedes Gate 30 umfaßt eine Siliziumnitrid­ kappe 32 auf ihrer Oberseite 34. Der Zweck dieser Kappe wird weiter unten angegeben.
Nach Fig. 4 werden Source- und Drainzonen 42 und 44 des zweiten Leitungstyps, nämlich aus hoch N-dotiertem Material nächst den Seitenwänden 31 des einen Gates 30 auf bekannte Weise hergestellt. Ähnlich werden Source- und Drainzonen 46 und 48 des ersten Leitungstyps, hoch P-dotiert, nächst den Seitenwänden 31 des anderen Gates 30 ebenfalls auf be­ kannte Weise gebildet. Wenn die Source- und Drainzonen im­ plantiert werden, dringt eine kleine Menge der Dotierstoffe in die Siliziumnitridkappe 32 ein und dotiert das Gate 30 leicht. Die Siliziumnitridkappe 32 wird dann weggeätzt, und die Anordnung 10 wird in einer Sauerstoffatmosphäre er­ hitzt, um thermisches Oxid 50 auf den Seitenwänden 31 der Gates 30 aufzuwachsen. Dieser Oxidationsschritt kann vor dem Bilden der Source- und Drainzonen ausgeführt werden. In jedem Fall nimmt die Dicke des Oxids auf den Source- und Drainzonen sowie den aus dem Oxid 40 bestehenden Trennzonen nach Fig. 5 notwendigerweise zu.
Das Oxid, das die Source- und Drainzonen 42, 44, 46 und 48 sowie die Oberseiten 34 der Gates 30 körperlich berührt, wird entfernt und damit das Silizium in diesen Bereichen nach Fig. 6 freigelegt. Hierzu wird eine anisotrope Plasma­ ätzung durchgeführt. Ein anisotropes Plasma ätzt das Oxid in der Richtung des elektrischen Feldes des Plasmas. Dieses Feld wird senkrecht zu der Hauptfläche 16 ausgerichtet, so daß das Oxid in den parallel zu der Hauptfläche 16 lie­ genden Ebene gleichmäßig abgetragen wird. Das Oxid direkt auf den Source- und Drainzonen sowie auf den Oberseiten 34 der Gates 30 kann also auf diese Weise entfernt werden, während die Oxidschicht 50 an den Seitenwänden 31 der Gates 30 stehen bleibt. Es ist wichtig, daß kein Teil der Seiten­ wände 31 freigelegt wird, d. h., die Seitenwände 31 müssen vollständig bis herunter zum Gateoxid 18 mit dem Oxid 50 bedeckt bleiben. Der Grund hierfür wird weiter unten erläu­ tert.
Auf die freigelegten Siliziumflächen der Source- und Drain­ zonen 42, 44, 46 und 48 und auf die Oberseiten 34 der Gates 30 wird nach Fig. 7 selektiv eine Schicht 56 aus schwer­ schmelzbarem Metall, wie Wolfram oder Molybdän, vorzugswei­ se Wolfram, aufgebracht. Die Wolframschicht 56 kann etwa 20 bis 150 nm dick sein. Das selektive Abscheiden des Wolframs ergibt sich automatisch, weil, wie bekannt, Wolfram sich auf einkristallinen polykristallinem Siliziumflächen nicht aber auf Siliziumoxidflächen niederschlägt. Bei sorgfälti­ gem Bilden der Oxidschichten 50 auf den Seitenwänden 31 der Gates 30 wird die Wolframschicht 56 sehr genau selbst ausgerichtet in Bezug auf die Source- und Drainzonen sowie die Gates 30. Dadurch wird sichergestellt, daß die Wolfram­ schicht 56 das Gate 30 einerseits und die Source- und Drainzonen andererseits nicht kurzschließen kann. Eine zu­ sätzliche Sicherheit wird erhalten, wenn die Dicke der Wolframschicht 56 die Hälfte der Dicke des polykristallinen Siliziums oder die Tiefe der N +- oder P +-Source- und Drain­ zonen 42, 44, 46 und 48 nicht überschreitet.
Nach Fig. 8 wird eine relativ dünne Schicht 60 - mit etwa 50 bis 100 nm Dicke - aus polykristallinem Silizium auf die Anordnung 10 aufgebracht. Anschließend wird die Anordnung 10 in einer Sauerstoffatmosphäre erhitzt, um die Wolf­ ramschicht 56 zu sintern und eine Wolframsiliziumschicht 58 an der Hauptfläche 16 in den Source- und Drainzonen 42, 44, 46 und 48 sowie an der Oberseite der Gates 30 zu bilden. Bei dem Sintern wird außerdem die aus polykristallinem Silizium bestehende Schicht 60 oxidiert, und es wächst eine Schicht 62 aus Siliziumoxid bis zu einer Dicke von etwa dem Doppelten der ursprünglichen Dicke der Schicht 60 auf.
Die Anordnung 10 kann nach irgendeinem passenden, im Stand der Technik bekannten Verfahren vervollständigt werden.
Hierzu würden Schritte wie das Niederschlagen eines wieder­ aufzuschmelzenden Schmelzglases, das Metallisieren zum Ver­ binden der verschiedenen Teile der integrierten Schaltungen und die Passivierungsbehandlungen gehören. Ein durch Anwen­ dung des erfindungsgemäßen Verfahrens zu erzielender wich­ tiger Vorteil besteht darin, daß die erwünschte Struktur mit weniger Behandlungsstufen als bei den bekannten Verfahren einfach zu erhalten ist, wobei dieser Vorteil vor allem durch die automatische Selbstausrichtung erreicht wird, die problemlos in existierende Fabrikationsweisen einzu­ bauen ist.

Claims (5)

1. Verfahren zum Herstellen eines MOS-Feldeffekttran­ sistors in einer integrierten Schaltung (1) mit einem auf einer Hauptfläche (16) eine Schicht aus Gateoxid (18) besitzenden Halbleiterkörper (14), gekennzeichnet durch folgende Schritte:
  • (a) Bilden eines undotierten, eine Oberseite (34) und ein Paar von Seitenwänden (31) besitzenden Sili­ ziumgates (30) auf dem Gateoxid (18);
  • (b) Bilden einer Sourcezone (42, 46) in dem Halbleiter­ körper (14) nächst einer der Seitenwände (31) und einer Drainzone (44, 48) in dem Halbleiterkörper (14) nächst der anderen Seitenwand (31);
  • (c) Bilden einer Schicht aus Siliziumoxid (50) auf dem Siliziumgate (30) einschließlich dessen Seiten­ wänden (31);
  • (d) Freilegen der Siliziumoberfläche auf den Source- und Drainzonen (42, 46; 44, 48) sowie auf dem un­ dotierten Siliziumgate (30) durch Entfernen eines Teils der Siliziumoxidschicht (50) bei Verbleib des Siliziumoxids nur an den Seitenwänden (31);
  • (e) Bilden einer Schicht aus schwer schmelzbarem Me­ tall (56) auf den freigelegten Flächen;
  • (f) Bilden einer Schicht aus polykristallinem Silizium (60) auf der Metallschicht (56); und
  • (g) Bilden eines Metallsilizids (58) an jeder der frei­ gelegten Flächen durch Erhitzen der Metallschicht (56), der Schicht aus polykristallinem Silizium (60) und des Halbleiterkörpers (14) in einer Sauer­ stoffatmosphäre.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Entfernen eines Teils der Siliziumoxidschicht (50) (Schritt d) mit anisotropem Ätzen geschieht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeich­ net, daß beim Aufheizen in einer Sauerstoffatmosphäre zwecks Bildung des Metallsilizids (58) die Schicht aus polykristallinem Silizium (60) vollständig oxi­ diert wird.
4. Verfahren nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als schwer schmelz­ bares Metall (56) Wolfram verwendet wird.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Schritte a und b folgende Teilschritte enthalten:
  • (3) Bilden einer Schicht undotierten Siliziums (22) auf dem Gateoxid (18);
  • (ii) Bilden einer Schicht aus Siliziumnitrid (24) auf der Schicht aus undotiertem Silizium (22);
  • (iii) Bilden eines undotierten Siliziumgates (30) mit einem Paar von Seitenwänden (31) und einer Siliziumnitridkappe (32) durch Entfernen eines Teils der Schichten von Siliziumnitrid (24) und undotiertem Silizium (22);
  • (iv) Bilden der Source- und Drainzonen (42, 46; 44, 48); und
  • (v) Entfernen der Siliziumnitridkappe (32).
DE3626598A 1985-08-12 1986-08-06 Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung Expired - Fee Related DE3626598C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/764,551 US4660276A (en) 1985-08-12 1985-08-12 Method of making a MOS field effect transistor in an integrated circuit

Publications (2)

Publication Number Publication Date
DE3626598A1 true DE3626598A1 (de) 1987-02-19
DE3626598C2 DE3626598C2 (de) 1995-06-22

Family

ID=25071041

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3626598A Expired - Fee Related DE3626598C2 (de) 1985-08-12 1986-08-06 Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung

Country Status (4)

Country Link
US (1) US4660276A (de)
JP (1) JP2615016B2 (de)
KR (1) KR950001950B1 (de)
DE (1) DE3626598C2 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4822749A (en) * 1987-08-27 1989-04-18 North American Philips Corporation, Signetics Division Self-aligned metallization for semiconductor device and process using selectively deposited tungsten
JPS6471526A (en) * 1987-09-11 1989-03-16 Masashi Ose Coil winder
US5288666A (en) * 1990-03-21 1994-02-22 Ncr Corporation Process for forming self-aligned titanium silicide by heating in an oxygen rich environment
JP2699839B2 (ja) * 1993-12-03 1998-01-19 日本電気株式会社 半導体装置の製造方法
KR100190757B1 (ko) * 1995-06-30 1999-06-01 김영환 모스 전계 효과 트랜지스터 형성방법
US6066555A (en) 1995-12-22 2000-05-23 Cypress Semiconductor Corporation Method for eliminating lateral spacer erosion on enclosed contact topographies during RF sputter cleaning
US5962904A (en) * 1997-09-16 1999-10-05 Micron Technology, Inc. Gate electrode stack with diffusion barrier
US6284633B1 (en) * 1997-11-24 2001-09-04 Motorola Inc. Method for forming a tensile plasma enhanced nitride capping layer over a gate electrode
TW377461B (en) * 1998-06-19 1999-12-21 Promos Technologies Inc Method of manufacturing gates
US6509221B1 (en) * 2001-11-15 2003-01-21 International Business Machines Corporation Method for forming high performance CMOS devices with elevated sidewall spacers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits
US4384301A (en) * 1979-11-07 1983-05-17 Texas Instruments Incorporated High performance submicron metal-oxide-semiconductor field effect transistor device structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777364A (en) * 1972-07-31 1973-12-11 Fairchild Camera Instr Co Methods for forming metal/metal silicide semiconductor device interconnect system
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4227944A (en) * 1979-06-11 1980-10-14 General Electric Company Methods of making composite conductive structures in integrated circuits
US4356040A (en) * 1980-05-02 1982-10-26 Texas Instruments Incorporated Semiconductor device having improved interlevel conductor insulation
US4285761A (en) * 1980-06-30 1981-08-25 International Business Machines Corporation Process for selectively forming refractory metal silicide layers on semiconductor devices
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4378628A (en) * 1981-08-27 1983-04-05 Bell Telephone Laboratories, Incorporated Cobalt silicide metallization for semiconductor integrated circuits
US4398341A (en) * 1981-09-21 1983-08-16 International Business Machines Corp. Method of fabricating a highly conductive structure
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
DE3211761A1 (de) * 1982-03-30 1983-10-06 Siemens Ag Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US4503601A (en) * 1983-04-18 1985-03-12 Ncr Corporation Oxide trench structure for polysilicon gates and interconnects
US4477310A (en) * 1983-08-12 1984-10-16 Tektronix, Inc. Process for manufacturing MOS integrated circuit with improved method of forming refractory metal silicide areas
US4587710A (en) * 1984-06-15 1986-05-13 Gould Inc. Method of fabricating a Schottky barrier field effect transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4384301A (en) * 1979-11-07 1983-05-17 Texas Instruments Incorporated High performance submicron metal-oxide-semiconductor field effect transistor device structure
US4330931A (en) * 1981-02-03 1982-05-25 Intel Corporation Process for forming metal plated regions and lines in MOS circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALPERIN et al.: Development of the Self-Aligned Titanium Silicide Process for VLSI Applications in IEEE Trans. on Electron.Dev., Vol. ED-32, No. 2, February 1985 *

Also Published As

Publication number Publication date
KR950001950B1 (ko) 1995-03-07
KR870002664A (ko) 1987-04-06
JP2615016B2 (ja) 1997-05-28
DE3626598C2 (de) 1995-06-22
JPS6239048A (ja) 1987-02-20
US4660276A (en) 1987-04-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE2928923C2 (de)
DE2916364C2 (de)
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE2729171A1 (de) Verfahren zur herstellung von integrierten schaltungen
DE69434268T2 (de) Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2805442A1 (de) Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE4130555A1 (de) Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren
DE3626598C2 (de) Verfahren zum Herstellen eines MOS-Feldeffekttransistors in einer integrierten Schaltung
DE2531003B2 (de) Verfahren fuer die ionenimplantation in einem halbleitersubstrat durch eine ueber der zu dotierenden zone liegende schutzschicht hindurch
DE3018594C2 (de) Verfahren zum Herstellen eines Sperrschicht-Feldeffekttransistors
DE3100839A1 (de) Integrierte schaltungsanordnung
DE1946302A1 (de) Integrierte Halbleiterschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee