JPS6384064A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6384064A JPS6384064A JP22770186A JP22770186A JPS6384064A JP S6384064 A JPS6384064 A JP S6384064A JP 22770186 A JP22770186 A JP 22770186A JP 22770186 A JP22770186 A JP 22770186A JP S6384064 A JPS6384064 A JP S6384064A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- tisi2
- diffusion layer
- concentration diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000008018 melting Effects 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 19
- 229910000838 Al alloy Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 3
- 238000002161 passivation Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 4
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 4
- 238000007493 shaping process Methods 0.000 abstract 1
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、低抵抗でしかも信頼性が高い、コンタクト構
造を有した半導体装置に閃するものである。
造を有した半導体装置に閃するものである。
特に本発明は、拡牧層品のみ、ミリサイド層を選択的に
形成し、コンタクトフォトエッチで形成された、微細で
アスペクト比の大き一孔の中に、選択的に、金属をうめ
込み、その後配線層を形成することにより、コンタクト
抵抗は低く、ジャンクシ曹ンスパイクは起こらず、且つ
配線層は、つきまわりが良い為、エレクトロマイグレー
シＨ”／耐性があり、パッシベーション膜も、クラック
やボイドが生じないという信頼性の高い半導体装置を提
供するものである。
形成し、コンタクトフォトエッチで形成された、微細で
アスペクト比の大き一孔の中に、選択的に、金属をうめ
込み、その後配線層を形成することにより、コンタクト
抵抗は低く、ジャンクシ曹ンスパイクは起こらず、且つ
配線層は、つきまわりが良い為、エレクトロマイグレー
シＨ”／耐性があり、パッシベーション膜も、クラック
やボイドが生じないという信頼性の高い半導体装置を提
供するものである。
第２図に従来の半導体装置の概略図を示した。
図中ＡＬ配線１５は、コンタクト部がアスペクト比が大
きく急峻である為、カバレッジが悪く、断線や、エレク
トロマイグレーシ１ン耐性が小さいという欠点があうた
。
きく急峻である為、カバレッジが悪く、断線や、エレク
トロマイグレーシ１ン耐性が小さいという欠点があうた
。
シリサイド層１４とＡＬとの反応は、５ｏｏ℃で下地Ｓ
ｉとジャンクシ璽ンスパイクをおこしてしまうという欠
点もあった。さらに、このような構造の場合、パッジベ
ージ目ン膜をつけると、コンタクト部のつきまわりが悪
く、１６の如きボイドを生じ、信頼性上大きな問題とな
っていた。
ｉとジャンクシ璽ンスパイクをおこしてしまうという欠
点もあった。さらに、このような構造の場合、パッジベ
ージ目ン膜をつけると、コンタクト部のつきまわりが悪
く、１６の如きボイドを生じ、信頼性上大きな問題とな
っていた。
本発明は、このような従来の半導体装置の問題を一掃し
たものであり、方法と効果を実施例をもって説明する。
たものであり、方法と効果を実施例をもって説明する。
第１図の１はシリコン基板、２はＬＯＯＯＳ。
３はゲート膜、４はざリシリコン、５はＭＯ３ｉ、であ
り、６は該電極をマスクとして形成された低濃度拡散層
、７はサイドウオール膜、８は、該サイドウオール膜を
マスクとして形成された高濃度拡散層、９は、該高濃度
拡散層上のみに、選択的に形成されたＴｉＳｉ、層であ
る。１ｏは、層間膜であり、８は、コンタクト孔に、選
択的に埋め込まれたｗ４である。１２は、配線用ＡＬ合
金膜、１５は、バッジベージ曹ン膜であル。
り、６は該電極をマスクとして形成された低濃度拡散層
、７はサイドウオール膜、８は、該サイドウオール膜を
マスクとして形成された高濃度拡散層、９は、該高濃度
拡散層上のみに、選択的に形成されたＴｉＳｉ、層であ
る。１ｏは、層間膜であり、８は、コンタクト孔に、選
択的に埋め込まれたｗ４である。１２は、配線用ＡＬ合
金膜、１５は、バッジベージ曹ン膜であル。
ＷのＴｉＳｉ、上への密層性は非常に良く、Ｔ ｉ Ｓ
ｉ！のくわれや、Ｗのはい上りもない、Ｗでコンタク
ト部をうめている為、ＡＬ金合金コンタクト部でのくび
れもない、結果的にパッシベーシッン膜のボイドやクラ
ックも生じない。さらにＷは、ＡＬとＳ１基板間のバリ
アとなるのでジャンクシ１ンスパイクも、５８０℃でも
生じない。
ｉ！のくわれや、Ｗのはい上りもない、Ｗでコンタク
ト部をうめている為、ＡＬ金合金コンタクト部でのくび
れもない、結果的にパッシベーシッン膜のボイドやクラ
ックも生じない。さらにＷは、ＡＬとＳ１基板間のバリ
アとなるのでジャンクシ１ンスパイクも、５８０℃でも
生じない。
その上、Ｔ ｉ Ｓ ｉ、＝Ｗ＝ＡＬ合金の接触抵抗は
非常に小さいのでトータルのコンタクト抵抗は、Ｗをう
めないのと殆ど変りがない。
非常に小さいのでトータルのコンタクト抵抗は、Ｗをう
めないのと殆ど変りがない。
このように本発明は、従来の半導体装置に比べ、低抵抗
で且つ、信頼性の高い特性を有するものであり、実施例
においては、ＴｉＳｉ、とＷとの組み合わせについて述
べたが、他のシリサイドとメタルとの組合せでも、同等
の効果が得られるものである。
で且つ、信頼性の高い特性を有するものであり、実施例
においては、ＴｉＳｉ、とＷとの組み合わせについて述
べたが、他のシリサイドとメタルとの組合せでも、同等
の効果が得られるものである。
第１図は、本発明の半導体装置の概略断面図。
第２図は、従来の半導体装置の概略断面図を示したもの
である。 １・・・・・・・・・シリコン基板 ２ ・・・・・・・・・ ＬＯＯＯＳ ３・・・・・・・・・ゲート膜 ４・・・・・・・・・ポリシリコン ５・・・・・・・・・ＭＯ３ｉ。 ６・・・・・・・・・低濃度拡散層 ７・・・・・・・・・サイドウオール ８・・・・・・・・・高濃度拡散層 ９・・・・・・・・・Ｔ ｉ Ｓ ｉ。 １０・・・・・・層間絶縁膜 １１・・・・・・Ｗ １２・・・・・・ｋｔ−３ｉ膜 １５・・・・・・パッシベーシッン腺 １４・・・・・・Ｔ ｉ Ｓ ｉ！ １５・・・・・・ＡＬのくびれ １６・・・・・・ボイド 以上 出願人 セイコーエプソン株式会社 第１ｊ呂
である。 １・・・・・・・・・シリコン基板 ２ ・・・・・・・・・ ＬＯＯＯＳ ３・・・・・・・・・ゲート膜 ４・・・・・・・・・ポリシリコン ５・・・・・・・・・ＭＯ３ｉ。 ６・・・・・・・・・低濃度拡散層 ７・・・・・・・・・サイドウオール ８・・・・・・・・・高濃度拡散層 ９・・・・・・・・・Ｔ ｉ Ｓ ｉ。 １０・・・・・・層間絶縁膜 １１・・・・・・Ｗ １２・・・・・・ｋｔ−３ｉ膜 １５・・・・・・パッシベーシッン腺 １４・・・・・・Ｔ ｉ Ｓ ｉ！ １５・・・・・・ＡＬのくびれ １６・・・・・・ボイド 以上 出願人 セイコーエプソン株式会社 第１ｊ呂
Claims (1)
- 拡散層上に、選択的にシリサイド層が形成されており、
コンタクト孔中に、該シリサイド層と接触して、選択的
に高融点金属が形成されていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22770186A JPS6384064A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22770186A JPS6384064A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6384064A true JPS6384064A (ja) | 1988-04-14 |
Family
ID=16864991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22770186A Pending JPS6384064A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6384064A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5194405A (en) * | 1989-07-06 | 1993-03-16 | Sony Corporation | Method of manufacturing a semiconductor device having a silicide layer |
| US5341028A (en) * | 1990-10-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
-
1986
- 1986-09-26 JP JP22770186A patent/JPS6384064A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5194405A (en) * | 1989-07-06 | 1993-03-16 | Sony Corporation | Method of manufacturing a semiconductor device having a silicide layer |
| US5341028A (en) * | 1990-10-09 | 1994-08-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
| US5444282A (en) * | 1990-10-09 | 1995-08-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and a method of manufacturing thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4538344A (en) | Method of forming electrode/wiring layer | |
| TW200539446A (en) | Manufacturing method of semiconductor device | |
| KR970063571A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JPH07130682A (ja) | 半導体装置の製造方法 | |
| JPS6384064A (ja) | 半導体装置 | |
| JPH0257707B2 (ja) | ||
| JPH0562456B2 (ja) | ||
| JPH065545A (ja) | ケイ化耐火金属析出工程および装置 | |
| JPH0770699B2 (ja) | 半導体装置 | |
| JPS60123061A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2908001B2 (ja) | 半導体装置 | |
| JP2761032B2 (ja) | 半導体装置 | |
| JP2765059B2 (ja) | 半導体装置の製造方法 | |
| JPH01125863A (ja) | 半導体装置 | |
| JPH08264651A (ja) | 半導体装置の製造方法 | |
| JP2840675B2 (ja) | 半導体装置の製造方法 | |
| JP3077146B2 (ja) | 半導体装置の製造方法 | |
| JP2556672Y2 (ja) | 半導体装置の接続構造 | |
| JPS63232434A (ja) | 半導体装置 | |
| JPS6276518A (ja) | 半導体装置の製造方法 | |
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPH0777263B2 (ja) | 半導体装置の製造方法 | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPH08236617A (ja) | 半導体装置の製造方法 |