JPS58209144A - 多層配線構造 - Google Patents
多層配線構造Info
- Publication number
- JPS58209144A JPS58209144A JP9258782A JP9258782A JPS58209144A JP S58209144 A JPS58209144 A JP S58209144A JP 9258782 A JP9258782 A JP 9258782A JP 9258782 A JP9258782 A JP 9258782A JP S58209144 A JPS58209144 A JP S58209144A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- poly
- wiring layer
- multilayer wiring
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多層配線構造に関する。
従来の多層配線構造は、第１図に示す如く、絶縁基板１
上に形成された多結晶Ｓ１配線層２上に層間絶縁膜３を
介してコンタクト穴４号通し、多結晶Ｓ１配線層２の平
担な表面の一部とｋｌ配線層５が接触して形成される。
上に形成された多結晶Ｓ１配線層２上に層間絶縁膜３を
介してコンタクト穴４号通し、多結晶Ｓ１配線層２の平
担な表面の一部とｋｌ配線層５が接触して形成される。
しかし、上記従来技術では、例えばコンタクト穴寸法が
２μ惧×２μ鶏の場合、接触抵抗が２５０あったものが
、フンタクト穴寸法が１μ惧×１μ惧となると、コンタ
クト抵抗は１００Ωに迄高くなり、配線抵抗の増大が電
子回路のスイッチング速度の遅延を来たすという欠点が
ある。
２μ惧×２μ鶏の場合、接触抵抗が２５０あったものが
、フンタクト穴寸法が１μ惧×１μ惧となると、コンタ
クト抵抗は１００Ωに迄高くなり、配線抵抗の増大が電
子回路のスイッチング速度の遅延を来たすという欠点が
ある。
本発明はかかる従来技術の欠点をなくし、小面積のフン
タクト部で低抵抗の接触抵抗の多層配線構造を提供する
ことを目的とする。
タクト部で低抵抗の接触抵抗の多層配線構造を提供する
ことを目的とする。
上記目的を達成するための本発明の基本的な構成は、多
層配線構造において、絶縁膜を介して、コンタクト穴を
通し、多結晶シリコン配線層とアルミニウム配線等異種
金属配線層を接続して形成する多層配線において、接続
部分における多結晶シリコン配線等下地配線層の表面が
凹凸状に形成されて成る事を特徴とする。
層配線構造において、絶縁膜を介して、コンタクト穴を
通し、多結晶シリコン配線層とアルミニウム配線等異種
金属配線層を接続して形成する多層配線において、接続
部分における多結晶シリコン配線等下地配線層の表面が
凹凸状に形成されて成る事を特徴とする。
以下、実施例により本発明の詳細な説明する。
第２図は本発明による一実施例であり、絶縁基板１１上
には多結、晶Ｓ１配線層２が形成され、層間絶縁膜１３
を介してコンタクト穴１４を通してＡｔ配線層１５と接
続するに際し、多結晶ａ１層１２のコンタクト穴部１４
の表面はサンド、ブラストするいは化学エツチングより
凹凸状に形成され、接触表面積が増大される。
には多結、晶Ｓ１配線層２が形成され、層間絶縁膜１３
を介してコンタクト穴１４を通してＡｔ配線層１５と接
続するに際し、多結晶ａ１層１２のコンタクト穴部１４
の表面はサンド、ブラストするいは化学エツチングより
凹凸状に形成され、接触表面積が増大される。
第３図は本発明による他の実施例であり、絶縁基板２１
上には多結晶Ｓ１配線層２２が形成され、層間絶縁膜２
３を介してコンタクト穴部２４を通してＡｔ配線層２５
と接続した多層配線を行なうに際し、コンタクト穴部２
４の多結晶Ｓ１表面にホト・エツチングにより図形状凹
凸を形成することによりＡｔ配線層１４と多結晶Ｓ１配
線層１２−のコンタクト部２４での接触面積が増大され
る二第４図は本発明のその他の応用例であり、榊縁基板
３１の表面の一部に凹凸を形成し、その表面に多結晶Ｓ
１配線層３２９層間絶縁膜３３を形成し、基板３１の凹
凸部上に形成された多結晶Ｓ１配線層６２上にコンタク
ト穴部３゛４を形成し、該コンタクト穴部３４を通して
Ａｔ配線層３５をその上に形成することにより、コンタ
クト部の接触面積が増大される。
上には多結晶Ｓ１配線層２２が形成され、層間絶縁膜２
３を介してコンタクト穴部２４を通してＡｔ配線層２５
と接続した多層配線を行なうに際し、コンタクト穴部２
４の多結晶Ｓ１表面にホト・エツチングにより図形状凹
凸を形成することによりＡｔ配線層１４と多結晶Ｓ１配
線層１２−のコンタクト部２４での接触面積が増大され
る二第４図は本発明のその他の応用例であり、榊縁基板
３１の表面の一部に凹凸を形成し、その表面に多結晶Ｓ
１配線層３２９層間絶縁膜３３を形成し、基板３１の凹
凸部上に形成された多結晶Ｓ１配線層６２上にコンタク
ト穴部３゛４を形成し、該コンタクト穴部３４を通して
Ａｔ配線層３５をその上に形成することにより、コンタ
クト部の接触面積が増大される。
この様に多層配線のコンタクト部の下地配線層表面に凹
凸を形成して多層配線を結線することにより、結線部の
接触表面積が小さな開口面積で増大させることができ、
電子回路の大集積化と、高速化が兼ね合わせて計れる効
果がある。
凸を形成して多層配線を結線することにより、結線部の
接触表面積が小さな開口面積で増大させることができ、
電子回路の大集積化と、高速化が兼ね合わせて計れる効
果がある。
本発明は多結晶Ｓ１とＡｔの多層配線のみならず、異種
導電材料の多層配線に適用できる。
導電材料の多層配線に適用できる。
又、本発明は絶縁基板上の多層配線のみならず半導体基
板上の多層配線にも適用できる。
板上の多層配線にも適用できる。
第１図は従来技術による多層配線構造、第２図乃至第４
図は本発明による多層配線構造の断面図を示す。 １．１１，２１．３１・・・・・・基 板、 ２．−
１２．２２．３２・・・・・・下層配線層３．１３，２
３，３３・・・・・・層間絶縁膜４．１４，２４．呂４
・・・・・・コンタクト部５ 、１５ 、２，５．．３
５・・・・・・上層配線層し 「 二５４Ｖコ 匂 ／− ／ ／３
図は本発明による多層配線構造の断面図を示す。 １．１１，２１．３１・・・・・・基 板、 ２．−
１２．２２．３２・・・・・・下層配線層３．１３，２
３，３３・・・・・・層間絶縁膜４．１４，２４．呂４
・・・・・・コンタクト部５ 、１５ 、２，５．．３
５・・・・・・上層配線層し 「 二５４Ｖコ 匂 ／− ／ ／３
Claims (1)
- 絶縁膜を介して、コンタクト穴を通し、多結晶シリコン
配線層とアルミニウム配線層等異種金属配線層を接続し
て形成する多層配線において、接続部における多結晶シ
リコン配線層等下地配線層の表面が凹凸状に形成されて
成る事を特徴とする多層配線構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258782A JPS58209144A (ja) | 1982-05-31 | 1982-05-31 | 多層配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9258782A JPS58209144A (ja) | 1982-05-31 | 1982-05-31 | 多層配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58209144A true JPS58209144A (ja) | 1983-12-06 |
Family
ID=14058569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9258782A Pending JPS58209144A (ja) | 1982-05-31 | 1982-05-31 | 多層配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58209144A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173959A (en) * | 1981-04-21 | 1982-10-26 | Nippon Telegr & Teleph Corp <Ntt> | Connecting method of electrode or wiring layer to semiconductor or conductor layer in semiconductor device |
-
1982
- 1982-05-31 JP JP9258782A patent/JPS58209144A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57173959A (en) * | 1981-04-21 | 1982-10-26 | Nippon Telegr & Teleph Corp <Ntt> | Connecting method of electrode or wiring layer to semiconductor or conductor layer in semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| US20010006846A1 (en) | Method and structure for bonding layers in a semiconductor device | |
| JPH04174541A (ja) | 半導体集積回路及びその製造方法 | |
| JPS6248892B2 (ja) | ||
| JPS58209144A (ja) | 多層配線構造 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPH07161722A (ja) | 半導体装置のパッド構造 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JP2538245Y2 (ja) | 半導体装置 | |
| JP3331756B2 (ja) | 配線形成法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS59208856A (ja) | 多層配線 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPH03209823A (ja) | 樹脂封止型半導体装置 | |
| JPH01255235A (ja) | 半導体装置 | |
| JPH0434955A (ja) | 集積回路装置 | |
| JPS62241372A (ja) | 半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPS63232434A (ja) | 半導体装置 | |
| JPH0467656A (ja) | 半導体装置 |