JPS6343895B2 - - Google Patents

Info

Publication number
JPS6343895B2
JPS6343895B2 JP57096032A JP9603282A JPS6343895B2 JP S6343895 B2 JPS6343895 B2 JP S6343895B2 JP 57096032 A JP57096032 A JP 57096032A JP 9603282 A JP9603282 A JP 9603282A JP S6343895 B2 JPS6343895 B2 JP S6343895B2
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
connection hole
layer
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57096032A
Other languages
English (en)
Other versions
JPS58213450A (ja
Inventor
Yukihiro Ushiku
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14154079&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS6343895(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP57096032A priority Critical patent/JPS58213450A/ja
Priority to US06/482,783 priority patent/US4587549A/en
Priority to EP83301992A priority patent/EP0096455B2/en
Priority to DE8383301992T priority patent/DE3377312D1/de
Publication of JPS58213450A publication Critical patent/JPS58213450A/ja
Publication of JPS6343895B2 publication Critical patent/JPS6343895B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、半導体装置の多層配線構造の改良、
特に接続孔パターンの改良に関する。
〔発明の技術的背景とその問題点〕
近年の半導体製造技術の向上は目覚しく、特に
多層配線技術においては、２層から３層、更に４
層以上の多層配線構造が実現されるに至つてい
る。しかし、一方では配線層の増加に伴い半導体
表面の段差形状が益々複雑化しており、断線を含
む配線特性の劣化や信頼性の低下等の問題が表面
化している。特に、所望の配線層間を接続するた
めの接続孔に関しては、従来出来るだけ大きく開
孔するのが一般的であり、かつ有利であると考え
られていたが、このような接続孔では以下に述べ
るような不都合があつた。
第１図は従来の多層配線構造を示す平面図で、
第２図は第１図の矢視Ａ―Ａ断面を示す図であ
る。図中１は半導体基板で、この基板１の表面に
は拡散層からなる第１の配線層２が形成されてい
る。半導体基板１上には第１の絶縁層３が設けら
れ、この絶縁層３の上記配線層２上には接続孔４
が開孔されている。絶縁層３上にはAl膜からな
る第２の配線層５が設けられており、この配線層
５は接続孔４を介して第１の配線層２と接続され
るものとなつている。ここで、接続孔４は上記各
配線層２，５間の接続を確実にするため配線層
２，５の重畳する領域で比較的大きく、かつ第２
の配線層５の長さ方向に長く形成されている。ま
た、絶縁層３および第２の配線層５上には第２の
絶縁層６を介してAl膜からなる第３の配線層７
が設けられている。なお、この第３の配線層７は
第２の配線層５と交差する関係に形成され、かつ
前記接続孔４上を通過するものとなつている。
このような構成では、第３の配線層７は、第２
図からも判るように接続孔４上において、第１の
絶縁層３の表面形状に起因する第２の絶縁層６の
段差により、絶縁層６への被覆性が悪くなり、段
差部においてその膜厚が極めて薄くなる。このた
め、第３の配線層７の断切れや配線抵抗増大等の
配線特性の劣化を招き、またマイグレーシヨン等
による信頼性低下を招くと言う問題があつた。
なお、上述した問題は第３の配線層７の幅より
も接続孔４の長手方向の方が長く、配線層７が接
続孔４にて完全に横切られるために生じるもので
あり、これを避けるためには接続孔４を配線層７
の幅より短く形成すればよい。しかしながら、こ
の場合接続孔４の面積が狭くなり、第１の配線層
２と第２の配線層５との接続が不確実となり好ま
しくない。
〔発明の目的〕
本発明の目的は、配線層が接続孔上の段差を通
過することに起因する該配線層の断切れや抵抗増
大化等を未然に防止することができ、配線特性お
よび信頼性の向上をはかり得る半導体装置の多層
配線構造を提供することにある。
〔発明の概要〕
本発明の骨子は、接続孔を複数に分割すること
により配線層の一部が段差のない領域を通過でき
るようにしたことにある。
すなわち、本発明は半導体基板上に配線層と絶
縁層とを交互に積層し、絶縁層に設けられた接続
孔を通して所定の配線層間を接続してなる半導体
装置の多層配線構造において、前記接続孔を少な
くとも該接続孔を通して接続される配線層より上
層側の配線層が通過する領域で複数に分割したこ
とを特徴とする。
〔発明の効果〕
本発明によれば、接続孔の上を通る上層側の配
線層が通過する領域で接続孔を複数に分割したこ
とにより、接続孔上の段差を横切らせていた配線
層の一部を段差のない領域（分割された接続孔と
接続孔との間の領域）を通過させることが可能と
なる。このため、該配線層の断切れや抵抗増大化
等を未然に防止することができる。一方、接続孔
を介する配線層間の接続特性は、接続孔の面積の
みならず周囲長に依存する。本発明の場合、接続
孔を分割しているのでその面積は狭くなるが、周
囲長が増大することになる。このため、接続孔を
小分割することによる接続特性の劣化は殆んど問
題とならない。また、接続孔を分割することによ
るパターンの追加やパターン面積の増大等を招く
ことがなく、さらに接続孔パターンの分割である
のでプロセスの変更も伴わない。したがつて、レ
イアウトやプロセス等の変更なしに、配線特性お
よび信頼性の向上をはかることができ、半導体技
術分野への有用性は極めて大きい。
〔発明の実施例〕 第３図は本発明の一実施例に係わる多層配線構
造を示す平面図である。なお、第１図と同一部分
には同一符号を付して、その詳しい説明は省略す
る。この実施例が先に説明した従来例と異なる点
は、前記接続孔４の代りに複数の接続孔を形成し
たことである。すなわち、前記第１の絶縁層３に
は、前記第２の配線層５の長さ方向に沿つて４個
の接続小孔８ａ，８ｂ，８ｃ，８ｄが直線状に配
列形成されている。ここで、本実施例においては
接続孔によつて接続される第１の配線層２と第２
の配線層より上層側にある第３の配線層７が通過
する領域で、接続孔が８ｂ，８ｃに分割されてい
ることが重要である。
このような構成であれば、第３の配線層７の一
部を段差のない領域を通過させることができる。
すなわち、第３図の孔８Ｃを通る矢視Ｂ―Ｂ断面
では前記第２図に示す如く、第３の配線層７は段
差を横切ることになるが、第３図の孔８ｂと８ｃ
との間を通る矢視Ｃ―Ｃ断面で第４図に示す如く
段差のない領域を横切ることになる。したがつ
て、段差部での段切れや膜厚減少等に起因する第
３の配線層７の断線や抵抗増大化を防止でき、配
線特性および信頼性の向上をはかることができ
る。
なお、本発明は上述した実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。例えば、前記接
続孔の分割数は４個に限るものではなく、適宜変
更できるのは勿論のことである。また、配線層の
数も３層に限るものではなく、４層以上であつて
もよいのは勿論のことである。
【図面の簡単な説明】
第１図は従来の半導体装置の多層配線構造を示
す平面図、第２図は第１図の矢視Ａ―Ａ断面図、
第３図は本発明の一実施例に係わる多層配線構造
を示す平面図、第４図は第３図の矢視Ｃ―Ｃ断面
図である。 １……半導体基板、２……第１の配線層、３…
…第１の絶縁層、４……接続孔、５……第２の配
線層、６……第２の絶縁層、７……第３の配線
層、８ａ，８ｂ，８ｃ……接続小孔。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体基板上に配線層と絶縁層とを交互に積
    層し、絶縁層に設けられた接続孔を通して所定の
    配線層間を接続してなる半導体装置の多層配線構
    造において、前記接続孔を少なくとも該接続孔を
    通して接続される配線層より上層側の配線層が通
    過する領域で複数に分割したことを特徴とする半
    導体装置の多層配線構造。
JP57096032A 1982-06-04 1982-06-04 半導体装置の多層配線構造 Granted JPS58213450A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57096032A JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造
US06/482,783 US4587549A (en) 1982-06-04 1983-04-07 Multilayer interconnection structure for semiconductor device
EP83301992A EP0096455B2 (en) 1982-06-04 1983-04-08 Multilayer interconnection structure for semiconductor device
DE8383301992T DE3377312D1 (en) 1982-06-04 1983-04-08 Multilayer interconnection structure for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57096032A JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP1198338A Division JPH0624220B2 (ja) 1989-07-31 1989-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JPS58213450A JPS58213450A (ja) 1983-12-12
JPS6343895B2 true JPS6343895B2 (ja) 1988-09-01

Family

ID=14154079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57096032A Granted JPS58213450A (ja) 1982-06-04 1982-06-04 半導体装置の多層配線構造

Country Status (4)

Country Link
US (1) US4587549A (ja)
EP (1) EP0096455B2 (ja)
JP (1) JPS58213450A (ja)
DE (1) DE3377312D1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60206164A (ja) * 1984-03-30 1985-10-17 Toshiba Corp 半導体メモリ装置
JPS60211866A (ja) * 1984-04-05 1985-10-24 Mitsubishi Electric Corp 半導体集積回路
JPS6276640A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 半導体集積回路装置
JPS62274659A (ja) * 1986-05-22 1987-11-28 Mitsubishi Electric Corp 半導体装置
DE3641299A1 (de) * 1986-12-03 1988-06-16 Philips Patentverwaltung Integrierte halbleiter-schaltung mit mehrlagenverdrahtung
US5032890A (en) * 1988-01-30 1991-07-16 Kabushiki Kaisha Toshiba Semiconductor integrated circuit with dummy patterns
DE68922767T2 (de) * 1988-03-18 1995-09-28 Fujitsu Ltd Verbindungsstruktur zum Verbinden von Leitern in einem elektronischen Apparat.
JP3238395B2 (ja) * 1990-09-28 2001-12-10 株式会社東芝 半導体集積回路
US5466961A (en) 1991-04-23 1995-11-14 Canon Kabushiki Kaisha Semiconductor device and method of manufacturing the same
US5185652A (en) * 1991-05-28 1993-02-09 Ncr Corporation Electrical connection between buses on a semiconductor integrated circuit
GB2276491A (en) * 1993-03-26 1994-09-28 Lucas Ind Plc Multilayered connections for intergrated circuits
DE4328474C2 (de) * 1993-08-24 1996-09-12 Gold Star Electronics Mehrschichtverbindungsstruktur für eine Halbleitereinrichtung
US6251773B1 (en) 1999-12-28 2001-06-26 International Business Machines Corporation Method of designing and structure for visual and electrical test of semiconductor devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828185A (ja) * 1971-08-18 1973-04-13
JPS50141975A (ja) * 1974-05-01 1975-11-15
JPS5183740A (ja) * 1974-12-19 1976-07-22 Ibm
JPS5255379A (en) * 1975-10-31 1977-05-06 Toshiba Corp Semiconductor device
JPS53105991A (en) * 1977-02-28 1978-09-14 Oki Electric Ind Co Ltd Mamufacture of semiconductor device
JPS5726454A (en) * 1980-07-24 1982-02-12 Nec Corp Integrated circuit device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3436611A (en) * 1965-01-25 1969-04-01 Texas Instruments Inc Insulation structure for crossover leads in integrated circuitry
US3436616A (en) * 1967-02-07 1969-04-01 Motorola Inc Ohmic contact consisting of a bilayer of gold and molybdenum over an alloyed region of aluminum-silicon
JPS584819B2 (ja) * 1975-08-28 1983-01-27 株式会社東芝 ハンドウタイソウチ
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
JPS5279679A (en) * 1975-12-26 1977-07-04 Toshiba Corp Semiconductor memory device
JPS55132055A (en) * 1979-03-30 1980-10-14 Nec Corp Mos integrated circuit
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
EP0154685B1 (en) * 1980-01-25 1990-04-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US4260436A (en) * 1980-02-19 1981-04-07 Harris Corporation Fabrication of moat resistor ram cell utilizing polycrystalline deposition and etching
DE3114679A1 (de) * 1980-04-11 1982-01-14 Hitachi, Ltd., Tokyo Integrierte schaltung mit mehrschichtenverbindungen
JPS5773940A (en) * 1980-10-28 1982-05-08 Toshiba Corp Levelling method of insulation layer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4828185A (ja) * 1971-08-18 1973-04-13
JPS50141975A (ja) * 1974-05-01 1975-11-15
JPS5183740A (ja) * 1974-12-19 1976-07-22 Ibm
US3986173A (en) * 1974-12-19 1976-10-12 International Business Machines Corporation Memory circuit
JPS5255379A (en) * 1975-10-31 1977-05-06 Toshiba Corp Semiconductor device
JPS53105991A (en) * 1977-02-28 1978-09-14 Oki Electric Ind Co Ltd Mamufacture of semiconductor device
JPS5726454A (en) * 1980-07-24 1982-02-12 Nec Corp Integrated circuit device

Also Published As

Publication number Publication date
US4587549A (en) 1986-05-06
DE3377312D1 (en) 1988-08-11
EP0096455A2 (en) 1983-12-21
EP0096455B1 (en) 1988-07-06
JPS58213450A (ja) 1983-12-12
EP0096455B2 (en) 1992-03-18
EP0096455A3 (en) 1985-08-07

Similar Documents

Publication Publication Date Title
US4825276A (en) Integrated circuit semiconductor device having improved wiring structure
JPS6343895B2 (ja)
JPH11340320A (ja) 半導体装置
US5955788A (en) Semiconductor device having multilevel wiring with improved planarity
KR100541127B1 (ko) 워드선 및 비트선의 경사에 의한 악영향이 없는 반도체 장치
JPH0693480B2 (ja) 半導体集積回路装置
JP2693750B2 (ja) 半導体装置
JPH0277139A (ja) 半導体装置
KR910005379A (ko) 반도체집적회로장치 및 그 제조방법
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JPH06283608A (ja) 半導体装置
JP2003131258A (ja) 液晶表示装置
JPH02184035A (ja) 半導体装置
JPH0492428A (ja) 半導体装置及びその製造方法
JPS58124260A (ja) 配線基板
KR100200716B1 (ko) 반도체 장치의 제조 방법
JPH03120848A (ja) 半導体集積回路
KR0140683B1 (ko) 반도체 소자의 배선구조
JPS6173347A (ja) 半導体装置
JPH03278560A (ja) 半導体装置
JPH0223674A (ja) 配線の接続方法
JPH07122632A (ja) 半導体装置
JPS61274358A (ja) ダイナミツク型メモリ
JPS61121347A (ja) 半導体装置の製造方法
JPH0521426A (ja) 半導体集積回路