KR910005379A - 반도체집적회로장치 및 그 제조방법 - Google Patents

반도체집적회로장치 및 그 제조방법 Download PDF

Info

Publication number
KR910005379A
KR910005379A KR1019900012657A KR900012657A KR910005379A KR 910005379 A KR910005379 A KR 910005379A KR 1019900012657 A KR1019900012657 A KR 1019900012657A KR 900012657 A KR900012657 A KR 900012657A KR 910005379 A KR910005379 A KR 910005379A
Authority
KR
South Korea
Prior art keywords
wiring
integrated circuit
circuit device
semiconductor integrated
dog
Prior art date
Application number
KR1019900012657A
Other languages
English (en)
Inventor
가오루 오가야
Original Assignee
미다 가쓰시게
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR910005379A publication Critical patent/KR910005379A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

반도체 집적회로장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1의 실시예인 반도체집적회로장치의 평면도,
제3도 A,C는 본 발명의 반도체집적회로장치에 형성된 배선의 주요부확대평면도,
제3도 B는 제3도 A의 제1의 배선층을 도시한 도면,
제4도는 A,B는 본 발명의 반도체집적회로장치의 형성 방법을 도시한 처리흐르도.

Claims (24)

  1. 반도체기판위에 다층배선층을 갖는 반도체집적 회로장치에 있어서, 다른 배선층 사이를 접속하는 접속구멍부에 도그본부를 갖는 배선을 포함하고, 상기 도그본부는 모서리부가 깍아내어진 형상으로 되어 있는 반도체집적 회로장치.
  2. 특히 청구의 범위 제1항에 있어서, 동일 배선층에 형성된 서로 인접하는 상기 배선에 있어서, 도그본부에 인접하는 배선부분을 도그본부에서 부터 이간하는 방향으로 오목하게 하고, 상기 배선부분의 폭을 오목하게 하지 않는 부분의 폭보다 좁은 한 반도체 집적회로장치.
  3. 특허 청구의 범위 제2항에 있어서, 상기 오목한게 한 배선부분의 모서리부는 깍아내어져 있는 반도체집적 회로장치.
  4. 특허 청구의 범위 제1항에 있어서, 상기 도그본부는 사각형상의 모서리부분의 깍아내어진 형상으로 되어 있는 반도체집적 회로장치.
  5. 특허 청구 범위 제4항에 있어서, 상기 도그본부는 8각형상인 반도체집적 회로장치.
  6. 특허 청구의 범위 제5항에 있어서, 상기 다층배선층은 층간절연막을 거쳐서 서로 수직방향으로 연장하는 배선층으로 형성되어 있는 반도체집적 회로장치.
  7. 특허 청구의 범위 제6항에 있어서, 상기 배선은 게이트어레이방식을 채용하고 있는 반도체집적 회로장치의 신호배선인 반도체집적 회로장치.
  8. 게이트어레이방식을 채용하는 반도체집적 회로장치에 있어서, 반도체기판, 상기 반도체기판위의 제1의 절연막, 상기 제1의 절연막위에 위치한 제1의 배선을 갖는 제1의 배선층, 상기 제1의 배선층위에 위치하고 스루홀을 갖는 층간 절연막, 접속부에서 상기 스루홀을 통하여 상기 제1의 배선과 결합되고, 상기 층간절연막위에 위치하는 제2의 배선을 갖는 제2의 배선층을 포함하고, 상기 제1의 배선은 상기 접속부에서 도그본부를 갖고, 상기 도그본부는 사각형의 모서리부가 깍아내어진 형상을 하고 있는 반도체집적 회로장치.
  9. 특허청구의 범위 제8항에 있어서, 상기 서로 인접하는 제1의 배선에서 도그본부에 인접하는 배선부분을 도그본부에서 부터 이간하는 방향으로 오목하게 해서 상기 배선부분의 폭을 오목하게 하지 않는 부분의 폭보다 좁게한 반도체집적 회로장치.
  10. 특허청구의 범위 제9항에 있어서, 상기 오목하게 한 배선부분의 모서리부는 깍아내어져 있는 반도체집적 회로장치.
  11. 특허청구의 범위 제10항에 있어서, 상기 도그본부는 8각형상인 반도체집적 회로장치.
  12. 특허청구의 범위 제11항에 있어서, 상기 제1의 배선은 제1의 방향으로 연장하고 있고, 상기 제2의 배선은 제1의 방향과 수직인 제2의 방향으로 연장하고 있는 반도체집적 회로장치.
  13. 특허청구의 범위 제12항에 있어서, 상기 제2의 배선 사이의 채널간격은 제1의 배선 사이의 채널간격과 동등한 반도체집적 회로장치.
  14. 특허청구의 범위 제12항에 있어서, 상기 제1의 배선층, 제2의 배선층은 금속배선층인 반도체집적 회로장치.
  15. 자동배치배선시스템으로 게이트어레이방식을 채용하는 반도체집적회로장치의 제조방법에 있어서, 결선정보에 따라서 배선패턴을 배치하는 스텝, 도그본부에 인접하는 배선패턴의 일부를 오목하게 하는 정보를 구비한 스루홀셀을 배치하는 스텝을 포함하는 반도체집적 회로장치의 제조방법.
  16. 특허청구의 범의 제15항에 있어서, 상기 스루홀셀은 8각형상인 반도체집적 회로장치의 제조방법.
  17. 특허청구의 범위 제16항에 있어서, 상기 스루홀셀의 오목하게 하는 정보는 인접하는 배선 패턴에 접속되어 있는 도그본부에는 적용되지 않는 반도체집적 회로장치의 제조방법.
  18. 특허청구의 범위 제15항에 있어서, 상기 배선패턴을 금속배선용 배선패턴인 반도체집적 회로장치의 제조방법.
  19. 특허청구의 범위 제15항에 있어서, 상기 스루홀셀은, 또 도그본부를 형성하는 정보를 구비하고 있는 반도체집적 회로장치의 제조방법.
  20. 특허청구의 범위 제15항에 있어서, 상기 도그본부는 8각형상인 반도체집적 회로장치의 제조방법.
  21. 자동배치배선시스템으로 게이트어레이방식을 채용하는 반도체집적 회로장치의 제조방법에 있어서, 결선정보에 따라서 제1의 배선패턴을 작성하는 스텝, 상기 제1의 배선패턴에 부가부를 부가하는 정보를 구비한 제2의 배선패턴을 작성하는 스탭, 도그본부에 인접하는 제2배선패턴의 일부를 삭제하는 정보를 구비한 스루홀셀을, 상기 제2의 배선패턴에 배치하여 제3의 배선패턴을 작성하는 스텝, 상기 제1의 배선패턴에 상기 제3의 배선패턴을 합성하여 배선패턴데이타를 작성하는 스텝을 포함하는 반도체집적 회로장치의 제조방법.
  22. 특허청구의 범위 제21항에 있어서, 상기 스루홀셀은 8각형상인 반도체집적 회로장치의 제조방법.
  23. 특허청구의 범위 제22항에 있어서, 상기 도그본부는 8각형상인 반도체집적 회로장치의 제조방법.
  24. 특허청구의 범위 제23항에 있어서, 상기 배선패턴데이타는 금속 배선용 배선패턴데이타인 반도체집적 회로장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012657A 1989-08-22 1990-08-17 반도체집적회로장치 및 그 제조방법 KR910005379A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-215545 1989-08-22
JP1215545A JPH0379059A (ja) 1989-08-22 1989-08-22 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR910005379A true KR910005379A (ko) 1991-03-30

Family

ID=16674204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012657A KR910005379A (ko) 1989-08-22 1990-08-17 반도체집적회로장치 및 그 제조방법

Country Status (3)

Country Link
EP (1) EP0414412A3 (ko)
JP (1) JPH0379059A (ko)
KR (1) KR910005379A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03154341A (ja) 1989-11-10 1991-07-02 Toshiba Corp 半導体装置
DE4115909C1 (ko) * 1991-05-15 1992-11-12 Siemens Ag, 8000 Muenchen, De
JPH05218021A (ja) * 1991-11-07 1993-08-27 Samsung Electron Co Ltd 半導体装置
KR970004922B1 (ko) * 1993-07-27 1997-04-08 삼성전자 주식회사 고집적 반도체 배선구조 및 그 제조방법
JP4952196B2 (ja) * 2005-12-07 2012-06-13 パナソニック株式会社 熱交換器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636166A (en) * 1979-08-31 1981-04-09 Toshiba Corp Nonvolatile semiconductor memory
JPH07112064B2 (ja) * 1986-02-10 1995-11-29 株式会社東芝 絶縁ゲート電界効果型トランジスタ

Also Published As

Publication number Publication date
EP0414412A2 (en) 1991-02-27
EP0414412A3 (en) 1991-11-21
JPH0379059A (ja) 1991-04-04

Similar Documents

Publication Publication Date Title
US4197555A (en) Semiconductor device
KR900007085A (ko) 반도체집적회로장치 및 그 제조방법
KR980005659A (ko) 반도체 장치 및 그 제조방법
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
US5539227A (en) Multi-layer wiring
US4631705A (en) Semiconductor integrated circuit memory device
KR950004532A (ko) 고집적 반도체 배선구조 및 그 제조방법
KR910005379A (ko) 반도체집적회로장치 및 그 제조방법
JPS6343895B2 (ko)
US4943841A (en) Wiring structure for semiconductor integrated circuit device
KR910007900B1 (ko) 반도체 집적회로장치
JPH0661230A (ja) 半導体集積回路装置
US6855967B2 (en) Utilization of MACRO power routing area for buffer insertion
JPH08213466A (ja) 半導体集積回路
JPS60105251A (ja) 半導体集積回路
JPH0475665B2 (ko)
JPH02184035A (ja) 半導体装置
KR920006852B1 (ko) n(n≥3)층의 배선층을 가지는 반도체 장치
JP3435317B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0719778B2 (ja) 半導体集積回路装置
JPH05259159A (ja) 半導体集積回路装置内の配線形状
KR930020639A (ko) 반도체 장치 및 그 제조방법
JPH09283617A (ja) 半導体装置およびその製造方法
JPH04342137A (ja) 半導体集積回路装置
JPS61174746A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid