DE3311186A1

DE3311186A1 - Halbleiterspeicher

Info

Publication number: DE3311186A1
Application number: DE3311186A
Authority: DE
Inventors: William H Herndon; Jonathan J Stinehelfer
Original assignee: Fairchild Camera and Instrument Corp
Current assignee: Fairchild Semiconductor Corp
Priority date: 1982-03-29
Filing date: 1983-03-26
Publication date: 1983-10-06
Also published as: JPS58177592A; US4488263A; JPH0310197B2; GB2117592A; FR2524189A1; FR2524189B1; GB2117592B; GB8308501D0

Description

Halbleiterspeicher

Die Erfindung betrifft einen mikroelektronischen Speicher und insbesondere einen Schaltkreis zum Entladen der Zellen eines derartigen Speichers ohne Benutzung der Wortzeile.

Die Größe von Halbleiterspeichern hat sich beträchtlich vergrößert. Halbleiterspeicher, die mehr als 4ooo Bits (4K) oder 8000 Bits (8 K) Speichern, sind heutzutage in großem Umfang erhältlich. Anordnungen dieser Größe sind klein genug, so daß physikalische Grenzen bezüglich des Materials, aus dem sie hergestellt sind, nicht ereicht werden. Eine Diskussion von mikroelektronischen Speichern findet sich in 'Scientific American", September 1977, Seiten 135 bis 139.

Die nunmehrige Einführung von mikroelektronischen Speichern mit 16 K, 64 K oder mehr führte jedoch zu verschiedenen Problemen. Hierunter findet sich das Phänomen der Elektromigration oder Metallmigration entlang Leitern und der Speicherzellenstromsättigung.

In den meisten Speichern mit 16 K oder mehr sind die Speicherzellen in Reihen (Wortzeilen) und Spalten (Bitzeilen) angeordnet.

Jede Reihe besitzt einen Wortzeilenleiter, an den jede Speicherzelle dieser Reihe angeschlossen ist. Wegen der großen Anzahl der Speicherzellen auf jeder Wortzeile in derartigen Speichern sind die Wortzeilenleiter relativ lang. Um die Packungsdicke des Speicherfeldes und sämtlicher diesem zugeordneter Schaltkreise auf einem Siliciumchip zu vergrößern, muß die Dicke aller Leiter einschließlich der Wortzeilenleiter minimal werden.

Metallmigration tritt auf, wenn ein metallischer Leiter, etwa ein Wortzeilenleiter, in einem mikroelektronischen Speicher ein hohes Verhältnis von Stromfluß zur Querschnittsfläche aufweist, in großen

V-

Speicherfeldern wird eine relativ große Strommenge benötigt, um alle Zel'len auf einer Zeile zu betätigen. Da der Wortzeilenleiter eine Querschnittsfläche von nur wenigen Quadrat-μ haben kann, kann ein Strom von nur wenigen nA, der entlang des Wortzeilenleiters fließt, Metal!migration bewirken. Metal!migration entlang der Leiter führt zu einer Degradation und einer eventuellen Zerstörung des Leiters. Das Problem der Speicherzellenstromsättigung führt zu einer anderen Schwierigkeit in der Entwicklung der Technologie von mikroelektronischen Speichern von 16 K oder mehr. Die Anwesenheit eines größeren Stroms auf einer ausgewählten Wortzeile sättigt die individuellen Speicherzellen und läßt ihre Ansprechzeit beträchtlich absinken. Es ist nicht ungewöhnlich für Speicherzellen, daß diese zehnmal langsamer ansprechen, wenn sie gesättigt sind, im Vergleich zur Abwesenheit der Speicherzellenstromsättigung.

In großen mikroelektronischen Speicherfeldern wird die Metallmigration und die ZeIlenstromsättigung häufig durch bestimmte Verwendungen verschlimmert. Ein Computersystem mit mikroelektronischen Speichern kann gelegentlich abgeschaltet werden. Im normalen Betrieb werden die Wortzeilen des Speichers sehr schnell abgefragt, so daß die großen Ströme nur für einen Bruchteil einer Sekunde vorhanden sind. Wenn die Maschine abgeschaltet wird, werden die Wortzeilen nicht langer ab gefragt, und eine bestimmte Wortzeile kann für mehrere Stunden strombeaufschlagt bleiben. Es ist möglich, eine beträchtliche Beschädigung des mikroelektronischen Speichers hervorzurufen, indem man einen großen Stromfluß über einen größeren Zeitraum auf eine einzelne Wortzeile einwirken läßt.

Die vorliegende Erfindung liefert eine Lösung für die Probleme der Metallmigration längs schmaler Wortzeilenleiter und der Speicherzel lenstromsättigung in großen mikroelektronischen Speicherfeldern.

Erfindungsgemäß ist ein Widerstand für jede Wortzeile vorgesehen, der einen ersten Anschluß besitzt, der mit dem oberen Wortzeilenleiter verbunden ist. Eine Diode ist in Reihe mit dem Widerstand zwischen einem zweiten Widerstandsanschluß und einer Wortzeilenentladungsstromsenke geschaltet. Wenn eine Wortzeile ausgewählt wird, wird Strom, der von einer Stromquelle durch einen Wortzeilentreiber zugeführt wird, von der oberen Wortzeile und den Wortzeilenspeicherzellen zu der Wortzeilenentladungsstromsenke umgeleitet.

Bei einer weiteren Ausführungsform der Erfindung ist ein Transistor vorgesehen, dessen Basis mit dem oberen Wortzeilen leiter verbunden ist. Ein Widerstand ist in Reihe mit dem Emitter des Transistors und der Wortzeilenentladungsstromsenke geschaltet. Eine Diode ist zwischen dem unteren Wortzeilenleiter und der Wortzeilenentladungsstromsenke geschaltet.

Bei einer bevorzugten Ausführungsform ist die physikalische Stelle des Wortzeilenentladungsstrombypasses auf dem Wortzeilentreiberende der Wortzeile ein wesentlicher Faktor in der Bypassführung des Stroms von dem oberen Wortzeilenleiter und den Wortzeilenspeicherzellen zu der Wortzeilenentladungsstromsenke.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Ansprüchen zu entnehmen.

Die Erfindung wird nachstehend anhand der in den beigefügten Abbildungen dargestellten Ausführungsbeispiele näher erläutert.

Fig. 1 zeigt ein partielles, schematisches Diagramm eines

Speichers bekannter Art, Fig. 2 zeigt ein partielles, schematisches Diagramm einer ersten Ausführungsform eines Speichers der Erfindungs, Fig. 3 zeigt ein partielles, schematisches Diagramm einer

zweiten Ausführungsform gemäß der Erfindung, Fig. 4 zeigt ein Diagramm der Stromwerte von zwei benachbarten Wortzeilen während der Wortzeilenwahl. Bei dem in Fig. 1 dargestellten mikroelektronischen Speicher bekannter Art ist zu irgendeiner gegebenen Zeit eine der Vielzahl der Wortzeilen ausgewählt. Eine bestimmte Wortzeile ist ausgewählt, wenn eine Adresse für die Wortzeile durch den zugehörigen Speicherschaltkreis (nicht dargestellt) dekodiert wird; ein Worttreibertransistor (Q3o, Q4o), der jeder Wortzeile zugeordnet ist, führt dann mehr Strom, der durch eine Wortzeilenentladungsstromquelle 41 geliefert wird, indem seine Basis verstärkt vorgespannt wird als Ergebnis des' verminderten Spannungsabfalls über einen Basiswiderstand Rio, R11. Die ausgewählte Wortzeile wird positiver als die anderen Wortzeilen gemacht und kann durch einen Mikroprozessor oder eine andere derartige Hardware-Einrichtung (nicht dargestellt) zugänglich gemacht werden. Speicherzellen 2o, 21, 3o, 31 werden durch Reservestromquelle 4o, 41 in einem Speicherzustand gehalten, wenn sie nicht ausgewählt sind.

- X-

ßei bekannten Speichern fließt der gesamte Reserve- und Wortzeilenentladungsstrom 41 durch alle Zellen in der ausgewählten WortzeiIe.

Wenn der ausgewählte Wortzeilentreiber (in diesem Beispiel Q3o) vom ausgewählten in den nicht ausgewählten Zustand geändert wird, dient der Wortzeilenentladungsstrom dazu, die Speicherzelle von parasitären Kapazitäten zu entladen, bis die Spannung an der Anode der Diode D3o negativer als die-Spannung an der Anode der Diode 4o ist. In diesem Punkt ändert die Diode D3o ihre zugeordnete Wortzeile vom ausgewählten in den nicht ausgewählten Zustand; die Diode D4o ändert ihre zugeordnete Wortzeile von dem nicht ausgewählten in den ausgewählten Zustand.

Eine parasitäre Speicherzellenkapazität wird hauptsächlich von der Kollektorsubstratkapazität 23 und 27 der beiden Transistoren 28 und 29 in der Speicherzelle 2o oder kreuzgekoppelte Speicherverriegelung gebildet. Die Kapazität wird am besten durch die Emitter der Transistoren in dem kreuzgekoppelten Verriegelungskreis entladen. Der Verriegelungskreis umfaßt Dioden 22 und 26 sowie Widerstände 24 und 25.

In Fig. 1 stelltder Pfeil I. den Strompfad für den Reserve- und Entladungsstrom dar. Der volle Reserve- und Entladungsstrom fließt längs des oberen Wortzeilenleiters 5o und durch alle Speicherzellen.

Während der Speicherabfrage, wenn eine Wortzeile nicht ausgewählt ist, ist eine andere Wortzeile ausgewählt. Der Wortzeilenentladungsstrom und der Speicherzellenreservestrom fließen längs eines unteren Wortzeilenleiters durch eine Diode D3o zu einer Wortzeilenentladungsstromsenke. Fig. 4 zeigteine grafische Darstellung der relativen Ströme während dieses Vorgangs, wobei X_Q dem Stromwert in einer anfänglich ausgewählten Wortzeile und X.dem Stromwert in einer anfänglich nicht ausgewählten Wortzeile entspricht.

Während des ausgewählten Zustands fließen sowohl der Standby-Strom ¹STBY ^a^^{s aucf1} ^^{er Wortze}il^enentl^adungsstrom I₀ durch die ausgewählte Wortzeile. Wenn die nächste Wortzeile ausgv/ählt wird, steigt der Stromfluß durch die nächste Wortzeile an, bis durch die vorher ausgewählte Wortzeile (nunmehr nicht ausgewählt) nur ein Standby-Strom Ις_ΤΒγ hierdurch fließt.

Eine erste Ausführungsform der Erfindung ist in Fig. 2 dargestellt, wobei dann, wenn eine Wortzeile ausgewählt ist, (etwa die obere Wortzeile 5o in Fig. 2) indemein Strom durch einen Widerstand, der der Basis des gewünschten Worttreibertransistors zugeordnet ist, angelegt wird, der Worttreibertransistor Q3o mehr Strom führt. Der Stromfluß wird nun durch einen Widerstand R1 und eine Diode D1o, die in Reihe geschaltet sind, gerichtet, wie durch den Pfeil Ip dargestellt ist. Die physikalische Nähe des Widerstandes R1 und der Diode D1o zum Transistor Q3o verhindert übermäßigen Stromfluß längs des oberen Wortzeilenleiters 5o und durch die Wortzeilenspeicherzellen. Der Pfeil ig in Fig. 2 verdeutlicht, daß der Standby-Stromfluß von der Standby-Stromquelle 4o längs des unteren Wortzeilenleiters 51 durch eine Diode D3o und dann^u der Wortzeilenentladungsstromsenke 42 verläuft.

Wenn die Wortzeile von einem hohen oder ausgewählten Zustand in einen niedrigen oder nicht ausgewählten Zustand übergeht, wird ein Entladungsstrom entsprechend der Kapazität der Speicherzellen erzeugt. Der Pfeil I^ zeigt die Richtung dieses Entladungsstromflusses durch die Diode D3o als auch des Standby-Stromflusses an.

Es ist bevorzugt, daß der Bypass, der durch die Diode D1o (D2o) und den Widerstand R1 (R2) physikalisch auf dem Worttreibertransistorende der Wortzeile angeordnet ist. Sonst würde der Speicherzellenentladungsstrom durch die Speicherzellen und den oberen Wortzeilenleiter fließen, bevor der Bypass ihn in die Wortzeilenentladungsstromsenke umleiten könnte. Um sicherzustellen, daß der Bypass'so arbeitet, daß er den Strom von dem oberen Wortzeilenleiter und den Wortzeilenspeicherzellen umleitet, besitzen der Widerstand R1 (R2) und die Diode D1o (D2o) einen geringeren Spannungsabfall als derjenige der individuellen Speicherzellen auf der Wortzeile.

Eine zweite Ausführungsform der Erfindung (Fig. 3) ist vorgesehen, bei der ein Transistor Q1o eine Basis besitzt, die mit dem oberen Wortzeilenleiter 5o und dem Emitter des Worttreibertransistors Q3o verbunden ist. Bei dieser Anordnung wird durch die Wahl der Wortzeile durch Vorspannen des Worttreibertransistors Q3o zum Vergrößern des Stromflusses durch diesen Transistor andererseits der Bypasstransistor Q1o vorgespannt. Der Bypasstransistor Q1o (Q2o) besitzt eine einen hohen Verstärkungsfaktor, der nur eine geringe Treiberstrommenge

vom Worttreibertransistor Q3o erfordert, um einen genügenden Stromfluß zu erzeugen, der die Wortzeile betreibt. Der Widerstand R1o'(R2o) ist als Strombypass oder als Last vorgesehen.

In einem Halbleiterspeicher werden Dioden D3o und D4o zusammen mit anderen Dioden, die irgendwo in dem Schaltkreis angeordnet sind, gewöhnlich als Transistoren hergestellt, deren Kollektor und Basis miteinander verbunden sind, um die Diode zu bilden. Bei der zweiten Ausführungsform sind daher keine zusätzlichen Komponenten erforderlich; ein Transistor muß schon vorhanden sein, um die Diode der ersten Ausführungsform zu erzeugen. Daher kann eine der beschriebenen Ausführungsformen in dem Zeitpunkt ausgewählt werden, in dem der Speicher hergestellt wird, in Abhängigkeit von der speziellen Anwendung, die für den Speicher vorgesehen ist und für die die entsprechende Ausführungsform am besten geeignet ist.

Die Erfindung umfaßt eine normale Wortzeilenauswahl, während potentiell zerstörerische Wortzeilenentladungsströme von dem oberen Wortzeilenleiter und dem Wortzeilenspeicherzellen zu einer Wortzeilenentladungsstromsenke durch einen Bypass geführt werden.

Die Erfindung ist äquivalent anwendbar in mikroelektronischen Speichereinrichtungen, wie RAMS, ROMS, PROMS, E-PROMS, usw. Dieseoder andere Einrichtungen können mit irgendeinem Halbleiterprozeß hergestellt werden, umfassend, jedoch nicht begrenzt auf bipolare, N-MOS, C-MOS usw.

Während NPN-Bipolar-Transistoren zur Beschreibung der Erfindung verwendet wurden, können diese jedoch auch durch MOS-Transistoren ersetzt werden.

L θ er 5 e i t e

Claims

Fairchild Camera and Instrument Corporation, 464 Ellis Street, Mountain View, Calif./USA

Ansprüche

(\J Halbleiterspeicher, umfassend eine Matrix von Speicherzellen (2o, 21, 3o, 31), die in einer Vielzahl von Wortzeilen angeordnet sind, wobei die Speicherzellen (2o, 21) in jeder Wortzeile zwischen einem oberen Wortzeilenleiter (5o) und einem unteren Wortzeilenleiter (51) angeschlossen sind, wobei die Wortzeilen sequentiell durch Bestätigung eines Wortzeilentreibers (Q3o) auswählbar sind, der an einem Ende jeder ausgewählten Wortzeile angeordnet ist, dadurch gekennzeichnet, daß in jeder Wortzeile ein Bypass-Kreis (R1, D1o, Q1o, Rio) zum Umleiten eines Wortzeilenentladungskreisflusses -von den Speicherzellen (2o, 21) der Wortzeile und von dem oberen Wortzeilenleiter (5o) der Wortzeile zu einer Wortzeilententladungsstromsenke (42) vorgesehen ist, wobei der Bypass-Kreis zwischen dem oberen Wortzeilenleiter (5o) und der Wortzeilenentladungsstromsenke (42) angeordnet ist.
2. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet,

daß der Bypass-Kreis einen Widerstand (R1) mit einem ersten Anschluß, der mit dem oberen Wortzeilenleiter (5o) verbunden ist, wobei der Widerstand (R1) auf dem Ende des Wortzeilentreibers der Wortzeile angeordnet ist, und eine Diode (DIo) umfaßt, die in Reihe mit dem Widerstand (R1) geschaltet ist, wobei die Diode (D1o) zwischen einen zweiten Widerstandsanschluß und der Wortzeilenentladungsstromsenke (42) geschaltet ist, wobei die Diode (D1o) auf dem Ende des Wortzeilentreibers der Wortzeile angeordnet ist.
3. Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daßder Bypass-Kreis einen Transistor (Q1o) mit einer Basis, einem

Emitter und einem Kollektor, wobei die Basis mit dem oberen Wortzeilenleiter (5o) verbunden ist, während der Kollektor mit einer Wortzeilenentladungsstromquelle verbunden ist, und einen Widerstand (Rio) mit einem ersten Anschluß, der mit dem Emitter des Transistors verbunden ist, und mit einem zweiten Anschluß, der mit der Wortzeilenentladungsstromsenke (42) verbunden ist, aufweist, wobei der Transistor (Q1o) und der Widerstand (Rio) am Ende des Wortzeilentreibers der Wortzeile angeordnet ist.
4. Halbleiterspeicher nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine zusätzliche Diode (D3o) zwischen dem unteren Wortzeilen (51) und der Wortzeilenentladungsstromsenke (42) vorgesehen ist, die an dem Ende des Wortzeilentreibers der Wortzeile angeordnet ist.
5. Halbleiterspeicher nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der ein RAM ist.
6. Verfahren zum Verhindern der Metallmigration längs eines oberen Wortzeilenleiters und zum Reduzieren der Speicherzellensättigung bei einem Halbleiterspeicher mit einer Matrix von Speicherzellen, die in einer Vielzahl von Wortzeilen angeordnet sind, wobei die Zellen jeder Wortzeile zwischen einem oberen Wortzeilenleiter und einem unteren Wortzeilenleiter angeordnet sind, wobei die Wortzeilen sequentiell zur Betätigung eines Wortzeilentreibers auswählbar sind, der an einem Ende jedes ausgewählten Wortzeile angeordnet ist, dadurch gekennzeichnet, daß der Wortzeilenentladungsstromfluß einer Wortzeile von dem Treiber der Wortzeile zu einer Wortzeilenentladungsstromsenke im Bypass geführt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Stromfluß durch einen Widerstand und eine Diode, die in Reihe geschaltet sind, hierdurch im Bypass geführt wird.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Stromfluß durch einen Transistor und einen Widerstand, der in Reihe mit dem Emitter des Transistors geschaltet ist, im Bypass geführt wird.