-
Die Erfindung betrifft eine integrierte Halbleiterschaltung und insbesondere eine
Ausgangseinheit, die in derselben angeordnet ist, um eine große kapazitive Last ohne
irgendwelche Fluktuation im Spannungspegel zu treiben.
-
Eine integrierte Halbleiterschaltung kann mit externen Einrichtungen mit Hilfe einer
Datenausgangseinheit in Verbindung treten, und Fig. 1 zeigt eine typisches Beispiel der
Ausgangseinheit, die in einer Halbleiterspeichereinrichtung eingebaut ist. Die
Halbleiterspeichereinrichtung ist auf einem einzigen Halbleitersubstrat 1 hergestellt, und die
Ausgangseinheit 2 bildet einen Teil der Halbleiterspeichereinrichtung. Die Ausgangseinheit 2
wird durch eine Vielzahl von Ausgangsinvertierschaltungen 2a, 2b und 2c gebildet, die
mit Verzögerungsschaltungen 2d, 2e bzw. 2f verknüpft sind. Jede der
Ausgangsinvertierschaltungen 2a bis 2c ist nämlich durch eine Reihenkombination eines
p-Kanalfeldeffekttransistors Qp1 vom Anreicherungstyp und eines n-Kanalfeldeffekttransistors Qn2
vom Anreicherungstyp gebildet, die zwischen einer positiven
Versorgungsspannungsleitung Vdd und einer Massespannungsleitung oder dem Halbleitersubstrat 1 verbunden
sind. Die gemeinsamen Senkenknoten N1, N2 und N3 der Ausgangsinvertierschaltungen
2a bis 2c sind mit den Ausgangsdatenanschlußstiften OUT1, OUT2 und OUT3
verbunden, die wiederum mit Lasten L1, L2 bzw. L3 verbunden sind. Jeder der Lasten L1 bis L3
hat resistive Komponenten R1 und R2 und eine kapazitive Komponente C1. Andererseits
sind die Gatterelektroden des p-Kanalfeldeffekttransistors Qp1 vom Anreicherungstyp
und des n-Kanalfeldeffekttransistors Qn2 vom Anreicherungstyp mit den damit
verknüpften Verzögerungsschaltungen 2d bis 2f verbunden, und die
Verzögerungsschaltungen 2d bis 2f führen eine Zeitverzögerung in die Ausbreitung der Auslesedatenbits
D11, D12 und D13 ein. Die Größe der Zeitverzögerung, die durch die
Verzögerungsschaltung 2d eingeführt wird, ist verschieden von derjenigen der Verzögerungsschaltung
von 2e und 2f, und die Größe der Zeitverzögerung die durch die Verzögerungsschaltung
2e eingeführt wird, ist außerdem unterschiedlich von derjenigen der
Verzögerungsschaltung 2f. Aus diesem Grunde erreichen die Auslesedatenbits D11 bis D13 die
Ausgangsinvertierschaltungen 2a bis 2c in Intervallen, und die Ausgangsinvertierschaltungen
2a bis 2c treiben sequentiell die Last L1 bis L3.
-
Es soll nun angenommen werden, daß alle Ausgangsdaten-Anschlußstifte OUT1 bis
OUT3 auf den logischen "1"-Pegel oder den hohen Spannungspegel getrieben sind, so
werden die p-Kanalfeldeffekttransistoren Qp1 vom Anreicherungstyp eingeschaltet mit
Auslesedatenbits vom logischen "0"-Pegel, und die positive
Versorgungsspannungsleitung Vdd wird durch die p-Kanalfeldeffekttransistoren Qp1 vom Anreicherungstyp mit
den Ausgangsanschlußstiften OUT1 bis OUT3 verbunden. In dieser Situation sind
kapazitiven Komponenten C1 durch die Ausgangsanschlußstifte OUT1 bis OUT3
angesammelt bzw. aufgeladen. Wenn Auslesedatenbits D11 bis D13 vom logischen "1"-Pegel, die
von den Speicherzellen ausgelesen sind, gleichzeitig die Verzögerungsschaltungen 2d
bis 2f erreichen, so bewirken die Verzögerungsschaltungen 2d bis 2f daß die
Auslesedatenbits D11 bis D13 die Ausgangsinvertierschaltungen 2a bis 2c in Intervallen
erreichen, und die n-Kanalfeldeffekttransistoren Qn2 vom Anreicherungstyp werden
nacheinander eingeschaltet. Die p-Kanalfeldeffekttransistoren Qp1 vom Anreicherungstyp
werden ebenfalls gleichzeitig abgeschaltet, und Strom fließt von den kapazitiven
Komponenten C1 durch die Ausgangsanschlußstifte OUT1 bis OUT3 und auch durch die n-
Kanalfeldeffektransistoren Qn2 vom Anreicherungstyp in die Massespannungsleitung
oder das Halbleitersubstrat 1. Die kapazitiven Elemente C1 werden aber sequentiell
durch die damit verknüpften n-Kanalfeldeffekttransistoren Qn2 vom Anreicherungstyp mit
dem Halbleitersubstrat 1 verbunden, und der Spitzenwert des Stroms ist verhältnismäßig
niedrig. Dies führt dazu, daß die Massespannungsleitung weniger durch den Strom
beeinflußt werden kann, und aus diesem Grunde wird eine Fehlfunktion anderer
Komponentenschaltungen der Halbleiterspeichereinrichtung verhindert. Ein Problem tritt jedoch
bei der vorbekannten Ausgangsschaltung mit langer Zugriffszeit auf. Dies beruht auf der
Tatsache, daß die Verzögerungsschaltungen 2d bis 2f die Verzögerungszeit einführen.
Die Ausgangsdatenanschlußstifte haben die Tendenz vergrößert zu werden, und die
Verzögerung kann nicht ignoriert werden.
-
Es ist daher eine wichtige Aufgabe der vorliegenden Erfindung, eine Ausgangseinheit zu
schaffen, die nicht bewirkt, daß eine Konstantspannungsleitung ohne Verzögerungszeit
fluktuiert.
-
Um diese Ziele zu erreichen, schlägt die Erfindung vor, ein resistives Element zwischen
die Konstantspannungsleitung und das Halbleitersubstrat zu verbinden.
-
In Übereinstimmung mit der vorliegenden Erfindung wird eine Ausgangseinheit
geschaffen, die in eine integrierte Schaltung eingebaut ist, die auf einem Halbleitersubstrat
hergestellt ist, die aufweist: a) eine Vielzahl von Ausgangsinvertierschaltungen, die jeweils
durch eine Reihenkombination eines ersten Transistors mit erstem Kanalleitfähigkeitstyp,
eines gemeinsamen Verbindungspunktes und eines zweiten Transistors mit zweitem
Kanalleitfähigkeitstyp gebildet ist, die zwischen einer ersten Spannungsleitung und einer
zweiten Spannungsleitung verbunden sind, die elektrisch mit dem Halbleitersubstrat
verbunden ist; b) eine Vielzahl von Ausgangsdatenanschlußstiften, die jeweils mit einem der
gemeinsamen Knotenpunkte verbunden sind; und c) ein resistives Mittel, das zwischen
der zweiten Spannungsleitung und dem Halbleitersubstrat verbunden ist.
-
Die Merkmale und Vorteile der Ausgangseinheit der vorliegenden Erfindung werden
besser aus der folgenden Beschreibung im Zusammenhang mit den beigefügten
Zeichnungen verstanden werden. Es zeigen:
-
Fig. 1 ein Schaltungsdiagramm der Schaltungsanordnung der Ausgangseinheit des
Standes der Technik, die in eine Halbleiterspeichereinrichtung eingebaut ist;
und
-
Fig. 2 ein Schaltungsdiagramm der Schaltungsanordnung einer Ausgangseinheit,
die gemäß der vorliegenden Erfindung in eine Halbleiterspeichereinrichtung
eingebaut ist.
-
Wie dies in Fig. 2 der Zeichnungen gezeigt ist, ist die Halbleiterspeichereinrichtung auf
einem einzigen leicht dotierten Siliziumsubstrat 11 vom p-Typ hergestellt und weist im
wesentlichen eine Speicherzellenanordnung 12 und periphere Schaltungen 13
einschließlich einer Ausgangseinheit 14 auf. Die Speicherzellenanordnung 12 speichert
eine Vielzahl von Datenbits, und die peripheren Schaltungen 13 erlauben es einer
externen Einrichtung 15, zu den Datenbits Zugriff zu nehmen. Die externe Einrichtung bildet
eine Last, die mit Ausgangsdatenstiften OUT1, OUT2 und OUTn verbunden ist, und die
Last hat resistive Komponenten R11 und R12 und kapazitive Komponenten C11. Wenn
die externe Einrichtung 15 auf die Datenbits Zugriff nimmt, so lesen die peripheren
Schaltungen 13 die Datenbits, auf die Zugriff genommen werden soll, aus, und erzeugen
Auslesedatenbits D21, D22 und D2n. Die Auslesedatenbits D21 bis D2n werden zur
Ausgangseinheit 14 geliefert. Die Ausgangseinheit 14 weist
Ausgangsinvertierschaltungen
141, 142 und 14n auf, die zwischen einer positiven Versorgungsspannungsleitung
Vdd und der Massespannungsleitung GND verbunden sind, und jede der
Ausgangsinvertierschaltungen 141 bis 14n wird durch eine Serienkombination eines
p-Kanalfeldeffekttransistors Qp11 vom Anreicherungstyp und eines n-Kanalfeldeffekttransistors
Qn12 vom Anreicherungstyp gebildet. Die gemeinsamen Senkenverbindungspunkte N11
sind mit den Ausgangsdatenanschlußstiften OUT11 bis OUTn verbunden, und die
Ausgangsdatenbits D21 bis D2n werden direkt an die Gatterelektroden N12
derausgangsinvertierschaltungen OUT11 bis OUTn angelegt. Ein resistives Element R1 ist zwischen
der Masseleitung und dem Siliziumsubstrat 11 verbunden, und das resistive Element
R10 bildet einen Teil der Ausgangsschaltung 14.
-
Wenn die Halbleiterspeichereinrichtung auf dem Siliziumsubstrat 11 hergestellt wird,
werden die p-Kanalfeldeffekttransistoren Qp11 vom Anreicherungstyp in Mulden vom n-
Typ (nicht gezeigt) gebildet, die im Siliziumsubstrat 11 ausgebildet sind, und die
n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp werden auf einem größeren
Oberflächenbereich des Siliciumsubstrats 11 vom p-Typ ausgebildet. Aus diesem Grunde
beeinflußt der Spannungspegel im Siliciumsubstrat 11 den Kanalleitwert des
n-Kanalfeldeffekttransistors Qn12 vom Anreicherungstyp unter einem gewissen Zustand mit
Gattervorspannung. Anders gesagt hat ein Substratvorspannungsphänomen Einfluß auf die n-
Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp.
-
Wenn die Massespannungsleitung GND durch einen leitenden Verdrahtungsstreifen
(nicht gezeigt) gebildet wird, der durch geeignete Kontaktlöcher mit den
Quellenbereichen der n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp verbunden ist, so
kann ein Bereich oder Streifen mit hohem Widerstand zwischen die
Massespannungsleitung GND und das Siliziumsubstrat 11 eingefügt werden, um das resistive Element
R10 zu schaffen. Wenn ein Dotierungsbereich vom n-Typ (nicht gezeigt) nicht nur als
Quellenbereiche für die n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp dient,
sondern auch als Massespannungsleitung GND, so kann der Dotierungsbereich vom n-
Typ eine geringere Störstellenkonzentration als Dotierungsbereiche vom n-Typ
aufweisen, die als die Senkenbereiche der n-Kanalfeldeffekttransistoren Qn12 vom
Anreicherungstyp dienen, um so das resistive Element R10 zu bilden.
-
Es soll im folgenden das Schaltungsverhalten der in Fig. 2 gezeigten
Halbleiterspeicherein richtung beschrieben werden. Es soll jetzt angenommen werden, daß die
Auslesedatenbits
D21 bis D2n vom logischen "0"-Pegel bewirkt haben, daß die
Ausgangsinvertierschaltungen 141 bis 14n die Ausgangsdatenanschlußstifte OUT1 bis OUTn mit der
positiven Versorgungsspannungsleitung Vdd verbunden haben, daß die
p-Kanalfeldeffekttransistoren Qp11 vom Anreicherungstyp eingeschaltet sind und die
n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp abgeschaltet sind. Die
Ausgangsdatenanschlußstifte OUT1 bis OUTn liefern Ausgangsdatenbits von logischer "1" an die
externe Einrichtung 15, und die kapazitiven Komponenten C11 werden voll angesammelt
bzw. geladen. Wenn die externe Einrichtung 15 die Adresse der
Speicherzellenanordnung 12 ändert, so werden andere Datenbits von der Speicherzellenanordnung 12
ausgelesen, und die peripheren Schaltungen 13 erzeugen Auslesedatenbits D21 bis D2n
vom logischen "1"-Pegel. Die Auslesedatenbits D21 bis D2n erreichen gleichzeitig die
Gateelektroden N12 der Ausgangsinvertierschaltungen 141 bis 14n, und die
Ausgangsinvertierschaltung 141 bis 14n verschieben die einzelnen Feldeffekttransistoren Qp11
und Qn12 komplementär. D. h., die p-Kanalfeldeffekttransistoren Qp11 vom
Anreicherungstyp schalten ab, um die Ausgangsdatenanschlußstifte OUT11 bis OUT1n vom
positiven Versorgungsspannungspegel Vdd abzutrennen, und die
n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp werden eingeschaltet, um so einen Stromweg
von den Ausgangsdatenanschlußstiften OUT11 bis OUTn zur Massespannungsleitung
GND zu bilden. So werden die Datenanschlußstifte OUT11 bis QUT1n gleichzeitig
leitend mit der Massespannungsleitung GND verbunden. Die kapazitiven Komponenten
C11 entladen elektrische Ladungen, und Ströme fließen in die Massespannungsleitung
GND. Das resistive Element R10 verhindert jedoch einen schnellen Anstieg des
Spannungspegels des Siliziumsubstrats 11, und der Spannungspegel im Siliziumsubstrat 11
wächst langsam an. Im Siliziumsubstrat 11 bewegt sich der langsam anwachsende
Spannungspegel weiter. Wenn der anwachsende Spannungspegel die Kanalbereiche
der n-Kanalfeldeffekttransistoren Qn12 vom Anreicherungstyp erreicht, verringert der
erhöhte Spannungspegel den Kanalleitwert jedes n-Kanalfeldeffekttransistors Qn12 vom
Anreicherungstyp und demgemäß den dadurch hindurchfließenden Strom. Dies führt
dazu, daß der Spannungspegel im Siliziumsubstrat 11 eine sanfte Änderung erfährt, so
daß aus diesem Grunde irgendwelche Fehlfunktionen kaum in den peripheren
Schaltungen 13 stattfinden. Die Weiterbewegung der Auslesedatenbits D21 bis D2n wird jedoch
nicht absichtlich verzögert, und die Datenbits, die von der Speicherzellenanordnung 12
ausgelesen werden, werden der externen Einrichtung mit hoher Geschwindigkeit
zugeführt.
-
Man wird von der vorstehenden Beschreibung verstehen, daß die Ausgangseinrichtung
der vorliegenden Erfindung die Zugriffsgeschwindigkeit ohne irgendwelche
Fehlfunktionen der peripheren Schaltung aufgrund des resistiven Elements verbessert, das
zwischen einer zweiten Spannungsleitung oder der Massespannungsleitung und dem
Siliziumsubstrat verbunden ist.
-
Obwohl besondere Ausführungsformen der vorliegenden Erfindung gezeigt und
beschrieben worden sind, wird es für den Fachmann offensichtlich sein daß verschiedene
Änderungen und Abwandlungen gemacht werden können, ohne vorn Bereich der
vorliegenden Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert ist. Zum
Beispiel kann die Ausgangseinheit der vorliegenden Erfindung auf irgendwelche
integrierten Halbleiterschaltungen angewendet werden, z. B. eine dem Kundenwunsch
angepaßte integrierte Schaltung oder einen Mikroprozessor.