DE2147833B2 - Bistabile speicherzelle und halbleiterspeicher aus einer vielzahl derartiger speicherzellen - Google Patents

Description

Die Erfindung bezieht sich auf eine bistabile Speicherzelle nach dem Oberbegriff des Patentanspruchs 1 sowie auf einen aus einer Vielzahl derartiger Speicherzellen aufgebauten Halbleiterspeicher.

Bekanntlich bildet die aus einer Kombination von zwei Transistoren aufgebaute Speicherzelle nach dem Oberbegriff des Patentanspruchs 1 ein sehr geeignetes Speicherelement zur Verwendung in einem Halbleiterspeicher großer Kapazität, da ihr Platzbedarf bei

²S Herstellung in integrierter Schaltungstechnik gering ist. Ein konkreter Aufbau für eine derartige Speicherzelle nach dem Stand der Technik sowie deren Arbeitsweise werden im folgenden an Hand von Fig. 1 beziehungsweise Fig. 2a und 2b erläutert.

In Fig. 1 bedeuten die Bezugszeichen M₁₁.-.M„_m jeweils einzelne Speicherzellen. Jede dieser Speicherzellen umfaßt ein Paar von Transistoren Q₀₁ und Q₁₁, wobei Lastwiderstände R_CI mit den Kollektorelektroden der jeweiligen Transistoren und Adreßleitungen AD₁...AD_n mit dem jeweiligen Verbindungspunkt der Lastwiderstände verbunden sind. Die Basiselektroden der Transistoren Q₀₁ und Q₁₁ sind kreuzweise mit den Kollektor-Elektroden des jeweils anderen Transistors verbunden, während ein Widerstand R_cc ;tur Erhöhung der Arbeitsgeschwindigkeit der Transistoren Q₀₁ und Q₁₁ sowie zur Verhinderung ihrer Sät-.igung zwischen den jeweiligen Kollektoren liegt. Die jeweiligen Emitter-Elektroden sind an Ziffernleitungen DL_x...DL_m angeschlossen, die mit Leseverstärkern S_x...S_n, verbunden sind.

Die Arbeitsweise der obigen Schaltung wird im folgenden an Hand der Impulsdiagramme der Fig. 2a und 2 b beschrieben.
Fig. 2a zeigt ein Betriebs-Impulsdiagramm im Lese-Zustand der Speicherzelle. Die Ansteuerung der Speicherzelle (Lese-Zustand) erfolgt durch Anheben inner Spannung V_ad auf einer der Adreßleitungen AD_x...AD_n auf einen Wert oberhalb des Wertes in der Warteperiode (im nicht-angesteuerten Zustand).

In diesem Fall werden sämtliche mit der betreffenden Adreßleitung verbundenen Speicherzellen angesteuert.

Angenommen, es soll der gespeicherte Inhalt (die gespeicherte Information) in der Speicherzelle M₁₁ gelesen werden, so muß die Spannung \'_ai auf der Adreßleitung AD_x einen Wert im angesteuerten Zustand S, haben, der über dem Wert im nicht-angesteuerten Zustand S_n liegt, wie dies in Fig. 2 a veranschaulicht ist. 5, bezeichnet einen Ubergangszustand zwischen dem nicht-angesteuerten Zustand S_n und dem angesteuerten Zustand S_r.

Nimmt man an, daß sich der Speicher in einem Zustand befindet, in dem der Transistor Q₀₁ der Spei-

cherzelle M_n »eingeschaltet« und der Transistor Q
»ausgeschaltet« ist, so liegen die Kollektorspannungen V_co und K₀₁ der Transistoren Q₀₁ bzw. Q₁₁ i_m nicht angesteuerten Zustand S_n auf den in Fig. 2 a gezeigten Werten, wobei dazwischen ein Potentialunterschied einer Haltespannung V_HN besteht.

Die Kollektorspannungen V_co und K_C1 ändern sich im angesteuerten Zustand S_r derart, daß die le;ztere um 4K_flR steigt, während die erstere absinkt, was dazu führt, daß die Haltespannung den Wert V_HSR mit ^vhsr > ^vhn annimmt. Dementsprechend steigt eine Spannung V_ED? auf einer der Ziffernleitungen DL₁ in Abhängigkeit von dem Anstieg der Kollektorspannung K₀J, während eine Spannung V_EDX auf der anderen Zifferenleitung durch das Absinken der KoLlektorspannung V_co nicht beeinflußt wird, da der Transistor Q_n »ausgeschaltet« ist. Als Ausgang erhält man beispielsweise »1« an der Klemme V₀₁ vom einen Transistor T₁ des Leseverstärkers 5, und »0« an der Ausgangsklemme K₀₂ des anderen Transistors. T₁. Eine Änderung in der Spannung K_£DOauf dei Ziffernleitung DL_x im angesteuerten Zustand S, erfolgt im gleichen Maß wie die Änderung Δ V_CIR der Kollektorspannung V_cu wobei dieser Änderungswert so eingestellt ist, daß er die Beziehung Δ V_CiR < V_11n erfüllt, so daß die gespeicherten Inhalte in irgendwelchen' Speicherzellen, etwa M₁₁₁, die sich nicht im angesteuerten Zustand befinden und mit den gleichen Ziffernleitungen verbunden sind, gegen Zerstörung ihr<^x·; Inhalts geschützt sind.

Die Leseverstärker sind zwar in Fig. 1 so dargestellt, als ob sie nur eine einzige Stufe hätten; gewöhnlich erfordern sie jedoch mehrere Stufen. Da Schwankungen in den Ziffernleitungs-Spannungen nicht nur durch den Lesebetrieb sondern auch beispielsweise durch die gespeicherten Inhalte in einer Vielzahl von an die Ziffernleitungen angeschlossenen Speicherzellen induziert werden, sind die einzelnen Leseverstärker zur Verbesserung des Rauschabstands S/N (S: Lesesignal; N: Rauschsignal) vorzugsweise derart aufgebaut, daß der Ausgang der ersten Stufe des Leseverstärkers über Kondensatoren an einen Verstärker der nächsten Stufe gekoppelt ist, um dadurch nur Veränderungen in den Ziffernleitungs-Spannungen beim Lesen zu verstärken und herauszulösen.

Im folgenden soll der Schreibbetrieb an Hand des Impulsdiagramms der Fig. 2b beschrieben werden.

Angenommen, die Spannung V₁₁₁, auf einer Adreßleitung ist zum Schreiben angehoben, so nimmt die Haltespannung im Schreib-Zustand (entsprechend dem angesteuerten Zustand S,) in ähnlichei Weise wie in dem in Fig. 2a gezeigten Fall den Wert V_HSR an, der höher ist als der Wert V_HN der Haltespannung im nicht-angesteuerten Zustand S_n. Wird daher die Spannung V_Em auf einer der Ziffernleitungen DL_x in diesem Zustand angehoben, um die Beziehung der Potentiale zwischen den Kollektorspannungen K_C1 und V_co zum Schreiben umzukehren, so überschreitet sie die Speicher-Haltespannung V_HN im nicht-angesteuerten Zustand. Dies hat den Nachteil zur Folge, daß gespeicherte Inhalte in anderen Speicherzellen im nicht-angesteuerten Zustand, etwa in der Zelle M_nl, zerstört werden.

In einem derartigen Speicher wird daher zum Schreiben die Spannung V_ad auf der Adressenleitung in dem Schreibzustand S_w kleiner gemacht als im nicht-angesteuerten Zustand S_n. Dadurch wird die Kollektorspannung V_Ci im Schreibzustand S_w um Δ V_CiW abgesenkt, während V_co angehoben wird, wie dies in Fig. 2b gezeigt ist. Dabei wird die Speicherhaltespannung V_HSW kleiner als die Haltespannung V_HN im nicht-angesteuerten Zustand S_n. Der Wert von dV_f]lt. ist so gewählt, daß er die Beziehung Δν_€ιΨ < V_HN erfüllt, um eine Zerstörung gespeicherter Inhalte in anderen Speicherzellen zu vermeiden.

Wird in diesem Zustand die Spannung V_EDn auf der Ziffernleitung um V_EDW in positiver Richtung während einer Schreibbefehl-Periode S_wt geändert, so wird die Kollektorspannung V_co von einem Punkt P₀₁ zu einem Punkt P₁₂ überführt, während die Spannung V₁., von einem Punkt P₁₁ zu einem Punkt P₀₂ überführt wird, wie dies in Fig. 2b gezeigt ist. Dadurch werden die »eingeschalteten« und »ausgeschalteten« Zustände der Transistoren Q₀₁ und Q₁₁ umgekehrt, d.h., die gespeicherten Inhalte werden invertiert. Die obigen Vorgänge laufen bei anderen Speicherzellen auf die gleiche Art und Weise ab.

Der oben beschriebene Halbleiter-Speicher eignet sich hervorragend für große Kapazitäten. Andererseits wird die Steuerschaltung dafür kompliziert, da die Richtung der Änderung der Spannung auf der Adreßleitung für die Leseperiode umgekehrt zu der für die Schreibperiode der Speicherzelle ist. Da außerdem die Kollektorwiderstände der beiden Transistoren der Speicherzelle feste Werte haben, ist es dann, wenn diese Werte zur Verringerung des Leistungsbedarfs der Speicherzelle groß gemacht werden, unmöglich, zur Erzielung schneller Lese- und Schreib-Funktionen den Stromfluß zu erhöhen. Ferner sind die Verstärker mehrstufig aufgebaut und die Stufen zur Erhöhung des Rauschabstands kapazitiv gekoppelt; dabei sind jedoch die Kapazitäten schwierig in der integrierten Schaltung vorzusehen. Außerdem sollte ein derartiger mehrstufiger Aufbau unter Berücksichtigung der Signal-Bandbreite ausgeführt sein, was die Fabrikation kompliziert. Der Halbleiter-Speicher nach dem Stand der Technik ist mit diesen verschiedenen Nachteilen behaftet.

Der Erfindung liegt die Aufgabe zugrunde, eine bistabile Speicherzelle zu schaffen, die sich bei geringem Leistungsbedarf und hoher Schaltgeschwindigkeit durch eine einfach aufgebaute Steuerschaltung aussteuern läßt.

Die Lösung dieser Aufgabe erfolgt nach der Lehre des Patentanspruchs 1. Danach weist der jeweilige Zweig der Speicherzelle eine Impedanz auf, die im angesteuerten Zustand der Speicherzelle bei dem jeweils eingeschalteten Transistor einen kleineren Impedanzwert hat als für den jeweils ausgeschalteten Transistor. Daher kann der Lesestrom durch den jeweils eingeschalteten Transistor groß gemacht werden, was einen schnellen Betrieb gestattet. Andererseits lassen sich im nicht-angesteuerten Zustand der Speicherzelle die durch cfi^ Transistoren fließenden Ströme auf sehr kleine Werte begrenzen, was einen geringen Leistungsbedarf ergibt. Da somit auch der Rauschabstand sehr hoch ist, erübrigen sich einige der b^im Stand der Technik erforderlichen Schaltungsmaßnahmen im Leseverstärker.

Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispielc an Hand der übrigen Zeichnungen beschrieben. F.s zeigen

Fig. 3 und 5 bis 7 Schaltbilder des schematischen Aufbaus verschiedener SpeicherzeUen,

Fig. 4a und 4b Impulsdiagramme zur Erläuterung des Betriebs der Schaltung nach Fig. 3,

Fig. X bis 14 Schaltbilder konkreter Ausführungsbeispiele verschiedener Speicherzellen.

Fig. 15 ein Schaltbild für eine Ausführungstorm eines aus einer Matrix von Speicherzellen bestehenden Halbleiterspeichers, und

Fig. 16 bis 18 Impulsdiagramme zur Erläuterung der Arbeitsweise des Halbleiterspeichers nach Fig. 15.

Fig. 3 ist eine schematische Darstellung /ur Erläuterung des Erfindungsprinzips und zeigt eine ein/ "In. Speicherzelle mit einer Adreßleitung AD und Ziffernleitungen DL, die mit der Speicherzelle zu verbinden sind. Da die zugehörigen peripheren Schaltkreise genauso sein können wie bei dem bekannten Speichrr nach Fig. 1. sind sie in Fig. 3 weggelassen. Die <k- ¹J zugszeichen Q₁, und Q₁ bezeichnen Transistoren deren Emitterelektroden an die jeweiligen Ziffeinieitungen DL angeschlossen sind. Z_ro und Z_L ., Mnd geschaltete Impedanzelemenle, die in dieser Ausluhrungsform zwischen den Kollektoren der Transistoren Q₁₁ bzw. Q_x und der Adreßleitung AD liegen. Die Basiselektroden der Transistoren sind über Kreuz mit dem Kollektor des jeweils anderen Transistors verbunden. Die Kollektor- und Basis-hlektroden der Transistoren Q₁ und Q_x können zwar direkt über -5 Kreuz miteinander verbunden sein; die Kreuzverbindung kann jedoch auch über eine geeignete Kopneistufe. etwa einen Widerstand, erfolgen. Die geschalteten Impedanzelemente Z_ri) und Z-, ι konkrete Beispiele werden im folgenden angegeben ι stellen ei- j" nen hohen Impedanzwert dar. wenn die anliegende Adreßspannung V₁₁₁₁ auf niedrigem Potential liegt (nicht-angesteuerter Zustand bzw. einen niedriger, Impedanzwert, wenn die Spannung V₂,. einen hohen Wert hat (Lesezustand oder Schreibzustand, wobei .·■-· beide Zustände im folgenden kurz als »angesteuerter Zustand« bezeichnet werden).

Im folgenden soll die Arbeitsweise de^ obigen Aufbaus erklärt werden.

Unter der Annahme, daß der Speicherzustand der 4'· Speicherzelle nach Fig. 3 der gleiche ist wie bei der Speicherzelle ,-W₁, nach Fig. 1, soll der Lesebetricb der erfindungsgemäßen Ausführungsform im folgenden an Hand der Funktions-Impulsriiaaramme nacti Fig. 4a beschrieben werden. Die Spannung l'_ail aui 4ö der Adreßieitung AD ist so eingestellt, daß das Potential im angesteuerten Zustand S_r hoher ist als im nicht-angesteuerten Zustand S_n. Da sicn der Transistor Q₁ im »ausgeschalteten« Zustand befindet. -Air-J die Koliektorspannung V_C} dann ebenso wie bei der 5c Speicherzeile nach Fig. 1 um etwa Δ K_C1Ä angehoben. Da andererseits der Transistor Q₀ »eingeschaltet« ist. steigt dessen Kollektorspannung V_co stark. Dies be ruht auf der Tatsache, daß unter Ausnützung der Änderung im Impedanzwert des geschalteten Impedanz- elements Z_co von einem hohen auf einen niedrigen Impedanzwert, der Spannungsabfall an dem geschalteten Impedanzelement auf einen kleinen Wert festgelegt ist. Dementsprechend wird die Speicherspannung V_HS im angesteuerten Zustand S_r kleiner als die Spannung V_Hfi im nicht-angesteuerten Zustand S_n. Dies ist eine der bemerkenswerten Eigenschaften der vorliegenden Erfindung und ermöglicht eine Aussteuerung der Adreßleitung in dem unten beschriebenen Schreibbetrieb in gleicher Weise wie im Lesebe- trieb. Im nicht-engesteuerten Zustand S_n der Speicherzelle sind die geschalteten Impedanzelemente Z_c„ und Z_C1 (wobei der Fall Z_co = Z_C1 einge- schlossen ist) auf hohe [mpedanzwerte ausgelegt. Die durch die Emitterelektroden der Transistoren fließenden Ströme können daher auf äußerst kleine Werte begrenzt werden, und daher läßt sich der Leistungsbedarf klein machen. Andererseits sind die geschalteten Impedanzelemente Z_ro und Z<-, im angesteuerten Zustand S_r auf niedrige Impedanzwerte ausgelegt. Der Lesestrom kann daher groß gemacht werden, so daß eine Speicherzelle verwirklicht wird, (iie einen schnellen Betrieb gestattet. Da weiterhin der Strom im nicht-angesteuerten Zustand der Speicherzelle außerordentlich gering ist, wird die Spannung auf der Ziffernleitung in der angesteuerten Periode einer Speicherzelle von übrigen Speicherzellen im nicht-angesteuerten Zustand kaum beeinflußt. Die Erfindung hat daher die Vorteile, daß der Rauschabstand erhöht ist und die nach dem Stand der Technik erforderlichen aufwendigen und störanfälligen Maßnahmen kapazitiver Kopplungen im Leseverstärker erfindungsgemäß nicht nötig sind. Die geschalteten Impedanzelemente Z_f!l und Z_ri haben nicht immer einander gleiche Impedanzwerte, wenn sich die Speicherzelle im Speicherzustand befindet. Auf Grund der Tatsache, daß die Impedanzen der geschalteten Impedanzelemente im angesteuerten Zustand der Speicherzelle niedrig werden, verbessern sich außerdem die Uberganeseigenschaften zwischen den angesteuerten und nicht-angesteuerten Zuständen. Das Lesen gespeicherter Inhalte durch den Leseverstärker kann in ähnlicher Weise wie in der Schaltung nach Fig. I erfoigen; daher wird auf eine nochmalige Erläuterung an dieser Stelle verzichtet.

Der Schreibbetrieb der Schaltung nach Fig. 3 wird im folgenden an Hand von Fig. 4b erläutert. Da die Speicher-Haitespannung 1^, wie für den Lesebetrieb erklärt, im angesteuerten Zustand S_r der Speicherzelle kleiner ist als die Speicher-Haltespannung K_HV im nicht-angesteuerten Zustand S_n. ist der Schreibbetrieb im angesteuerten Zustand möglich. Dementsprechend wird die Spannung V_ed auf der Adreßleitung AD zum Schreiben, d.h. im angesteuerten Zustand ■!>'„, gegenüber der Spannung l'_ad auf der Adreßieitung AD im nicht-angesteuerten Zustand S_n erhöht, während die Spannung V_Frip aut einer der Ziffernieitungen DL (bzw. uie Spannung V_EDX in dem Fall, daß die LeitfähigKeitszustände der Transistoren Q„ und ς>, umgekehrt sind) wahrend der Periode S_w des Schreibbefehls um den Wert V_EDW in positiver Richtung verändert wird. Auf diese Weise wird die Kollektorspannung V_co in ihrem Niveau von einem Punkt P₀₁ zu einem Punkt P₁₂ und die Kollektorspannung K_C1 von einem Punkt P₁₁ zu einem Punkt P₀₂ verschoben, wodurch die gespeicherten Inhalte invertiert werden. Um den Schreibvorgang zu bewirken, sollte selbstverständlich V_EDW > V_HS beibehalten werden; außerdem ist die Bedingung V_EDW < V_H„ erforderlich, damit die gespeicherten Inhalte sonstiger mit der gleichen Ziffernleitung verbundener Speicherzellen im nichtangesteuerten Zustand nicht zerstört werden. Die Spannung V_EDW ist also innerhalb dieses Bereichs auszuwählen. Gemäß der Darstellung in Fig. 4b ändert sich V_EDU leicht in Abhängigkeit von der Änderung der Spannung V^ auf der Adreßleitung AD. Dies kommt daher, daß die Kollektorspannung V_CI des Transistors Q₁ um den Wert Δν_€χν angehoben wird. Gemäß dem in Fig. 3 veranschaulichten Prinzip der Erfindung ändern sich die Impedanzen der jeweils an die Kollektorelektroden der Tiansistoren Q₀ und Q₁

angeschlossenen geschalteten Impedanzelemente Z₀, bzw. Z_Ci /wischen ι cm nicht-angesteuerten und dem angesteuerten 21ust; nd der Speicherzelle, wodurch die Leistung der Speie! erzeile gegenüber der nach dem Stand der Technik K'deutend verstärkt wird. Falls die Transistoren Q , un>l O, jedoch gesattigt sind, können keine weiteren Ve bessemngen in der Leistung erwartet werden In f i». 5, 6 und 7 sind Schaltungsanordnungei gezeigt. :1;e eine Sättigung der Transistoren Q₁₁ Li TtI Q. verhindern.

In der Ausführt ngsform nach Fig. 5 ist /wischen einem gemeinsame ι Punkt P₁ der geschalteten Impedanzelemente Z₀₁, /. , und der Adreßleitung AD ein weiteres Impedan"element Z₁ - eingeschaltet. Der lmpedan;:wert des Impcdanzelements Z₍-, kann fest ¹^ »Hier variabel sein: · orzugsweise sollte er variabel sein, um lias Verhall nis ι !es Stroms durch die Speicherzelle in der nicht-angest nierten Periode zu dem in der angesteuerten Perioc e groß zu machen.

Bei der Schaltung nach Fig. 6 ist zwischen den KoI- !ektoreleictroden cer Transistoren Q_n und Q₁ eine Koppluniisimpedai'/ Z.,_r zur Verhinderung der Sättigung vorgesehen. Der Impedanzwert der Kopplungsimpedanz Z_r.■ kai η fest oder variabel sein.

In der Schahuni nach Fig. 7 sind ferner Schottky-Trenndioden D. und D, ieweils zwischen Kollektor und Basis der Transistoren Q₁, bzw. Q. eingeschaltet. Schottky-Tr.-nndkden sind zwar im Vergleich zu Transistoren. Wide rständen und ähnlichen Elementen schwierig» hen-uste !en: sie sind jedoch zur Verhinderung der Sättigunj ier Transistoren Q,, und Q₁ leistungsfähig. Die Arbeitsweise der jeweiligen Schaliungsanordnunger. nach Fig. 5 bis 7 ist mit der der prinzipiellen Schaltungsanordnung nach Fig. 3 ansonsten «janz gleit h.

Fi". S. ist ein Schaltbild einer konkreten Ausführungsioim der F.rf.ndung, in dem für die verschiedenen Teile, die Llem η nach Fig. 3 entsprechen, die gleichen Be-zugszeichk π verwendet sind. Das geschaltete Impedanzelement Z_cu nach Fig. 3 umfaßt einen hochohrnigen Wie erstand R_c sowie eine dazu paralieigeschaltete Ser.enschaltung aus einer Diode D₁₁ und einem niederohmigen Widerstand R_C2 Das geschaltete Impedai.zelement Z_C! umfaßt ähnlich einen hochohrnigen Widerstand R_Ci und eine wiederum parallel dazu lugende Serienschaltung aus einer Diode D,-, und eir em niederohmigen Widerstand R_C2. Mit K_c, ist ein Widerstand zur Verhinderung der Sättigung bezeichne , der dem Impedanzelement Z_cc nach Fig. 6 entspricht und nicht unbedingt erforderlieh ist.

Bei dem obigen Aufbau sind die Spannung V_11n auf der Adießleitung AD, die Widerstandswerte der Widerstände R_C1 und R_C1 sowie die Charakteristiken der Dioden D₁₁ und D₁₂ derart ausgewählt, daß die Diöden D₁₁ und D₁, in der nicht-angesteuerten Periode nicht-leitend bzw. im Sperrzustand sind, so daß die Spannungen an diesen Dioden deren Schwellenspannung nicht überschreiten. Die genannten Größen sind ferner so gewähl·, daß in der angesteuerten Periode s° eine oder beide Dioden D_n, D_n leitend sind, wobei die Spannung an der jeweils leitenden Diode die Schwellenspannung der Diode überschreitet. Dementsprechend ist der durch den Emitter fließende Strom in der nicrt-angesteuerten Periode infolge der hochohmigen Widerstände R_CI und K_C3 klein, während in der angesteuerten Periode ein hoher Lesestrom Hießt, der durch die Durchlaßcharakteristik der Diode D_n bzw. D₁₂ und den niederohmigen Widerstand R_c vorgegeben ist,

Die impulsdiagramme bzw. Wellenformen der Spannungen und Ströme während der angesteuerten und nicht-angesteuerten Perioden der Speicherzelle sind prinzipiell gleich denen, wie sie in Fig. 4a und 4b gezeigt sind.

Fig. 9 ist ein Schaltbild für eine konkrete Ausführungsform der erfindungsgemäßen Schaltung nach Fig. 5. In dieser Ausführungsform sind mit den Kollektorelektroden der Transistoren Q₁₁ und Q₁ hochohmige Widerstände R_(:i verbunden, ein Widerstand R_co zur Verhinderung der Sättigung der Transistoren Q₁, und O- liegt /wischen einem gemeinsamen Punkt P₁ der Widerstände R_Ci und der Adreßleitung .4D. und Serienschaltungen aus einer Diode D₁, und einem niederohmigen Widerstand R_Ci bzw. einer Diode D₁₄ und einem niederohmigen Widerstand R_{1 4} liegen zwischen der Adreßleitung .4D und den Kollektorelektroden der jeweiligen Transistoren.

In dieser Schaltung sind die Widerstandswerte der jeweiligen Widerstände und die Charakteristiken der verschiedenen Dioden so gewählt, daß während der nicht-angesteuerten Periode die Dioden D₁₃ und D_;j nicht-leitend oder im gesperrten Zustand sind, wahrend sich in der angesteuerten Periode eine oder beide Dioden D_n. D₁₄ im leitenden Zustand befinden. Die Arbeitsweise ist ähnlich der bei der Schaltung nach Fig. S.

Fig. 10 ist ein Schaltbild einer weiteren konkreten Ausführungsform der Erfindung. An Stelle der Dioden D₁₁ und Dp der Ausführungsform nach Fig. s ist ein Transistor T, mit mehreren Emitterelektroden vorgesehen, dessen Kollektor auf Erdpotential gehalten ist. Der Umschaltbetrieb zwischen den hohen Widerständen R_C] und den niedrigen Widerständen /?, im nicht-angesteuerten bzw. im angesteuerten Zustand erfolgt durch eine Steuerspannung, die der Basis des Transistors T₃ zugeführt wird. Für diese Steuerspannung wird die Spannung V_ad auf der Adreßleitung AD benützt, die den Transistor T, im nicht-angesteuerten Zustand nicht-leitend und im angesteuerten Zustand leitend macht.

Fig. 11 zeigt ein Ausführungsbeispiel, in dem ein Teil der Ausführungsform nach Fig. 10 modifiziert ist. In dieser Modifikation ist der Kollektor des Transistors T-, gemeinsam mit einem Ende der Widerstände R_C] geerdet. Das elektrische Potential auf dei Adreßleitung AD braucht nur in der Lage zu sein den Zustand des Transistors T₃ umzuschalten, ohne in diesem Fall die Kollektorelektroden der Transistoren Q₀ und Q₁ auszusteuern. Die Schaltung zur An und Aussteuerung ist also vereinfacht.

Fig. 12 ist ein Schaltbild einer weiteren Ausfüh rungsform der Erfindung, bei der geschaltete Lastwi derstände für die Transistoren Q₀ und Q, mit dei Kollektorelektroden dieser Transistoren verbundei sind, wobei jeder dieser Lastwiderstände aus einer Se rienschaltung eines hochohmigen Widerstands R_c und eines niederohmigen Widerstands R_Cb mit eine zu dem hochohmigen Widerstand R_cs jeweils paral lelgeschalteten Diode D₁₅ bzw. D₁₆ besteht.

Die Arbeitsweise ist so, daß im nicht-angesteuerte Zustand der Speicherzelle die Dioden D₁₅ und D nicht-leitend bzw. im gesperrten Zustand sind, wäh rend eine oder beide der Dioden D₁₅, D₁₆ im ange steuerten Zustand leitend werden. Dementsprechen fließen während der nicht-angesteuerten Period

o09 533 21

Ströme, die hauptsächlich durd? H₁ , -i- t\_lh R_{( s} (da R, < > Ä_Ct> ist) sowie Ä_c, vorgegeben sind, wahrem: der angesteuerten Periode flk'ßen dagegen Ströme. die durch die Dioden D₁₅ und D₁, sowie den niederohmigen Widerstand R_Ch vorgegeben sind. Die Schaltung in dieser Ausführungsform arbeitel also ganz ähnlich wie die oben beschriebenen.

Fig. 13 und 14 sind Schaltbi.'dei von weiteren Auv fuhrungsbeispielen der Erfindung. In der Schaltung tiach Fig. 13 ist das mit dem Kollektor des jeweiligen Transistors Q_u, Q₁ verbundene geschaltete Impedanzelement durch ein Netzwerk gebildet, das einen hochohmigen Widerstand /?,.,, einen niederohmigen Widerstand R_C7 und eine Gruppe von Dioden D₁₁. D₂... D_1n bzw. D_:i, D,,... D_1n umfaßt, die zwischen den beiden Widerständen R_Ci und R_rl verteilt vorliegen. Die Widerstände R_cl sind mit einem Ende an der Kollektorelektrode des Transistors Q₁₁ bzw. Q₁ angeschlossen und am anderen Ende an die Diode

bzw. D,, gekoppelt,
i d

Bei dem obigen Aufbau sind die jeweiligen Widerstandswerte, Diodencharakteristiken und Spannungen so gewählt, daß im nicht-angesteuerten Zustand der Speicherzelle fast alle Dioden D₁₁, D_n... D_1n und D,,, D₂-... D_2n nicht-leitend werden oder in einen nahezu nicht-leitenden Zustand geraten, während im angesteuerten Zustand mindestens diejenigen Dioden, die nahe der Adreßleitung AD angeschlossen sind, d.h. eine oder beide der Dioden D₁₁, D₁₂, leitend werden.

Fig. 14 zeigt einen Fall, bei dem an Stelle der Dioden D_n, D_n...D._n und D₂₁, D₂₂... D_2n nach Fig. 13 Transistoren T₁₁, T_n...T_1n und T_2n, 7%-,... 7\„ verwendet werden. Die Anschlüsse 1 und 2 sind Klemmen für Kollektor-Vorspannungen für die jeweiligen Transistoren und sind mit getrennten Gleichspannungsquellen verbunden. Die geschalteten Impedanzelemente, in denen gemäß Fig. 13 und 14 Dioden oder Transistoren zwischen zwei Widerständen unterschiedlicher Impedanzen verteilt vorhanden sind, lassen sich auf sehr kleinem Raum durch eine integrierte Halbleiterschaltung od. dgl. realisieren und sind entsprechend leistungsfähig.

Gemäß der obigen Darstellung sind die verschiedenen beschriebenen Speicherzellen verwendbar an Stelle der Speicherzelle des in Fig. 1 gezeigten Halbleiter-Speichers; im folgenden soll an Hand von Fig. 15 ein weiteres Ausführungsbeispiel der Erfindung erklärt werden.

In Fig. 15 bezeichnen Λ-/_η...Λ/₂₂ Speicherzellen {vvobei allgemein η mal m Zeilen vorhanden sein ■können, während in dem gezeigten Fall nur 4 Zellen vorgesehen sind). In dem Beispiel der Fig. 15 ist die Speicherzelle nach Fig. 11 verwendet; selbstverständlich sind auch andere als diese spezielle Zelle verwendbar. Mit AD₁ und AD₂ sind zwei A"-Adrestenleitungen bezeichnet, mit DL₁ und DL₂ Ziffernleitungen und mit J₀₀ und J₀₁ sowie J₁ und J₂ Stromquellen, die Ströme I_R und I_DS in den Ziffernleitungen im angesteuerten bzw. im nicht-angesteuerten Ζυ-itand erzeugen. I_R stellt einen Strom dar, wie er für einen Schreib- oder einen Lese-Vorgang erforderlich ist, während mit I_DS ein Strom bezeichnet ist, der zur Aufrechterhaltung der gespeicherten Inhalte der mit der nicht-angesteuerten Ziffernleitung und der ange-Iteuerten A'-Adreßleitung verbundenen Speicherzellen benötigt wird. 7"_3O... T₃₃ sind Transistoren zur An-Iteuerung der Ziffernleitungen, wobei die Basisanschlusse dieser Transistoren die K-AdreßanschlusM >', und V₂ bilden, an denen die Spannungen zur An Steuerung der V-Adressen liegen. Die Speicherzelle: M₁,... M₂₂ werden durch Anlegen einer Spannung ai eine der A'-Adreßleitungen AD_x und AD, sowie eim der K-Adreßanschlüsse Y₁ und Y₂ angesteuert. Dk Stromquellen ./, und J₂ sind über Diodenpaare D₃₀ D₃₁ und D₃₂, D₃₃ an die Ziffernleilungen DL₁ bzw DL₂ angeschlossen. Die Steuertransistoren 7„,, T₃ « und r_32; T₃₃ für die V'-Adresse werden durch die HoIu der an ihren Basisanschlüs,.sen K₁ bzw. V₁ liegender V-Adreßspannung gesteuert. Das Bezugspotential wird durch eine Spannung V_m bestimm!, die an dei Basis ernes Transistors 7'₃₄ liegt, uer an die jeweiligen ■■ Emitter angekoppelt ist. Transistoren 7',₅ und /„sind mit ihren Emitterelektroden an die Emitter de: Transistoren 7'₃₀bis T₃₃ angeschlossen, die mit den jeweiligen /Uffernleitungen verbunden sind; abhangiiz davon. ob die an ihren Basiselektroden liegenden Spannungen V_wu und V_WI größer oder kleiner sind als die an den J-Adreßanschlüssen V₁ und Y_n liegenden Spannungen, verhindern die Transistoren 7„ und 7. „.'dab der Strom l_R von den Stromquellen J_ou und J_tn ubei eine der angesteuerten Ziffernleitungen fließt, um dauurch einen Schreibvorgang der Speicherzelle zu bewirken. Weitere Transistoren 7 J₇ und T₃₁₁ bilden einen Leseverstärker, wobei die gespeicherten Inhalte der angesteuerten Speicherzelle aus dem Wert der KoI-iektor-Ausgangsspannungen V_m und F₀₁₁ dieser transistoren gelesen werden. Ein Transistor 7 „ dient üdzu, die an seiner Basis zugeführte Spannung V_n festzuhalten, so daß die Spannungen an der Anoden se.te der Diodenpaare D₃₀, D₃, und D₃,. D₃-, und da-

'η negativer Richtung aussch.eilen können.

Um uen Leistungsbedarf des Halbleiter-Sp.ici.crzu reduzieren, ist es zweckmäßig, daß die Strom₄uei-

_{S li}

erU

_{1 und} J_{2 keinen}

_{4 liefern wenn samI}.

„„. υ·* -1-»·"'j Hainen oiiuiii nciern. wenn saun-"ehe Speicherzellen M₁₁... M„ in der Matrix >,ch im nicht-angesteuerten Zustand befinden, sondern nur wanrend der angesteuerten Periode Strom fließt. Da jedoch eine Stromunterbrechung während der nichtangesteuerten Periode die gespeicherten Inhalte zerstören wurde, !st ein minimaler Strom zum Halten des Speichers erforderlich. Als derartige minimale Strome dienen die Ströme I_{Sl un}d 7_J2, die durch die Widerstände A₅₁ und Ä_S2 fließen, zu denen noch Hilfsstrome zur Vermeidung eines Fehlbetriebs hinzutreten, wie ■ m folgenden erläutert wird. Fails die Stromquellen J₁ und J₂ stets Strom liefern, sind die Ströme L₁ und Jh unnötig Die durch die Wioerstände R_D01, R_DU. «D02 und K₀₁₂ fließenden Ströme /„., /„,, /„. und bilden die Hilfsströme, die einen Fehlbetrieb der Speicherzelle verhindern, der dadurch auftritt, daß bei einer Änderung der gespeicherten Inhalte in den mit den Ziffernleitungen DL₁ und DL₂ verbundenen Speicherzellen die durch das Diodenpaar D₃₀, D₃₁ H er D₃₂, D₃₃ fließenden Ströme unabgeglichen werde" und die sich ergebende Spannungsdifferenz auf den Ziffernleitungen erscheint

Im folgenden soll die Arbeitsweise der Schaltung naen der obigen Ausführungsform beschrieben weraen. ts sei angenommen, daß in den jeweüigen Speicherzellen die Transistoren Q_n, Q₀₂, ^₀₃ und" _ßo4 einsind (was eine »1« darstellt) während die η η ^en ^¹¹' ^¹²' on ^und Qu ausgeschaltet sind, (JaU ein Lese- und Schreib-Vorgang in der Spei-

2 i 4 7 8 3 3

eheizelic /H₁₁ uuicri Ansteuern uer A-Aurel.Menuiig ,-1D₁ und des ι -Adrebanschiusses V₁ erfolgt. Bei spiele lur die vveiienioiinen uer spannung an vei scluedenen ι eilen der Schaltung in dem Fall, dais uei gespeicherte iiinaii aus der Spcicneizelle /Vi₁, gelesen _ wird. Miid in ι ig. In veiarisciiauiiciu. in hig. m uezeichnei \, ciwii Zustand, in eiern weder die A-Adresse noch die !'-Adresse angesteuert ist, .'>„, den Zusianu, in dem nur die ) -Adresse ausgewann isi, und Λ. aen /Cusumd. in nein sowohl die A-Adresse ^; als auch die ) -.v.iiesse ausgewumi Mild, ü.n. den LesezusUtnd. Viii .'),; und .V. sind Üoeigaugs/usumde zwischen neu oixuerwaiinten Zustanden bezeichnet. Süll nun der nicin-angesteuerie Zustand S_n, in uei, Zustand \,. in dem nur die ι-Adresse ausgewahii ·. isi. liuich Anheben der an ucr Klemme Y. iiegendei. Spannung i ,, ge mal.' Fig. 1 ti überfuhrt werden, Su »■erden die i lunsistoren 1 -_i{l und 7\, leitend gemaern, wahrend die kolicktorspannungcn P_cul unei I \ -_i; dei Transistoren \j_ii: ,und Q₁₁ sowie die Spannungen l_t.-_,,,,, und I _f._n , [ aul den Ziffernieitungen abgesenkt werden. Wird nun eine Spannung \\_i auf der Adreßieitung AI)₁ walirenu uei Lesepeiiode .V, angehoben, so wiru der Trmisisun i ₃ leitend, die impedanzwerie der iibengenanntu) mit den Koliekiorelektroden dei ^J. 'i'ransistoren i>,,, und Q_n verbundenen geschalteten impedan/eieiaeiHc weiden leduziert. undilie Koliek loispannungen ι _Ojl und 1_Γ1, sowie die Spannung '''AZ)Ui ^;lul ^^ei Zilfernleiiung werden angehoben. Die Zilfernleitungs-Spannung If₀₁₁ ändert sich jedoch J< nicht, da dei liansisior Q₁. ausgeschalte! ist Dementsprechend wird die Änderung in der Ziffernlcitungsspannung t· _{f oul} mil der Bezugsspannung R_rej ai; der Basis des Tiansisiors T--, des Leseverstärkers verglichen und die Kollektor-Ausgangsspannung Γ,,, y. dieses Transistors wird hoch. d.h. der Zustand »i> wird gelesen. Während die Bezugsspaunung \'_rr, g^- iPiäi?. Fig. !'.! au;" - 1.80 Voll liegt, wird die wesentli ehe Bezugsspannung wegen des Vorwäns-Spannungsabfalls zwischen Basis und Emitter de.- Tiansi- ■»■ >,tors T₁₇ (gewöhnlich etwa 0,7 Volt) ungefähr —2.5 Volt und liegt /wischen den Ziffernleitungs-Spannungen V_£/)U1 und 1'/.Q₁₁. Da während der Lesepenode beide Koliekiuispannungen l'_l01 und V_Cir. den Ba- :.is-Emitier-Spai>nangsabfail (die Schwelienspan- 4;· nung) der Traii.-isioren Q._t und Q._r bezüglich der Ziiiernieitungs-Spannung V_Fl)]l nicht überschreiten, sind die Transistoiei, Q₁₁ und Q₁, niemals leitend, und dii jcspeic'nerien inhalte werden nicht zerstört. Du Spannung deL Ztiiernleitungen DL₁, die mit dem an- .y deren Emitter des entsprechenden Transistors T,- bzw. T₃₈ des gleichen Verstärkers verbunden sind, ist hoch genug, so daß sie kein Hindernis für das Lesen der Speichel zelle M_n bildet.

Fig. 17 ist ein Betriebsdiagramm der Wellenform an verschiedenen Teilen der Schaltung nach Fig. 15 während der Schreibperiode. Die Ansteuerung der Speicherzelle zum Schreiben erfolgt ganz genauso wie in dem oben beschriebenen Fall des Lesens, und die Bezeichnungen entsprechen denen der Fig. 16. Ein öc Unterschied besteht darin, daß in einer Schreibperiode S_w, die der Leseperiode S_r entspricht, das Sememen in emei ichreiooeiehlsperiode ^_1n. erfolgt. Genauer gesagt wad in der ächreibbeiehisperiode S_wr eine an der basis des lran.->ibtors 7-_l5 liegende Spannung 1-₁₁₍| zum Scnreibi'n in der Speicherzelle /VZ₁₁ angehoben. Dadurch uoeisehienet die Ziiiernieiningsspannung i_f(,(ii ^olL" Speicnei haltespaniumg l_//s, die »hin«- uiKi >'Aus«-zLustande der liansistoien O₁₁₁ und ςν_π Keinen sicn um, unu die gespeicherten inhalte weiden linemen.

r ig. ίΛ zeigi. Liner der /Leu aufgetragen, die Spannuiigspegei dei .^peienerzehe und die Zifiernleiiungsspannungeu, cue den Ziliei ineilungen DL-. wanrend dei i,esi_- oder i>cnreibperiode der Speicher/·,-ik M₁, zugeordnet sind. Die Spanuaiig der Zifiernienungen I)L, entspncm uei SumnK aus einer Spannung, die Sien innen .-vozienen des \ 01 wärts-Spannungsabfalls zwisci.en Basis und ii.maici ^es Transistors /-- von der iiaitespannung i _(i ergii/i, und dem Spamiungsabiah an den Dioden D_r ιωοι¹ D_3} in Durciiiai.irichlung. Diese äumuienspannung ist so eingesielli. dal.i sie utiei der Spannung V_/;,ni auf der Zifiernieilung DL, iiegi. Die Tiansistoreii / ₎₇ und 7 ,„. die mn ihren Emitieielektroden an die Ziflernleitungen angeschiwsscn sinu. werden de.uentsprechend ηκ-11-ieilend geiiaiten. Dache KoiieKivKspanuungcn l'₍,._; und i _c-_ll4 der Speichel zeilen /Vi _P und M^- so gewann sind, dal.) sie die Vorwärls-Spaiinung zwischen Basis und Lmittei dei Iransisuuen Q_n-. und Q_w .^%e/ugiicli der Ziüernicuungsspaiuiung i'_Flrr nieh; überschreiten, weiden die gespeicherten lnhalie der Speicher/eilen Λ;_ρ und Λί-, weder beim i..e-en aus noch beim Sehieiben in eier Speicherzelle Λ/... /erstori.

Die KoiieKiorspannung i _C._()J der Speieüerzeh·. Λ·/_ι; neigt dazu, auf Gi und eines Anstiegs in der Adressenspannung i _V1 ebenso anzusteigen wie die andere RoI-Ie kiorspannung i <■·,,. Da jedoch die Spannung !>;,,,; an einer der Ziffernieitungen D₁ - ebenfalls steigt, erhöht sien die Kamodenspannung der Diode U_}:. und dahei wird eier Strom l_DS aus der Stromquelle .'",, der in eine der Emitterelektroden des Haltetransistors T-,, geflossen ist, so geschaltet, uaß er durcii die Diode D,_: in die Speicherzelle .Vi₁₂ j ließt. Obwohl der Widerstandswert des Lastwidersiandes im Kollektorkreis des Transistors Q,_r, aer Speicnerzelle M₁-, verhältnismäiiig gering ist. da sich cnese Zelle weder in einei Lese- noch in einer Schreibperiode befindet, erzeugi der Strom /_Ds an dem Lastwiderstand einen Spannungsabiall. der einen wesentlichen Anstieg :n dei Spannung V _Cü- unterdruck!.

In der vorstehenden Besenreibung konkreter Aus fuhrungsbeispiele der Erfindung sind die variabler Impedanzen aus geeigneten Kombinationen von Wi dersiänden und Dioden oder von Widerstanden unc Transistoren aufgebaut. Die Erfindung beschränk sich jedoch nicht auf derartige geschaltete Impedan zen. Vielmehr können auch variable Zweipol-Impe danzelemente, etwa vom pnpn-Typ wie Feideffekt transistoren od.dgl., verwendet werden. Die Technil nach der vorliegenden Erfindung ist in ähnliche Weise auch bei einer Speicherzelle anwendbar, die mi Feldeffekttransistoren arbeitet.

Hierzu 9 Blatt Zeichnungen

Claims (10)

Pate nta nsprüche:

1. Bistabile Speicherzelle mit einem Paar von bezüglich Basis und Kollektor kreuzgekoppelten, jeweils einen Emitter aufweisenden Transistoren, deren Kollektorelektroden über jeweils einen bochohmigen Widerstand an eine Adreß-Spannungsquelle angeschlossen sind und deren Emitterelektroden mit einer Lese/Schreib-Schaltung verbunden sind, dadurch gekennzeichnet, daß zwischen dem Kollektor jedes Transistors (öo> Qi) ^und der Adreß-Spannungsquelle (AD) außerdem eine Serienschaltung aus einem ein/ ausschaltbaren Halbleiterelement (D₁₁, D_n; D₁₃, D₁₄; T₃; D₁₅, D₁₆) und einem niederohmigen Widerstand (Ä_C2; A_C4; R_C6) liegt und daß der hochohmige Widerstand (R_cx; R_cs) mindestens zu dem Halbleiterelement parallelgeschaltet ist.

2. Speicherzelle nach Anspruch 1, ge kennte ichnet durch eine mit den Emitterelektroden der beiden Transistoren (Q₀, Q₁) verbundene erste Emitterstromquelle (J₁, J₂), die den zur Aufrechterhaltung des Speicherzustands der beiden Traniistoren erforderlichen minimalen Emitterstrom liefert, sowie eine ebenfalls mit den Emitterelektroden der beiden Transistoren verbundene zweite Emitterstromquelle (J₀₀, J₀₁), die einen Emitterttrom liefert, der größer ist als der besagte minimale Strom und durch den Emitterkreis eines leitenden Transistors des Paares fließt.

3. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Halbleiterelemente (D₁₁, D₁₂; D₁₃, D₁₄; D₁₅, D₁₆) jeweils in Durchlaßrichtung vorgespannte Dioden sind.

4. Speicherzelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die beiden Halbleiterelemente von einem Transistor (T₃) mit zwei mit den niederohmigen Widerständen (R_C2) in Serie geschalteten Emitterelektroden gebildet sind, daß der Kollektor dieses Transistors (T₃) an eine Potentialquelle und seine Basis an die Adreß-Spannungsquelle (AD) angeschlossen ist.

5. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die beiden hochohmigen Widerstände (R_CI) an die Basis des Transistors (T₃) mit den beiden Emitterelektroden angeschlossen sind (Fig. 10).

6. Speicherzelle nach Anspruch 4, dadurch gekennzeichnet, daß die beiden hochohmigen Widerstände (R_cl) an den Kollektor des Transistors (T₃) mit den beiden Emitterelektroden angeschlossen sind (Fig. 11, 15).

7. Speicherzelle nach einem der Ansprüche 1 bis 6, gekennzeichnet durch ein zwischen die Kollektorelektroden der beiden Transistoren (Q₀, Q₁) des Transistorpaares eingeschaltetes Kopplungs-Impedanzelement (Z_tr) zur Verhinderung 4er Sättigung dieser beiden Transistoren.

X. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, daß das Kopplungs-Impedanzele- §tent ein Paar von antiparallel geschalteten fchottky-Trenndioden (D₁, D₂) umfaßt.

y. Speicherzelle nach Anspruch 7, dadurch gekennzeichnet, daß das Kopplungs-Impedanzeleeicnt ein Widerstand (R_ci) ist.

10. Halbleiterspeicher, der eine Vielzahl von Speicherzellen nach einem der vorhergehenden Ansprüche in einer Matrix aus Zeilen und Spalten umfaßt, gekennzeichnet durch mehrere Adreßleitungen (AD₁... AD_n), die jeweils alle Speicherzellen (M) derselben Matrixzeile an eine gemeinsame Adreß-Spannungsquelle anschließen, sowie mehrere Ziffernleitungs-Paare (DL₁... DL_n), die jeweils die Emitter-Elektroden der Transistoren (Qo, Qi) ^{in den} Speicherzellen (M) derselben Matrixspalte mit einer gemeinsamen Emitter-Vorspannungsquelle verbinden.