DE3779784T2 - Logische schaltung. - Google Patents

Logische schaltung.

Info

Publication number
DE3779784T2
DE3779784T2 DE8787104268T DE3779784T DE3779784T2 DE 3779784 T2 DE3779784 T2 DE 3779784T2 DE 8787104268 T DE8787104268 T DE 8787104268T DE 3779784 T DE3779784 T DE 3779784T DE 3779784 T2 DE3779784 T2 DE 3779784T2
Authority
DE
Germany
Prior art keywords
type
output signal
output
transistor
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE8787104268T
Other languages
English (en)
Other versions
DE3779784D1 (de
Inventor
Hiroyuki Hara
Yasuhiro Sugimoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of DE3779784D1 publication Critical patent/DE3779784D1/de
Publication of DE3779784T2 publication Critical patent/DE3779784T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf eine logische Schaltung, die einen logischen Betriebsteil, bestehend aus MOS-Transistoren eines ersten und eines zweiten Typs zur Durchführung einer logischen Operation an Eingangssignalen; einen Ausgangssteuerteil mit ersten und zweiten MOS-Transistoren des ersten Typs; und einen Ausgangsteil, bestehend aus ersten und zweiten bipolaren Transistoren, umfaßt, von denen der erste bipolare Transistor so angeschlossen ist, daß er leitend durch ein vom logischen Betriebsteil geliefertes Ausgangssignal gesteuert wird, und wobei der zweite bipolare Transistor so angeschlossen ist, daß er leitend von dem vom Source-Potential des ersten MOS-Transistors des ersten Typs gelieferten Ausgangssignal gesteuert wird, wobei der erste und der zweite bipolare Transistor in Reihe zwischen eine Leistungsversorgungsklemme und eine Erdklemme zur Lieferung des Ergebnisses der logischen Operation der Eingangssignale geschaltet sind, und wobei der Übergang der in Reihe geschalteten bipolaren Transistoren die Ausgangsklemme der logischen Schaltung ist; wobei der zweite MOS-Transistor des ersten Typs leitend durch das vom logischen Steuerteil gelieferte Ausgangssignal gesteuert wird, und die ersten und zweiten MOS-Transistoren des ersten Typs in Reihe zwischen die Ausgangsklemme und die Erdklemme geschaltet sind.
  • Eine derartige Logikschaltung ist aus dem Dokument EP-A-0 099 100 bekannt. Eine weitere Logikschaltung ist im Dokument EP-A-0 212 004 beschrieben, fällt jedoch unter Artikel 54(3) EPC.
  • Üblicherweise hat es einige Probleme bei logischen Schaltungen, wie etwa bei NAND-Schaltungen, gegeben. Fig. 1 zeigt eine logische Schaltung, bestehend aus CMOS-Transistoren, d.h., bestehend aus einem NAND-Betriebsteil 1 mit Doppeleingang und zwei in Reihe geschalteten Inverterschaltungen 3 und 5.
  • Der NAND-Betriebsteil 1 besteht aus einem Paar von MOS-Transistoren 7 mit P-Kanal (im folgenden jeweils als PMOS-Transistor bezeichnet), sowie aus MOS-Transistoren 9 und 11 mit N-Kanal (im folgenden jeweils als NMOS-Transistor bezeichnet), und aus dem PMOS-Transistor 13 sowie aus den NMOS-Transistoren 15 und 17, die zwischen die Leistungsversorgungsquelle (VDD) und Erde geschaltet sind und die logische NAND-Verknüpfung der an die Eingangsklemmen A und B angelegten Eingangssignale durchführen.
  • Die Inverterschaltung 5 besteht aus einer Ausgangsstufe des NAND-Betriebsteils 1 und liefert an der Ausgangsklemme C nach seiner Verstärkung das Ergebnis der vom NAND-Betriebsteil 1 durchgeführten Operation.
  • Wenn die NAND-Schaltung nur aus den in der oben beschriebenen Weise geschalteten CMOS-Transistoren besteht, zeigen sich die Vorteile der CMOS-Transistoren in der Verringerung des Leistungsverbrauchs. Da jedoch andererseits der Transferleitwert des MOS-Transistors im Vergleich zu demjenigen des bipolaren Transistors klein ist, wird die Stromtreiberfähigkeit bzw. -leistung gering, mit der Folge, daß ein Hochgeschwindigkeitsbetrieb nur schwer durchzuführen ist, wenn die Belastungskapazität erhöht wird.
  • Um den genannten Nachteil zu überwinden, wird das Stromtreibervermögen dadurch erhöht, daß die Größe der MOS-Transistoren in der Ausgangsstufe in Übereinstimmung mit den Bedingungen der Belastungskapazität groß gemacht wird, so daß in der NAND-Schaltung gemäß dem Stande der Technik der Hochgeschwindigkeitsbetrieb durchgeführt werden kann. Aber auch in diesem Falle führt die Lösung des Standes der Technik zu einer viel Platz beanspruchenden Schaltung, die sich als Hindernis erweist, insbesondere im Hinblick auf die Verwirklichung einer weiteren Miniaturisierung bei integrierten Schaltungen.
  • Wenn die NAND-Schaltung weiter nur aus bipolaren Transistoren aufgebaut wird, kann das Stromtreibervermögen zur Sicherheit erhöht werden. Jedoch versucht der Strom auch im Dauerzustand durch die Schaltung zu fließen, wodurch der Leistungsverbrauch erhöht wird.
  • Obgleich der Leistungsverbrauch in gewisser Weise durch Aufbauen der logischen Schaltung nur mit CMOS-Transistoren reduziert werden kann, wie oben beschrieben wurde, wird es schwierig, eine große Stromtreiberleistung aus miniaturisierten Schaltungen zu erhalten.
  • Wenn die logische Schaltung andererseits nur aus bipolaren Transistoren aufgebaut wird, ergibt sich eine Erhöhung des Leistungsverbrauchs, d.h. daß in diesem Falle eine Antinomie auftritt. Es wird daher unmöglich, die Stromtreiberleistung ohne Vergrößerung des Schaltungsaufbaus, aber gleichzeitiger Verringerung des Leistungsverbrauchs zu erhöhen.
  • Es ist somit ein Ziel der vorliegenden Erfindung, eine Logikschaltung zu schaffen, die in der Lage ist, die Stromtreiberleistung ohne Vergrößerung des Schaltungsaufbaus bei gleichzeitiger Verringerung des Leistungsverbrauchs zu erhöhen.
  • Ein weiteres Ziel der vorliegenden Erfindung besteht in der Schaffung einer Logikschaltung, die bei reduziertem Leistungsverbrauch eine Hochgeschwindigkeitsoperation auch dann durchführen kann, wenn die Kapazität der Belastung erhöht wird.
  • Gemäß einem Aspekt der Erfindung ist die eingangs definierte logische Schaltung dadurch gekennzeichnet, daß der Ausgangssteuerteil aufweist: eine Inverterschaltung zum Invertieren des vom logischen Betriebsteil gelieferten Ausgangssignals, sowie einen dritten bipolaren Transistor, der zwischen die Leistungsversorgungsklemme und die Erdklemme geschaltet ist und von dem von der Inverterschaltung gelieferten Ausgangssignal leitend gesteuert wird; einen dritten MOS-Transistor des ersten Typs, der zwischen die Ausgangsklemme und die Erdklemme geschaltet ist und vom Emitterpotential des dritten bipolaren Transistors leitend gesteuert wird; einen vierten MOS-Transistor des ersten Typs, der von dem vom logischen Betriebsteil gelieferten Ausgangssignal leitend gesteuert wird; wobei der vierte MOS-Transistor (45) des ersten Typs zwischen den Emitteranschluß des dritten bipolaren Transistors und die Erdklemme geschaltet ist; und wobei der erste MOS-Transistor des ersten Typs von dem von der Inverterschaltung gelieferten Ausgangssignal leitend gesteuert wird.
  • Gemäß einem weiteren Aspekt der Erfindung ist die anfangs definierte logische Schaltung dadurch gekennzeichnet, daß der Ausgangssteuerteil aufweist: einen Inverterschaltungsteil zum Invertieren des vom logischen Betriebsteil gelieferten Ausgangssignals, sowie einen dritten bipolaren Transistor, der zwischen die Leistungsversorgungsquelle und die Erdklemme geschaltet ist und von dem vom logischen Betriebsteil gelieferten Ausgangssignal leitend gesteuert wird; einen dritten MOS-Transistor des ersten Typs, der zwischen die Ausgangsklemme und die Erdklemme geschaltet ist und von dem vom dritten bipolaren Transistor gelieferten Emitterpotential leitend gesteuert wird; einen zweiten MOS-Transistor des ersten Typs, der von dem von der Inverterschaltung gelieferten Ausgangssignal leitend gesteuert wird; und einen vierten MOS-Transistor des ersten Typs, der von dem von der Inverterschaltung gelieferten Ausgangssignal leitend gesteuert wird; wobei der vierte MOS-Transistor des ersten Typs zwischen den Emitteranschluß des dritten bipolaren Transistors und die Erdklemme geschaltet ist; während der erste MOS-Transistor des ersten Typs von dem vom logischen Betriebsteil gelieferten Ausgangssignal leitend gesteuert wird; und wobei der erste bipolare Transistor vom Ausgangssignal der Inverterschaltung leitend gesteuert wird.
  • Zum besseren Verständnis der Erfindung und zur Veranschaulichung der Art und Weise, wie die Erfindung in dei Praxis umgesetzt werden kann, wird nunmehr beispielshalber auf die beigefügten Zeichnungen Bezug genommen.
  • Fig. 1 zeigt eine logische NAND-Schaltung mit Doppeleingang, gemäß dem Stande der Technik;
  • Fig. 2 zeigt eine Ausführungsform der logischen NAND-SChaltung gemäß der vorliegenden Erfindung;
  • Fig. 3 stellt das Ansprechdiagramm zwischen Eingangssignal und Ausgangssignal der NAND-Schaltung der Fig. 2 dar;
  • Fig. 4 stellt die Kennlinie der Beziehung zwischen einer niederpegeligen Ausgangsspannung VoL und einem niederpegeligen Ausgangsstrom IoL der Schaltung der Fig. 2 dar;
  • Fig. 5 stellt die Kennlinie der Beziehung zwischen einer hochpegeligen Ausgangsspannung VoH und einem hochpegeligen Ausgangsstrom IoH der Schaltung der Fig. 2 dar; und
  • Fig. 6 zeigt eine weitere Ausführungsform der Nand-Schaltung gemäß der vorliegenden Erfindung.
  • Fig. 2 zeigt eine Ausführungsform der logischen NAND-Schaltung gemäß der vorliegenden Erfindung, die einen NAND-Betriebsteil 21, einen Ausgangsteil 23 und einen Ausgangssteuerteil 25 umfaßt.
  • Der NAND-Betriebsteil 21 besteht aus den PMOS-Transistoren 27 und 29 und den NMOS-Transistoren 31 und 33. Die Gateanschlüsse bzw. Elektroden der PMOS-Transistoren 27 und 29 sind an entsprechende Eingangsklemmen IN 1 und IN 2 über entsprechende Eingangsschutzwiderstände R, R angeschlossen, wobei ihre Source-Elektroden an die Leistungsversorgungsquelle VDD angeschlossen sind, während ihre Drain-Elektroden miteinander verbunden sind.
  • Die Gate-Elektrode der NMOS-Transistoren ist über Eingangsschutzwiderstände R, R an jede der Eingangsklemmen IN 2 angeschlossen, während jeder der NMOS-Transistoren miteinander in Reihe zwischen die Drain-Elektrode des PMOS-Transistors 27 und Erde geschaltet ist. Der NAND-Betriebsteil 21 führt logische NAND-Verknüpfungen der an die Eingangsklemmen IN 1 und IN 2 angelegten Eingangssignale durch und liefert das Signal dieser Operationen an die Ausgangsklemme 35.
  • Der Ausgangsteil 23 weist zwei NPN-Bipolartransistoren 27 und 39 auf (die im folgenden jeweils als Bi-NPN-Transistoren bezeichnet werden) und in einer Totem-Pole-Schaltung angeschlossen sind. Der Bi-NPN-Transistor 37 ist mit seiner Basiselektrode an die Ausgangsklemme 35 der NAND-Betriebsschaltung angeschlossen; seine Kollektorelektrode ist an die Leistungsversorgungsquelle VDD angeschlossen; und sein Emitter ist mit der Ausgangsklemme AUS verbunden, die an eine hier nicht dargestellte Last angeschlossen werden soll. Der Bi-NPN-Transistor 39 ist jeweils mit seinem Kollektor an die Ausgangsklemme AUS und mit seinem Emitter an Erde angeschlossen.
  • Der Ausgangssteuerteil 25 umfaßt eine Inverterschaltung 41, einen Bi-NPN-Transistor 43 und vier NMOS-Transistoren 45, 47, 49 und 51. Die Inverterschaltung 41 ist in Reihe zwischen die Leistungsversorgungsquelle VDD und Erde geschaltet und umfaßt den PMOS-Transistor 53 und den NMOS-Transistor 55, deren Gate-Elektrode jeweils an die Ausgangsklemme 35 angeschlossen ist. Der Bi-NPN-Transistor 43 ist mit seinem Basisanschluß an die Drain-Elektrode des PMOS-Transistors 53 und mit seinem Kollektoranschluß an die Leistungsversorgungsquelle VDD angeschlossen. Der NMOS-Transistor 45 ist mit seiner Gateklemme an die Ausgangsklemme 35, mit seiner Drainelektrode an die Emitterelektrode des Bi-NPN-Transistors 43 und mit seiner Source-Elektrode an Erde angeschlossen. Der NMOS-Transistor 47 ist mit seiner Gate-Elektrode an den Emitter des Bi-NPN-Transistors 43, mit seiner Drain-Elektrode an die Ausgangsklemme AUS und mit seiner Source-Elektrode an Erde angeschlossen.
  • Der NMOS-Transistor 47 ist so geschaltet, daß er es durch Fließen eines Stromes von der Ausgangsklemme AUS nach Erde ermöglicht, daß die Ausgangsklemme AUS im niederpegeligen Zustand der Ausgangsklemme AUS zum Erdpotential wird. Der NMOS-Transistor 47 muß nicht unbedingt groß sein, was von seiner Anwendung abhängt. Mit anderen Worten wird der NMOS-Transistor 47 normalerweise groß bemessen, um den Strom IoL zu erhöhen; doch dient dies grundsätzlich dazu, dem Ausgangssignal die Funktion des Erdpegels zu ermöglichen.
  • Der NMOS-Transistor 49 ist mit seiner Gate-Elektrode an den Basisanschluß des Bi-NPN-Transistors 43 angeschlossen; seine Drain-Elektrode ist mit der Ausgangsklemme AUS verbunden; und seine Source-Elektrode ist an den Basisanschluß des Bi-NPN-Transistors 39 angeschlossen. Der NMOS-Transistor 51 ist mit seiner Gate-Elektrode an die Ausgangsklemme 35 angeschlossen; seine Drain-Elektrode ist mit dem Basisanschluß des Bi-NPN-Transistors 39 verbunden; und seine Source-Elektrode ist an Erde gelegt. Der in dieser Weise aufgebaute Ausgangssteuerteil 25 dient zur Steuerung der EIN- und AUS-Zustände des Bi-NPN-Transistors 39 und des NMOS-Transistors 47 entsprechend dem von der Ausgangsklemme 35 angelegten Signal.
  • Die Betriebsweise der NAND-Schaltung gemäß der vorliegenden Erfindung wird nachfolgend beschrieben.
  • Wenn Eingangssignale mit jeweils hohem Pegel an die Eingangsklemmen IN 1 und IN 2 angelegt werden, werden die PMOS-Transistoren 27 und 29 nichtleitend gemacht, während die NMOS-Transistoren 31 und 33 leitend gemacht werden. Dadurch wird die Ausgangsklemme 35 niederpegelig, was wiederum den Bi-NPN-Transistor 37 wie auch die NMOS-Transistoren 45 und 51 nichtleitend macht. Darüber hinaus wird der die Inverterschaltung 41 bildende PMOS-Transistor 53 leitend gemacht, während der NMOS-Transistor 55 nichtleitend gemacht wird. Infolgedessen wird der Basisanschluß des Bi-NPN-Transistors 43 hochpegelig, und sowohl die Bi-NPN-Transistoren 43 und 47 als auch der Bi-NPN-Transistor 47 werden leitend gemacht. Dabei geht die Gate-Elektrode des NMOS-Transistors 49 auf hohen Pegel und wird leitend. Infolgedessen fließt ein Strom von der an die Ausgangsklemme AUS anzuschließenden Last zum Basisanschluß des Bi-NPN-Transistors 39, wodurch dieser leitend wird.
  • Demzufolge fließt ein Strom von der Last durch den Bi-NPN-Transistor 39 und den NMOS-Transistor 47 nach Erde, und das Potential der Ausgangsklemme AUS wird auf Erdpotential herabgesetzt, mit der Folge, daß das Potential an der Ausgangsklemme AUS niederpegelig wird. Dies bedeutet, daß wenn hochpegelige Eingangssignale an die Eingangsklemmen IN 1 und IN 2 angelegt werden, ein niederpegeliges Signal von der Ausgangsklemme AUS geliefert wird.
  • Wenn andererseits ein niederpegeliges Eingangssignal an eine der Eingangsklemmen IN 1 oder IN 2 angelegt wird, wird irgendeiner der PMOS-Transistoren 27 und 29 leitend und irgendeiner der NMOS-Transistoren 31 und 33 nichtleitend gemacht, so daß die Ausgangsklemme 35 hochpegelig wird. Dementsprechend wird der PMOS-Transistor 53 nichtleitend gemacht, während der NMOS-Transistor 45 leitend gemacht wird, was den Bi-NPN-Transistor 43 und den NMOS-Transistor 49 nichtleitend macht.
  • Da andererseits die Ausgangsklemme 35 hochpegelig wird, wird der Bi-NPN-Transistor 37 leitend gemacht. Dies wiederum macht die NMOS-Transistoren 45 und 51 leitend, so daß sowohl die Gate-Elektrode des NMOS-Transistors 47, als auch die Gate-Elektrode des Bi-NPN-Transistors 39 jeweils niederpegelig werden, während der NMOS-Transistor 47 und der Bi-NPN-Transistor 39 nichtleitend gemacht werden. Entsprechend fließt ein Strom von der Leistungsversorgungsquelle VDD zu der an die Ausgangsklemme AUS anzuschließenden Last, so daß das Potential an der Ausgangsklemme AUS bis in die Nähe der Leistungsversorgungsspannung erhöht wird, und das Potential der Ausgangsklemme AUS hochpegelig wird. Kurz gesagt wird im Falle, daß ein niederpegeliges Eingangssignal an irgendeine der Eingangsklemmen IN 1 und IN 2 angelegt wird, ein hochpegeliges Ausgangssignal an der Ausgangsklemme AUS geliefert. Entsprechend kann in dieser Schaltung die NAND-Operation durchgeführt werden.
  • Fig. 3 zeigt das Simulationsergebnis zwischen dem Eingangssignal und dem von der NAND-Schaltung der Fig. 2 erhaltenen Ausgangssignal. In Fig. 3 beträgt die Zeitdauer T&sub1;, während der das Eingangssignal auf die Hälfte des Potentials der Eingangsamplitude erhöht und das Ausgangssignal auf die Hälfte des Potentials der Ausgangsamplitude verringert wird, 3.0 nsec, während die Zeitdauer T&sub2;, während der das Eingangssignal auf die Hälfte des Potentials der Eingangsamplitude verringert und das Ausgangssignal auf die Hälfte des Potentials der Ausgangsamplitude erhöht wird, 3.5 nsec beträgt. Dies bedeutet, daß Hochgeschwindigkeits-NAND-Operationen durchgeführt werden können.
  • Die Fig. 4 und 5 stellen jeweils die Stromtreiberleistung der NAND-Schaltung der Fig. 2 dar. Fig. 4 gibt nämlich den charakteristischen Verlauf der Spannung VoL zum Strom IoL wieder. Wie aus der Kennlinie hervorgeht, geht die Stärke des Stromes IoL auf 25 mA, wenn die Spanung VoL = 0.5 V ist. Fig. 5 zeigt den charakteristischen Verlauf der hochpegeligen Spannung VoH in Bezug auf den hochpegeligen Strom IoH. Wie sich aus dieser Kennlinie ergibt, geht die Stärke des Stromes IoH auf 100 mA, wenn die Spannung VoH 2.8 V beträgt. Dies zeigt, daß ein ausreichender Wert sowohl in Bezug auf die Spannung VoL, als auch auf den Strom IoL erzielt werden kann, wodurch eine hohe Stromtreiberleistung verwirklicht wird. Da weiter im Beharrungszustand kein Strom durch die gemäß der vorliegenden Erfindung aufgebaute Schaltung fließt, kann auch der Leistungsverbrauch herabgesetzt werden.
  • Fig. 6 zeigt eine weitere Ausführungsform der NAND-Schaltung gemäß der vorliegenden Erfindung. Bei dieser Ausführungsform ist die aus den CMOS-Transistoren bestehende Inverterschaltung 41 zwischen die Ausgangsklemme 35 des NAND-Betriebsteils 21 und den Basisanschluß des Bi-NPN-Transistors 37 im Ausgangsteil 23 angeschlossesn, während die Ausgangsklemme 35 direkt an den Basisanschluß des Bi-NPN-Transistors 33 angeschlossen ist, um eine UND-Operation durchzuführen. Mit dieser Struktur kann die Schaltung als Ganze die gleiche NAND-Funktion durchführen wie diejenige der Fig. 2. Bei dieser zweiten Ausführungsform sind die gleichen Bezugszeichen mit den gleichen Schaltungstelementen wie die der in Fig. 2 dargestellten ersten Ausführungsform verbunden.
  • Wie in Bezug auf die obigen Ausführungsformen gemäß der vorliegenden Erfindung beschrieben, kann eine hohe Stromtreiberleistung bei dennoch verringertem Leistungsverbrauch erzielt werden, ohne die Schaltung groß zu machen, weil die logische NAND-Verknüpfung der Eingangssignale in einer NAND-Schaltung erfolgt, die so aufgebaut ist, daß die Ausgangsstufe aus bipolaren Transistoren besteht und leitende sowie nichtleitende Zustände der bipolaren Transistoren entsprechend dem Ergebnis der Operation im logischen Betriebsteil gesteuert werden.

Claims (4)

1. Logische Schaltung, umfassend:
- einen logischen Betriebsteil (21), bestehend aus MOS-Transistoren eines ersten und eines zweiten Typs zur Durchführung einer logischen Operation an Eingangssignalen;
- einen Ausgangssteuerteil (25) mit ersten und zweiten MOS-Transistoren (49, 51) des ersten Typs; und
- einen Ausgangsteil (23), bestehend aus ersten und zweiten bipolaren Transistoren (37, 39), von denen der erste bipolare Transistor (37) so angeschlossen ist, daß er leitend durch ein vom logischen Betriebsteil (21) geliefertes Ausgangssignal gesteuert wird, und wobei der zweite bipolare Transistor (39) so angeschlossen ist, daß er leitend von dem vom Source-Potential des ersten MOS-Transistors (49) des ersten Typs gelieferten Ausgangssignal gesteuert wird, wobei der erste und der zweite bipolare Transistor (37, 39) in Reihe zwischen eine Leistungsversorgungsklemme (VDD) und eine Erdklemme zur Lieferung des Ergebnisses der logischen Operation der Eingangssignale geschaltet sind, und wobei der Übergang der in Reihe geschalteten bipolaren Transistoren die Ausgangsklemme (AUS) der logischen Schaltung ist;
-wobei der zweite MOS-Transistor (51) des ersten Typs leitend durch das vom logischen Steuerteil (21) gelieferte Ausgangssignal gesteuert wird, und die ersten und zweiten MOS-Transistoren (49, 51) des ersten Typs in Reihe zwischen die Ausgangsklemme (AUS) und die Erdklemme geschaltet sind;
dadurch gekennzeichnet, daß der Ausgangssteuerteil (25) aufweist:
-eine Inverterschaltung (41) zum Invertieren des vom logischen Betriebsteil (21) gelieferten Ausgangssignals, sowie einen dritten bipolaren Transistor (43), der zwischen die Leistungsversorgungsklemme (VDD) und die Erdklemme geschaltet ist und von dem von der Inverterschaltung (41) gelieferten Ausgangssignal leitend gesteuert wird; einen dritten MOS-Transistor (47) des ersten Typs, der zwischen die Ausgangsklemme (AUS) und die Erdklemme geschaltet ist und vom Emitterpotential des dritten bipolaren Transistors (43) leitend gesteuert wird; einen vierten MOS-Transistor (45) des ersten Typs, der von dem vom logischen Betriebsteil (21) gelieferten Ausgangssignal leitend gesteuert wird; wobei der vierte MOS-Transistor (45) des ersten Typs zwischen den Emitteranschluß des dritten bipolaren Transistors (43) und die Erdklemme geschaltet ist; und
-wobei der erste MOS-Transistor (49) des ersten Typs von dem von der Inverterschaltung (41) gelieferten Ausgangssignal leitend gesteuert wird.
2. Logikschaltung, die aufweist:
-einen logischen Betriebsteil (21), bestehend aus MOS-Transistoren des ersten und zweiten Typs zur Durchführung einer logischen Operation an Eingangssignalen;
-einen Ausgangssteuerteil (25), der erste und zweite MOS-Transistoren (49', 51') des ersten Typs aufweist; und
-einen Ausgangsteil (23), der aus ersten und zweiten bipolaren Transistoren (37, 39) besteht, wobei der zweite bipolare Transistor (39) zur leitenden Steuerung durch das vom Source-Potential des ersten MOS-Transistors (49') des ersten Typs gelieferte Ausgangssignal angeschlossen ist, der erste und der zweite bipolare Transistor (37, 39) in Reihe zwischen eine Leistungsversorgungsklemme (VDD) und eine Erdklemme zur Lieferung des Resultates der logischen Operation der Eingangssignale angeschlossen ist, und wobei der Übergang der in Reihe geschalteten bipolaren Transistoren die Ausgangsklemme (AUS) der Logikschaltung bildet;
-wobei der erste und zweite MOS-Transistor (49', 51') des ersten Typs in Reihe zwischen die Ausgangsklemme (AUS) und die Erdklemme geschaltet sind;
dadurch gekennzeichnet , daß
-der Ausgangssteuerteil (25) aufweist: einen Inverterschaltungsteil (41) zum Invertieren des vom logischen Betriebsteil (21) gelieferten Ausgangssignals, sowie einen dritten bipolaren Transistor (43'), der zwischen die Leistungsversorgungsquelle (VDD) und die Erdklemme geschaltet ist und von dem vom logischen Betriebsteil (21) gelieferten Ausgangssignal leitend gesteuert wird; einen dritten MOS-Transistor (47') des ersten Typs, der zwischen die Ausgangsklemme (AUS) und die Erdklemme geschaltet ist und von dem vom dritten bipolaren Transistor (43') gelieferten Emitterpotential leitend gesteuert wird; einen zweiten MOS-Transistor (51') des ersten Typs, der von dem von der Inverterschaltung (41) gelieferten Ausgangssignal leitend gesteuert wird; und einen vierten MOS-Transistor (45') des ersten Typs, der von dem von der Inverterschaltung (41) gelieferten Ausgangssignal leitend gesteuert wird; wobei der vierte MOS-Transistor (45') des ersten Typs zwischen den Emitteranschluß des dritten bipolaren Transistors (43') und die Erdklemme geschaltet ist; während der erste MOS-Transistor (49') des ersten Typs von dem vom logischen Betriebsteil (21) gelieferten Ausgangssignal leitend gesteuert wird; und
-wobei der erste bipolare Transistor (37) vom Ausgangssignal der Inverterschaltung (41) leitend gesteuert wird.
3. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Logikschaltung eine NAND-Schaltung ist.
4. Logikschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die MOS-Transistoren des ersten und zweiten Typs im
DE8787104268T 1986-03-22 1987-03-23 Logische schaltung. Expired - Lifetime DE3779784T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61062009A JPS62221219A (ja) 1986-03-22 1986-03-22 論理回路

Publications (2)

Publication Number Publication Date
DE3779784D1 DE3779784D1 (de) 1992-07-23
DE3779784T2 true DE3779784T2 (de) 1992-12-24

Family

ID=13187725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8787104268T Expired - Lifetime DE3779784T2 (de) 1986-03-22 1987-03-23 Logische schaltung.

Country Status (5)

Country Link
US (1) US4733110A (de)
EP (1) EP0239059B1 (de)
JP (1) JPS62221219A (de)
KR (1) KR900003070B1 (de)
DE (1) DE3779784T2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6382122A (ja) * 1986-09-26 1988-04-12 Toshiba Corp 論理回路
JPS63164612A (ja) * 1986-12-26 1988-07-08 Hitachi Ltd 演算回路
JPS63193720A (ja) * 1987-02-06 1988-08-11 Toshiba Corp 論理回路
JPS63209220A (ja) * 1987-02-26 1988-08-30 Toshiba Corp インバ−タ回路
JPH0611111B2 (ja) * 1987-03-27 1994-02-09 株式会社東芝 ＢｉＭＯＳ論理回路
JP2593894B2 (ja) * 1987-11-16 1997-03-26 富士通株式会社 半導体記憶装置
JPH01129451A (ja) * 1987-11-16 1989-05-22 Fujitsu Ltd 半導体装置
US4794280A (en) * 1988-02-16 1988-12-27 Texas Instruments Incorporated Darlington bicmos driver circuit
US4883979A (en) * 1988-02-16 1989-11-28 Texas Instruments Incorporated Darlington BiCMOS driver circuit
US5030860A (en) * 1988-02-16 1991-07-09 Texas Instruments Incorporated Darlington BiCMOS driver circuit
US4871928A (en) * 1988-08-23 1989-10-03 Motorola Inc. BICMOS driver circuit with complementary outputs
US4956567A (en) * 1989-02-13 1990-09-11 Texas Instruments Incorporated Temperature compensated bias circuit
JPH02214219A (ja) * 1989-02-14 1990-08-27 Nec Corp バイポーラｍｏｓ３値出力バッファ
DE3941840A1 (de) * 1989-03-21 1991-01-24 Fraunhofer Ges Forschung Schaltung
DE3909282A1 (de) * 1989-03-21 1990-10-11 Fraunhofer Ges Forschung Fet-ttl-interfaceschaltung
US5030856A (en) * 1989-05-04 1991-07-09 International Business Machines Corporation Receiver and level converter circuit with dual feedback
DE69026534T2 (de) * 1989-05-15 1996-09-12 Texas Instruments Inc BICMOS-Hochleistungsschaltkreis mit voller Ausgangsspannungsschwingung
JPH02303216A (ja) * 1989-05-17 1990-12-17 Fujitsu Ltd 半導体集積回路
JPH0683058B2 (ja) * 1989-10-06 1994-10-19 株式会社東芝 出力回路
US5022010A (en) * 1989-10-30 1991-06-04 International Business Machines Corporation Word decoder for a memory array
DE69023456T2 (de) * 1989-10-30 1996-06-20 Ibm Bitdekodierungsschema für Speichermatrizen.
JPH03169273A (ja) * 1989-11-22 1991-07-22 Mitsubishi Electric Corp スイッチングデバイス駆動回路
US5250856A (en) * 1989-12-28 1993-10-05 North American Philips Corp. Differential input buffer-inverters and gates
JP2740769B2 (ja) * 1990-08-23 1998-04-15 株式会社東芝 可変分周回路
DE69126832T2 (de) * 1990-08-29 1997-11-20 Nippon Electric Co BiCMOS logische Schaltung
US5132567A (en) * 1991-04-18 1992-07-21 International Business Machines Corporation Low threshold BiCMOS circuit
US5191240A (en) * 1991-06-05 1993-03-02 International Business Machines Corporation Bicmos driver circuits with improved low output level

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4253033A (en) * 1979-04-27 1981-02-24 National Semiconductor Corporation Wide bandwidth CMOS class A amplifier
US4301383A (en) * 1979-10-05 1981-11-17 Harris Corporation Complementary IGFET buffer with improved bipolar output
JPH0783252B2 (ja) * 1982-07-12 1995-09-06 株式会社日立製作所 半導体集積回路装置
KR910008521B1 (ko) * 1983-01-31 1991-10-18 가부시기가이샤 히다찌세이사꾸쇼 반도체집적회로
JPS59205828A (ja) * 1983-05-10 1984-11-21 Nec Corp 出力回路
JPH0693626B2 (ja) * 1983-07-25 1994-11-16 株式会社日立製作所 半導体集積回路装置
JPS6090427A (ja) * 1983-10-24 1985-05-21 Nec Corp 出力回路
JPS60177723A (ja) * 1984-02-24 1985-09-11 Hitachi Ltd 出力回路
JPH06103837B2 (ja) * 1985-03-29 1994-12-14 株式会社東芝 トライステ−ト形出力回路
JPS625722A (ja) * 1985-07-01 1987-01-12 Toshiba Corp インバ−タ回路
US4678940A (en) * 1986-01-08 1987-07-07 Advanced Micro Devices, Inc. TTL compatible merged bipolar/CMOS output buffer circuits

Also Published As

Publication number Publication date
US4733110A (en) 1988-03-22
KR870009553A (ko) 1987-10-27
EP0239059A3 (en) 1988-02-03
EP0239059A2 (de) 1987-09-30
KR900003070B1 (ko) 1990-05-07
JPS62221219A (ja) 1987-09-29
EP0239059B1 (de) 1992-06-17
DE3779784D1 (de) 1992-07-23

Similar Documents

Publication Publication Date Title
DE3779784T2 (de) Logische schaltung.
DE69524265T2 (de) Spannungspegelverschieber
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE3781462T2 (de) Emittergekoppeltes logikgatter mit geschalteter impedanz.
DE69119926T2 (de) CMOS-Klemmschaltungen
DE3423017C2 (de)
DE69117553T2 (de) Ausgangsschaltung
DE3627681A1 (de) Ausgangsschaltung
DE3879004T2 (de) Empfaengerschaltung mit hysterese.
DE68917111T2 (de) BICMOS-Treiberschaltung für CMOS-logische Schaltungen hoher Dichte.
DE68922240T2 (de) Komplementärausgangsschaltung für eine logische Schaltung.
DE19502598B4 (de) Eingangspuffer für CMOS-Schaltungen
DE68916093T2 (de) Integrierte Schaltung.
DE2643020A1 (de) Schmitt-trigger
DE4107870C2 (de)
DE68925856T2 (de) Logische Bicmos-Schaltung
DE4131075C2 (de)
DE69310162T2 (de) Pegelumsetzungsschaltung
DE19536217A1 (de) Stromgesteuerte Logikschaltung
DE69804412T2 (de) Tristate-Ausgangsschaltung
DE69121175T2 (de) Flipflop-Schaltung mit einem CMOS-Hysterese-Inverter
DE3886707T2 (de) Übertragvorgriffsschaltung zur Anwendung in einem Addierer.
DE2919569C2 (de) Inverter-Pufferschaltung
EP0005743B1 (de) Schaltung zum Nachladen des Ausgangsknotens einer Feldeffekt-Transistorschaltung und Anwendung der Schaltungsanordnung als Lastelement in einem Flip-Flop
DE1814213C3 (de) J-K-Master-Slave-Flipflop

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)