DE3210649A1

DE3210649A1 - Phaseninverterschaltung

Info

Publication number: DE3210649A1
Application number: DE19823210649
Authority: DE
Inventors: Yasuta Itami Hyogo Tomuro
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1981-03-23
Filing date: 1982-03-23
Publication date: 1982-10-07
Also published as: DE3210649C2; US4435656A; JPS57157638A; JPH021408B2

Description

MITSUBISHI DENKI KABUSHIKI KAISHA . 36

Tokyo / Japan
5

Phaseninverterschaltung 10

Die Erfindung betrifft eine Phaseninverterschaltung, die in einem linearen Video IC als Servoschaltung oder. dgl. in einem Videoplattenspieler eingesetzt wird, um eine Phase in einem gewünschten Zeitaugenblick umzukehren.

.Eine herkömmliche Phaseninverterschaltung dieser Art ist beispielsweise in der Fig. 1 gezeigt. Diese Phaseninver-' torschaltung enthält ein erstes Differentialstromtor 1 aus Transistoren 1a und 1b, ein zweites Differentialstromtor 2 aus den Transistoren 2a und 2b, ein drittes Differentialstromtor 3 aus den Transistoren 3a und 3b, eine Konstantstromquelle 4, Eingangssignalklemmen 51 und 52, Eingangsklemmen 61 und 62, über die ein Signal, das in der Phase zu invertieren ist, ankommt, Ausgangsklemmen 71 und 72 und Lastwiderstände .81 und 82.

Zur Beschreibung der Arbeitsweise der Schaltung nach Fig. ist in der Fig. 2 ein Wellenformdiagramm dargestellt.

Wenn ein in Fig. 2a dargestelltes Eingangssignal an die Eingangsklemmen 51 und 52 geführt wird und ein Eingangssignal Sb gemäß Fig. 2b auf die Eingangsklemmen 61 und 62 trifft, wird an den Ausgangsklemmen 71, 72 eine Äusgansspannung Vo gemäß Darstellung der Fig. 2c entwickelt.

Aus obiger Beschreibung wird deutlich, daß die Phase der

Ausgangsspannung Vo in Abhängigkeit von dem H- bzw. L-Pegel des Eingangssignals Sb invertiert wird.

·

In der beschriebenen herkömmlichen Phai;e.ninvarl.er:;chnH uiuj sind die Schaltungselemente zwischen der Speisespannung;;-klemme VCC und Masse oder Erde GND in Kaskade, geschaltet. Es ist deshalb nötig, eine Spannungsquelle mit hoher Spannung zu verwenden, um eine den Anforderungen ent-. sprechende Ausgangsspannung zu erhalten. Der Aufbau der Schaltung ist dann nachteilig, wenn eine Phaseninverterschaltung in Form einer integrierten Schaltung benötigt wird.

.

Mit der Erfindung wird deshalb angestrebt, die Nachteile der herkömmlichen Phaseninverterschaltung zu vermeiden. Es soll folglich eine Phaseninverterschaltung geschaffen ' werden, in der die Zahl der zwischen der Speisungseingangsklemme VCC und Masse GND in Kaskade liegenden Schaltungselemente vermindert ist, so daß eine gewünschte Ausgangsspannung mit einer relativ niedrigen Speisespannung VCC erzielt werden kann.

Im einzelnen zeigt die Zeichnung:

Fig. 1 ein Schaltbild einer herkömmlichen Phaseninverterschaltung;

Fig. 2 das Wellenformdiagramm zur Beschreibxing der

Funktionsweise der herkömmlichen ,Phaseninverterschaltung oder eines Ausführungsbeispiels einer Phaseninverterschaltung gemäß der Erfindung; und

"° Fig. 3 das Schaltbild einer Ausführungsform der erfindungsgemäßen Phaseninverterschaltung.

■ a · β «

-6-

Iin Gegensatz zur dreistufigen Kaskadenschaltung der aktiven Schaltungselemente der in Fig. 1 dargestellten herkömmlichen Schaltung sollen in der erfindungsgemäßen Phaseninverterschaltung die aktiven Schaltungselemente nur in einer zweistufigen Kaskade angeordnet sein.'Dies zeigt in einer Ausführungsform die Fig. 3, in der die bei der Fig. 1 bereits·beschriebenen Bauteile mit denselben Bezugszeichen gekennzeichnet sind.

Ein erstes Differentialstromtor ist aus den Transistoren 1a, 1b und 1c aufgebaut, und eine Konstantstromquelle 41 ist mit dem gemeinsamen Verbindungspunkt der Emitter ]b dieser Transistoren verbunden. In gleicher Weise ist ein zweites Differentialstromtor.2 .aus den Transistoren 2a, 2b und 2c aufgebaut, und eine Konstantstromquelle 4 2 ist mit dem gemeinsamen Verbindungspunkt der Emitter dieser Transistoren verbunden.
. · Wenn die Basisspannung des Transistors 1c aysreichend höher als die Basisspannungen der Transistoren 1a und 1b im ersten Differentialstromtor ist (gewöhnlich um etwa 200 mV), sind die Transistoren 1a und 1b in den Sperrzustand vorsetzt, so daß der gesamte Strom i,, der Konst.antstromquelle 41 durch den Transistor 1c fließt. Wenn in ' diesem Zustand ah di.e Eingangsklemmen 51 und 52 ein Signal angelegt wird, erscheint es nicht am Ausgang des ersten Differentialstromtors 1. Wenn andererseits die

^Q Ba κ ir; .spannung dos Transistors 1c ausreichend niedriger (cjuwöhnJ ich um etwa 200 mV) ist als die Basisspannunyon der Transistoren 1a und 1b, kommt Transistor 1c in den Sperrzustand, und das erste Differentialstromtor führt eine gewöhnlicheDifferentialverstärkung mit den Tran-

^v ° £>ißtoron 1a und 1b und der Konstantstromquelle 41 durch.

Wenn in diesem Zustand an die Eingahgsklcmmen 51 und 52 ein Signal geführt wird, wird dies durch das erste Differentialstromtor 1 verstärkt und an den Ausgangsklemmen

71 und 72 abgegeben.

Das zweite Differentialstromtor 2 arbelLct in derselben Weise wie das erste Differentialstrorator 1. Wenn also den Eingangsklemmen 61 und 62 ein hohes bzw. niedriges Potential zugeführt wird, erscheint das Ausgangssignal .des zweiten Differentialstromtors 2 an den Ausgangsklemmen 71 und 72, und wenn die Eingangsklemmen 61 und 62 ein niedriges bzw. hohes Potential· erhalten, erscheint das Ausgangssignal des ersten Differentialstromtores 1 an den Ausgangsklemmen 71 und 72. Die.Ausgangsklemmen 71 und

72 sind so in die Schaltung eingefügt, daß die Ausgangssignale des ersten und zweiten Differentialstromtores 1 bzw. 2, die zueinander in Phasenopposition stehen, an den Ausgangsklemmen 71 und 72 auftrel en . Wenn nlso oiii-Eingangssignal Sa, wie es in der Fig. 2a gezeigt ist, . · an die Eingangsklemmen 51 und 51 geführt wird und den Eingangsklemmen 61 und 62 ein Schaltsignnl .Sb gemäß Fig.· 2b zugeleitet wird', tritt an den Ausgangsklemmen 71 und 72 ein Ausgangssignal Vo auf, das in Abhängigkeit vom Schaltsignal Sb phaseninvertiert ist, wie es die Fig. 2c erkennen läßt..

Bei dem beschriebenen Beispiel der Phaseninverterschaltung sind zwar die beiden Systeme für die Eingabe des Signals Sa und für die Ausgabe des Signals Vo Doppelendsysteme, doch kann dieselbe Wirkung erzielt werden', wenn es sich um Einfachcndsysterne handelt.

Aus der Beschreibung wird deutlich, daß gemäß der Erfindung die Phaseninverterschaltung so ausgelegt ist, daß

Q

die Anzahl der aktiven Schaltungselemente, die zwischen der Spannungsspeiseklemme VCC und Masse GND in Kaskade geschaltet sind, herabgesetzt ist. Die Phaseninverterschaltung läßt sich somit zufriedenstellend mit einer niedrigen Speisespannung betreiben, so daß sie sich auch für den Einsatz in integrierten Schaltungen eignet. Da eine phaseninvertierende lineare Schaltung auf demselben

χ0 Chip einer integrierten Schaltung',· das den Logikteil einer TTL (Transistor-Transistor-Logik)' enthält, untergebracht werden kann, können in Kombination eine schnellarbeitende Logik und eine lineare Schaltung geschaffen werden. ■ ...

' .

L ee rs ei te

Claims

MITSUBISiII DENKI KABUSHIKI KAISHA Tokyo / Japan Phaseninverterschaltung 10 Patentansprüche . '

1. Phaseninverterschaltung, g e k e η η ζ e i c h η ο L durch ein-erstes Differentialstrorator (1) mit einem ersten, einem zweiten und einem dritten aktiven Element (1a, 1b, 1c) und einer ersten Konstantstrom-- - quelle (41), ein zweites Differentialstromtor (2) mit einem vierten, fünften und sechsten aktiven Element (2a, 2b, 2c) und einer zweiten Konstantstromquelle (42), eine erste Ausgangsklemme (71), die mit den Ausgängen des ersten und vierten aktiven Elemen-. - tes' (1a, 2a) verbunden ist, eine zweite Ausgangsklemme (72), die mit den Ausgängen des zweiten und fünften aktiven Elementes (1b, 2b) verbunden ist, ' eine erste Eingangsklerame (52), die mit den Eingängen des ersten und fünften aktiven Elementes (1a, 2b) verbunden ist, und eine zweite Eingangsklemme (51), die mit den Eingängen des zweiten und vierten aktiven Elementes (1b, 2a) verbunden ist, wobei der ersten und zweiten Eingangsklemme (51, 52) ein Eingangssignal zugeführt und ein Phasenschaltsignal (Sb) den Eingängen des dritten und sechsten aktiven Elementes (1c, 2c) zugeführt werden.

• * w O

-2-

2. Phaseninverterschaltung, gekennzeichnet

durch ein erstes Differentialstromtor (1) mit einem ersten, einem zweiten und einem dritten Transistor (1a, 1b, 1c) und einer ersten Konstantstromquelle (41), ein zweites Differentialstromtor (2) mit einem vierten, einem fünften und einem sechsten Transistor (2a, 2b, 2c) und einer zweiten Konstantstromquelle (42), einen ersten Ausgangsanschlußteil (71), durch den die Kollektoren des ersten und vierten Transistors (1a, 2a) miteinander verbunden sind, einen zweiten Ausgangsverbindungsteil (72), durch den die Kollektoren des zweiten und fünften Transistors (1b, Ib 2b) miteinander leitend verbunden sind, einen ersten Eingangsverbindungsteil (52), durch den die Basen des ersten und fünften Transistors (1a, 2b) miteinander leitend verbunden sind, einen zweiten Eingangsannchlußteil (51), durch den die Basen des zweiten und vierten Transistors (1b,. 2a) miteinander· leitend verbμnden sind, Eingangsklemmen (51, 51) mit denen ein Eingangssignal (Sa) an den ersten und zweiten Eingangsverbindungsteil geführt wird, und Schaltsignaleingangsklemmen (61, 62), über die ein Phasenumschaltsignal (Sb) den Basen■des dritten und sechsten Transistors (1c, 2c) zuführbar ist. .

3. Pluiseninvortcrschaltung nach Anspruch 2, dadurch g. ο kennzeichnet , daß die Emitter des

ersten, zweiten und dritten Transistors (1a, 1b, 1c) mit der ersten Konstantstromquelle (41) und die Emitter des vierten, fünften und sechsten Transistors (2a, 2b, 2c) mit der zweiten Konstantstromquelle verbunden sind.

321 ο649

4. Phaseninvcrterrschaltung nach Anspruch 3, dadurch gekennzeichnet , daß, wenn diu-Ba ΰ juspannung des dritten und sechsten Transistors (1c, 2c) um einen bestimmten Betrag größer als die Basisspannungen des ersten und zweiten bzw. des vierten, und fünften Transistors ist, der erste, zweite, vierte und fünfte Transistor sich in Sperrzustand befinden.

5. Phaseninverterschaltung nach Anspruch 4, dadurch, gekennzeichnet , daß, wenn die Basisspannung des dritten und sechsten Transistors (1c, 2c) um einen bestimmten Betrag kleiner als die Bar.isspannungen des ersten und zweiten bzw. des vierton und fünften Transistors ist, der dritte und sechste· Transistor sich in Sperrzustand befinden.