DE3210649A1 - Phaseninverterschaltung - Google Patents
PhaseninverterschaltungInfo
- Publication number
- DE3210649A1 DE3210649A1 DE19823210649 DE3210649A DE3210649A1 DE 3210649 A1 DE3210649 A1 DE 3210649A1 DE 19823210649 DE19823210649 DE 19823210649 DE 3210649 A DE3210649 A DE 3210649A DE 3210649 A1 DE3210649 A1 DE 3210649A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- input
- inverter circuit
- phase inverter
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/66—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will
- H03K17/661—Switching arrangements for passing the current in either direction at will; Switching arrangements for reversing the current at will connected to both load terminals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
MITSUBISHI DENKI KABUSHIKI KAISHA . 36
Tokyo / Japan
5
5
Phaseninverterschaltung 10
Die Erfindung betrifft eine Phaseninverterschaltung, die in einem linearen Video IC als Servoschaltung oder. dgl.
in einem Videoplattenspieler eingesetzt wird, um eine Phase in einem gewünschten Zeitaugenblick umzukehren.
.Eine herkömmliche Phaseninverterschaltung dieser Art ist
beispielsweise in der Fig. 1 gezeigt. Diese Phaseninver-' torschaltung enthält ein erstes Differentialstromtor 1
aus Transistoren 1a und 1b, ein zweites Differentialstromtor 2 aus den Transistoren 2a und 2b, ein drittes Differentialstromtor
3 aus den Transistoren 3a und 3b, eine Konstantstromquelle 4, Eingangssignalklemmen 51 und 52,
Eingangsklemmen 61 und 62, über die ein Signal, das in der Phase zu invertieren ist, ankommt, Ausgangsklemmen
71 und 72 und Lastwiderstände .81 und 82.
Zur Beschreibung der Arbeitsweise der Schaltung nach Fig. ist in der Fig. 2 ein Wellenformdiagramm dargestellt.
Wenn ein in Fig. 2a dargestelltes Eingangssignal an die Eingangsklemmen 51 und 52 geführt wird und ein Eingangssignal
Sb gemäß Fig. 2b auf die Eingangsklemmen 61 und 62 trifft, wird an den Ausgangsklemmen 71, 72 eine Äusgansspannung
Vo gemäß Darstellung der Fig. 2c entwickelt.
Aus obiger Beschreibung wird deutlich, daß die Phase der
Ausgangsspannung Vo in Abhängigkeit von dem H- bzw. L-Pegel
des Eingangssignals Sb invertiert wird.
·
In der beschriebenen herkömmlichen Phai;e.ninvarl.er:;chnH uiuj
sind die Schaltungselemente zwischen der Speisespannung;;-klemme
VCC und Masse oder Erde GND in Kaskade, geschaltet.
Es ist deshalb nötig, eine Spannungsquelle mit hoher Spannung zu verwenden, um eine den Anforderungen ent-.
sprechende Ausgangsspannung zu erhalten. Der Aufbau der Schaltung ist dann nachteilig, wenn eine Phaseninverterschaltung
in Form einer integrierten Schaltung benötigt wird.
.
Mit der Erfindung wird deshalb angestrebt, die Nachteile der herkömmlichen Phaseninverterschaltung zu vermeiden.
Es soll folglich eine Phaseninverterschaltung geschaffen ' werden, in der die Zahl der zwischen der Speisungseingangsklemme
VCC und Masse GND in Kaskade liegenden Schaltungselemente vermindert ist, so daß eine gewünschte
Ausgangsspannung mit einer relativ niedrigen Speisespannung VCC erzielt werden kann.
Im einzelnen zeigt die Zeichnung:
Fig. 1 ein Schaltbild einer herkömmlichen Phaseninverterschaltung;
Fig. 2 das Wellenformdiagramm zur Beschreibxing der
Funktionsweise der herkömmlichen ,Phaseninverterschaltung
oder eines Ausführungsbeispiels einer Phaseninverterschaltung gemäß der Erfindung; und
"° Fig. 3 das Schaltbild einer Ausführungsform der erfindungsgemäßen
Phaseninverterschaltung.
■ a · β «
-6-
Iin Gegensatz zur dreistufigen Kaskadenschaltung der aktiven
Schaltungselemente der in Fig. 1 dargestellten herkömmlichen Schaltung sollen in der erfindungsgemäßen
Phaseninverterschaltung die aktiven Schaltungselemente nur in einer zweistufigen Kaskade angeordnet sein.'Dies
zeigt in einer Ausführungsform die Fig. 3, in der die bei
der Fig. 1 bereits·beschriebenen Bauteile mit denselben
Bezugszeichen gekennzeichnet sind.
Ein erstes Differentialstromtor ist aus den Transistoren
1a, 1b und 1c aufgebaut, und eine Konstantstromquelle 41 ist mit dem gemeinsamen Verbindungspunkt der Emitter
]b dieser Transistoren verbunden. In gleicher Weise ist ein zweites Differentialstromtor.2 .aus den Transistoren
2a, 2b und 2c aufgebaut, und eine Konstantstromquelle 4 2 ist mit dem gemeinsamen Verbindungspunkt der Emitter
dieser Transistoren verbunden.
. · Wenn die Basisspannung des Transistors 1c aysreichend höher als die Basisspannungen der Transistoren 1a und 1b im ersten Differentialstromtor ist (gewöhnlich um etwa 200 mV), sind die Transistoren 1a und 1b in den Sperrzustand vorsetzt, so daß der gesamte Strom i,, der Konst.antstromquelle 41 durch den Transistor 1c fließt. Wenn in ' diesem Zustand ah di.e Eingangsklemmen 51 und 52 ein Signal angelegt wird, erscheint es nicht am Ausgang des ersten Differentialstromtors 1. Wenn andererseits die
. · Wenn die Basisspannung des Transistors 1c aysreichend höher als die Basisspannungen der Transistoren 1a und 1b im ersten Differentialstromtor ist (gewöhnlich um etwa 200 mV), sind die Transistoren 1a und 1b in den Sperrzustand vorsetzt, so daß der gesamte Strom i,, der Konst.antstromquelle 41 durch den Transistor 1c fließt. Wenn in ' diesem Zustand ah di.e Eingangsklemmen 51 und 52 ein Signal angelegt wird, erscheint es nicht am Ausgang des ersten Differentialstromtors 1. Wenn andererseits die
^Q Ba κ ir; .spannung dos Transistors 1c ausreichend niedriger
(cjuwöhnJ ich um etwa 200 mV) ist als die Basisspannunyon
der Transistoren 1a und 1b, kommt Transistor 1c in den Sperrzustand, und das erste Differentialstromtor führt
eine gewöhnlicheDifferentialverstärkung mit den Tran-
v ° £>ißtoron 1a und 1b und der Konstantstromquelle 41 durch.
Wenn in diesem Zustand an die Eingahgsklcmmen 51 und 52
ein Signal geführt wird, wird dies durch das erste Differentialstromtor
1 verstärkt und an den Ausgangsklemmen
71 und 72 abgegeben.
Das zweite Differentialstromtor 2 arbelLct in derselben
Weise wie das erste Differentialstrorator 1. Wenn also
den Eingangsklemmen 61 und 62 ein hohes bzw. niedriges Potential zugeführt wird, erscheint das Ausgangssignal
.des zweiten Differentialstromtors 2 an den Ausgangsklemmen 71 und 72, und wenn die Eingangsklemmen 61 und
62 ein niedriges bzw. hohes Potential· erhalten, erscheint
das Ausgangssignal des ersten Differentialstromtores 1 an den Ausgangsklemmen 71 und 72. Die.Ausgangsklemmen 71 und
72 sind so in die Schaltung eingefügt, daß die Ausgangssignale des ersten und zweiten Differentialstromtores
1 bzw. 2, die zueinander in Phasenopposition stehen, an den Ausgangsklemmen 71 und 72 auftrel en . Wenn nlso oiii-Eingangssignal
Sa, wie es in der Fig. 2a gezeigt ist, . · an die Eingangsklemmen 51 und 51 geführt wird und den
Eingangsklemmen 61 und 62 ein Schaltsignnl .Sb gemäß Fig.· 2b zugeleitet wird', tritt an den Ausgangsklemmen 71 und
72 ein Ausgangssignal Vo auf, das in Abhängigkeit vom Schaltsignal Sb phaseninvertiert ist, wie es die Fig. 2c
erkennen läßt..
Bei dem beschriebenen Beispiel der Phaseninverterschaltung
sind zwar die beiden Systeme für die Eingabe des Signals Sa und für die Ausgabe des Signals Vo Doppelendsysteme,
doch kann dieselbe Wirkung erzielt werden', wenn es sich um Einfachcndsysterne handelt.
Aus der Beschreibung wird deutlich, daß gemäß der Erfindung die Phaseninverterschaltung so ausgelegt ist, daß
Q
die Anzahl der aktiven Schaltungselemente, die zwischen der Spannungsspeiseklemme VCC und Masse GND in Kaskade
geschaltet sind, herabgesetzt ist. Die Phaseninverterschaltung läßt sich somit zufriedenstellend mit einer
niedrigen Speisespannung betreiben, so daß sie sich auch für den Einsatz in integrierten Schaltungen eignet. Da
eine phaseninvertierende lineare Schaltung auf demselben
χ0 Chip einer integrierten Schaltung',· das den Logikteil
einer TTL (Transistor-Transistor-Logik)' enthält, untergebracht
werden kann, können in Kombination eine schnellarbeitende Logik und eine lineare Schaltung geschaffen
werden. ■ ...
' .
L ee rs ei te
Claims (5)
1. Phaseninverterschaltung, g e k e η η ζ e i c h η ο L
durch ein-erstes Differentialstrorator (1) mit einem
ersten, einem zweiten und einem dritten aktiven Element (1a, 1b, 1c) und einer ersten Konstantstrom--
- quelle (41), ein zweites Differentialstromtor (2)
mit einem vierten, fünften und sechsten aktiven Element (2a, 2b, 2c) und einer zweiten Konstantstromquelle
(42), eine erste Ausgangsklemme (71), die mit den Ausgängen des ersten und vierten aktiven Elemen-.
- tes' (1a, 2a) verbunden ist, eine zweite Ausgangsklemme (72), die mit den Ausgängen des zweiten und
fünften aktiven Elementes (1b, 2b) verbunden ist, ' eine erste Eingangsklerame (52), die mit den Eingängen
des ersten und fünften aktiven Elementes (1a, 2b) verbunden ist, und eine zweite Eingangsklemme (51),
die mit den Eingängen des zweiten und vierten aktiven Elementes (1b, 2a) verbunden ist, wobei
der ersten und zweiten Eingangsklemme (51, 52) ein Eingangssignal zugeführt und ein Phasenschaltsignal
(Sb) den Eingängen des dritten und sechsten aktiven Elementes (1c, 2c) zugeführt werden.
• * w O
-2-
2. Phaseninverterschaltung, gekennzeichnet
durch ein erstes Differentialstromtor (1) mit einem
ersten, einem zweiten und einem dritten Transistor (1a, 1b, 1c) und einer ersten Konstantstromquelle
(41), ein zweites Differentialstromtor (2) mit einem
vierten, einem fünften und einem sechsten Transistor (2a, 2b, 2c) und einer zweiten Konstantstromquelle
(42), einen ersten Ausgangsanschlußteil (71), durch den die Kollektoren des ersten und vierten Transistors
(1a, 2a) miteinander verbunden sind, einen zweiten Ausgangsverbindungsteil (72), durch den die
Kollektoren des zweiten und fünften Transistors (1b, Ib 2b) miteinander leitend verbunden sind, einen ersten
Eingangsverbindungsteil (52), durch den die Basen des ersten und fünften Transistors (1a, 2b) miteinander
leitend verbunden sind, einen zweiten Eingangsannchlußteil (51), durch den die Basen des
zweiten und vierten Transistors (1b,. 2a) miteinander·
leitend verbμnden sind, Eingangsklemmen (51, 51) mit
denen ein Eingangssignal (Sa) an den ersten und zweiten Eingangsverbindungsteil geführt wird, und
Schaltsignaleingangsklemmen (61, 62), über die ein Phasenumschaltsignal (Sb) den Basen■des dritten und
sechsten Transistors (1c, 2c) zuführbar ist. .
3. Pluiseninvortcrschaltung nach Anspruch 2, dadurch
g. ο kennzeichnet , daß die Emitter des
ersten, zweiten und dritten Transistors (1a, 1b, 1c) mit der ersten Konstantstromquelle (41) und die
Emitter des vierten, fünften und sechsten Transistors (2a, 2b, 2c) mit der zweiten Konstantstromquelle
verbunden sind.
321 ο649
4. Phaseninvcrterrschaltung nach Anspruch 3, dadurch
gekennzeichnet , daß, wenn diu-Ba ΰ juspannung
des dritten und sechsten Transistors (1c,
2c) um einen bestimmten Betrag größer als die Basisspannungen des ersten und zweiten bzw. des vierten,
und fünften Transistors ist, der erste, zweite, vierte und fünfte Transistor sich in Sperrzustand
befinden.
5. Phaseninverterschaltung nach Anspruch 4, dadurch,
gekennzeichnet , daß, wenn die Basisspannung des dritten und sechsten Transistors (1c,
2c) um einen bestimmten Betrag kleiner als die Bar.isspannungen
des ersten und zweiten bzw. des vierton und fünften Transistors ist, der dritte und sechste·
Transistor sich in Sperrzustand befinden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56042788A JPS57157638A (en) | 1981-03-23 | 1981-03-23 | Phase inversion changeover circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3210649A1 true DE3210649A1 (de) | 1982-10-07 |
DE3210649C2 DE3210649C2 (de) | 1986-04-30 |
Family
ID=12645700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3210649A Expired DE3210649C2 (de) | 1981-03-23 | 1982-03-23 | Phaseninverterschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4435656A (de) |
JP (1) | JPS57157638A (de) |
DE (1) | DE3210649C2 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4736124A (en) * | 1981-10-21 | 1988-04-05 | Mcfarland Jr Harold L | High speed data bus structure |
JPS60144022A (ja) * | 1983-12-30 | 1985-07-30 | Hitachi Ltd | 差動形論理回路 |
JPS6133013A (ja) * | 1984-07-25 | 1986-02-15 | Nec Corp | リング発振器 |
JPH0648779B2 (ja) * | 1985-07-18 | 1994-06-22 | 富士通株式会社 | フリップフロップ回路 |
JPH0666654B2 (ja) * | 1986-09-29 | 1994-08-24 | 日本電気株式会社 | フリツプフロツプ |
US5306968A (en) * | 1991-10-04 | 1994-04-26 | Nec Corporation | Rectifier circuit not using clock signal |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4236173A (en) * | 1978-10-13 | 1980-11-25 | U.S. Philips Corporation | Apparatus for reading a disc-shaped record carrier having a PAL color television signal |
-
1981
- 1981-03-23 JP JP56042788A patent/JPS57157638A/ja active Granted
-
1982
- 1982-03-22 US US06/360,874 patent/US4435656A/en not_active Expired - Lifetime
- 1982-03-23 DE DE3210649A patent/DE3210649C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4236173A (en) * | 1978-10-13 | 1980-11-25 | U.S. Philips Corporation | Apparatus for reading a disc-shaped record carrier having a PAL color television signal |
Non-Patent Citations (1)
Title |
---|
Fairchild Linear Integrated Circuits Data Catalog,Febr.1973, S.7-74 bis 7-77 * |
Also Published As
Publication number | Publication date |
---|---|
DE3210649C2 (de) | 1986-04-30 |
JPH021408B2 (de) | 1990-01-11 |
US4435656A (en) | 1984-03-06 |
JPS57157638A (en) | 1982-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2555297C2 (de) | Digitalschaltung mit Feldeffekttransistoren | |
DE2802189C3 (de) | Gegentakt-Verstärkerschaltung | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE3210649A1 (de) | Phaseninverterschaltung | |
DE2416534C3 (de) | Transistorschaltung zum Umkehren der Stromrichtung in einem Verbraucher | |
DE3501274C2 (de) | ||
DE2925008A1 (de) | Integrierte strom-treiberschaltung | |
DE3511688C2 (de) | ||
EP0763916A2 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
EP0243634A1 (de) | Schaltungsanordnung zur Ansteuerung eines IC-Bausteins mit Digitalsignalen | |
DE3428393A1 (de) | Taktgesteuerte kippschaltung | |
DE2315201A1 (de) | Flip-flop-schaltung | |
DE2737544A1 (de) | Ausgangsverstaerker mit cmos-transistoren | |
DE4007212C2 (de) | ||
DE10084448B4 (de) | Selbstkompensierender Ausgangspuffer | |
DE4231178C2 (de) | Speicherelement | |
EP0134270A1 (de) | Phasenteiler mit Verriegelung | |
EP0029480A1 (de) | Emitterfolger-Logikschaltung | |
DE1762436A1 (de) | Schaltung zur Durchfuehrung logischer Verknuepfungen | |
DE4109146A1 (de) | Treiberschaltung mit verringerter verlustleistung | |
DE19740108A1 (de) | Schaltungsanordnung für eine digitale Schaltung in differentieller Logik | |
DE3001110A1 (de) | Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen | |
DE3816140A1 (de) | Videosignalumschalter | |
DE2214476A1 (de) | Farbsperrschaltung | |
DE3215176A1 (de) | Monolithisch integrierter koppelbaustein |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OR8 | Request for search as to paragraph 43 lit. 1 sentence 1 patent law | ||
8105 | Search report available | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |