DE3001110A1 - Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen - Google Patents

Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen

Info

Publication number
DE3001110A1
DE3001110A1 DE19803001110 DE3001110A DE3001110A1 DE 3001110 A1 DE3001110 A1 DE 3001110A1 DE 19803001110 DE19803001110 DE 19803001110 DE 3001110 A DE3001110 A DE 3001110A DE 3001110 A1 DE3001110 A1 DE 3001110A1
Authority
DE
Germany
Prior art keywords
switching
transistor
output
busbar
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803001110
Other languages
English (en)
Other versions
DE3001110C2 (de
Inventor
Wilhelm Dr.-Ing. 8000 München Wilhelm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803001110 priority Critical patent/DE3001110C2/de
Publication of DE3001110A1 publication Critical patent/DE3001110A1/de
Application granted granted Critical
Publication of DE3001110C2 publication Critical patent/DE3001110C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Description

  • Integrierte Schaltungsanordnung mit mehreren unabhängig
  • schaltenden AusRansstufrl, Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung in TTL-Schaltungstechmik mit mehreren unabhängig schaltenden Ausgangs stufen gemäß dem Oberbegriff des Patentanspruchs 1.
  • Die Ausgänge von integrierten Verknüpfungsgliedern in TTL-Schaltungstechnik sind im allgemeinen mit Leitungen belastet, deren 1*fellenwiderstände etwa 100 Ohm betragen.
  • Damit entsteht beim Schalten eines Ausgangs auf der Zuführungsleitung für das emitterseitige Versorgungsspannungspotential VEE eine Stromänderung LI von ca.
  • 40 mA.
  • Bei der gleichzeitigen Umschaltung mehrerer TTL-Ausgänge vom hohen Signalpegel H auf den niedrigen Signalpegel L treten an nicht geschalteten Ausgängen, die den L-Pegel führen, störende Spannungsspitzen auf, die mit der Zahl der geschalteten Ausgänge und mit der Schaltgeschwindigkeit wachsen. Besonders kritisch sind daher Anordnungen, die Schottky-Transistoren verwenden.
  • Ursache für die Störspannungsspitzen ist die unvermeidliche Induktivität der Anschlußfahne und des Bond-Drahtes zur Verbindung des äußeren Anschlusses für das emitterseitige Versorgungsspannungspotential VEE mit dem entsprechenden internen Stromschienensystem auf dem Halbleiterplättchen. Bisher wurde versucht, die Störspannung auf einen zulässigen Wert dadurch zu begrenzen, daß das gleichzeitige Schalten von mehr als beispielsweise zwei Ausgängen vermieden wurde. Die Einhaltung einer solchen Regel führt jedoch bei einer Vielzahl von Logikkomplexen She 1 Fdl/11. 1. 1980 in einem integrierten Baustein mit 20 oder mehr Ausgängen zu einer unerträglichen Einschränkung der Freizügigkeit des Einsatzes und ist im allgemeinen nicht mehr möglich.
  • Der Erfindung liegt die Aufgabe zugrunde, Maßnahmen anzugebern, die geeignet sind, das Auftreten von Störspannungen an nicht geschalteten Ausgängen zu unterdrücken oder mindestens auf ein zulässiges Maß zu begrenzen, ohne die Zahl der gleichzeitig vom H-Pegel auf den L-Pegel geschalteten Ausgänge zu beschränken. Die Lösung dieser Aufgabe ergibt sich aus den Merkmalen im kennzeichnenden Teil des Patentanspruchs 1.
  • Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt: Fig. 1 das Prinzip der erfindungsgemäßen Lösung, Fig. 2a und 2b den Verlauf des Stroms durch die Zuleitungsinduktivität in Ausgangs stufen und den Verlauf der Spannung an der Zuleitungsinduktivität und Fig. 3 ein spezielles Ausführungsbeispiel.
  • Gemäß Fig. 1 existieren im Inneren des integrierten Bausteins zwei getrennte Stromschienen bzw. Stromschienensysteme S1 und S2 für die Zuführung des emitterseitigen Versorgungspotentials VEE. An die erste Stromschiene S1 sind die Emitter der Transistoren T1, T2 bis Tn der Ausgangs stufen angeschlossen. Die zweite Stromschiene S2 dient zur Versorgung der übrigen Schaltungsteile des Bausteins. Über die schon erwähnten Induktivitäten L1 und L2 der im Inneren des Bausteingehäuses verlaufenden Teile der Anschlußfahnen und der Bond-Dr$hte sind die Stromschienen S1 und S2 mit Anschlußpunkten P1 und P2 verbunden, an denen der emitterseitige Pol VEE einer äußeren nicht dargestellten Versorgungsspannungsquelle anliegt.
  • Der durch die Induktivität L2 fließende Strom I2 weist bei hochintegrierten Anordnungen mit einer Vielzahl von Verknüpfungsgliedern keine nennenswerten Schwankungen auf. Die Existenz der Induktivität L2 ist daher praktisch ohne Bedeutung.
  • Dies gilt jedoch nicht für die Zuleitungsinduktivität L1. Setzt man für den Wert der Induktivität L1 den Wert L = 5nH und für die Schaltzeit LA. t = 2ns an, dann erzeugt die eingangs genannte Änderung LXI = 40mA des Stroms 11 einen Spannungsabfall UL = A I L = 100mV.
  • Lot Eine Störspannung dieser Größe kann zwar noch hingenommen werden, obwohl sie sich auf alle auf dem L-Pegel liegenden Ausgänge Q auswirkt. Sie vervielfacht sich aber, wenn mehrere Ausgänge Q gleichzeitig vom H-Pegel auf den L-Pegel geschaltet werden, wobei dann sehr bald die zulässige Toleranzgröße erreicht bzw. überschritten wird.
  • Aufgrund der Aufteilung der internen Stromschienen beeinflußt die Störspannung UL jedenfalls nicht die über die Stromschiene S2 gespeisten Schaltungsteile.
  • Gemäß der Erfindung wird die Schaltzeit der Ausgangstransistoren dann vergrößert, wenn die Störspannung UL einen vorgegebenen Wert Ugr erreicht. Aus der bekannten Beziehung für die sogenannte Spannungszeitfläche ULbdt = L ergibt sich, daß bei festgehaltener Spannung UL = Ugr an der Induktivität L die Geschwindigkeit der Stromänderung abnimmt. Das Prinzip dieser Abhängigkeit ist aus Fig. 2a und 2b für zwei verschiedene Werte der Grenzspannung Ugr ersichtlich.
  • Die Grenzspannung Ugr wird so gewählt, daß einerseits die auf den nicht geschalteten Ausgängen auftretenden Störimpulse klein genug bleiben, um die sichere Auswertung der Signalpegel zu gewährleisten und andererseits die Schaltzeiten nicht unnötig verlängert werden. Vorteilhafte Werte für die Grenzspannung Ugr liege im Bereich von 200 mV bis 300 mV, wobei im allgemeinen werte in der Nähe der unteren Grenze zu bevorzugen sind.
  • Geht man von Ug = 200 mV und UL = 100 mV für nur eine in einem bestimmten Zeitpunkt umgeschaltete Ausgangsstufe aus, dann tritt eine Verlängerung der Schaltzeit erst beim gleichzeitigen Schalten von mehr als zwei Ausgangsstufen ein. Die Verlängerung beträgt etwa 1 ns für jede weitere Ausgangs stufe.
  • Die Mittel für die Erzeugung der Grenzspannung Ugr beim Schalten von H-Pegel auf den L-Pegel sind in Fig. 1 in Verbindung mit dem Transistor T1 dargestellt. Sie bestehen aus einer wie die Basis-Emitter-Diode des Transistors T1 gepolten Diode Dl und einer Hilfsspannungsquelle mit der Spannung UO, die in Serie zwischen der Basis des Transistors T1 und der Stromschiene S2 geschaltet sind. Eine der Diode D1 entsprechende Diode ist jedem Schalttransistor zugeordnet, während die Hilfsspannungsquelle gegebenenfalls für alle Ausgangsstufen gemeinsam vorgesehen sein kann.
  • Die Ansteuerschaltung für den Transistor T1 ist in Fig. 1 durch eine Konstantstromquelle K und einen Schalter Sw ersetzt. Nach dem Schließen des Schalters Sw beginnt durch den Transistor T1 ein Emitterstrom zu fließen, der an der Induktivität L1 einen Spannungsabfall UL hervorruft.
  • Damit wird die Basis des Transistors T1 auf eine Spannung UL + UBE gegenüber dem Versorgungspotential VEE bzw. dem Potential der Stromschiene S2 angehoben, wobei UBE der Spannungsabfall der nunmehr leitenden Basis-Emitter-Diode im Transistor T1 ist. Es sei daran erinnert, daß bei Schaltungsanordnungen in TTL-Technik mit Schottky-Transistoren ohne zusätzliche Vorkehrungen eine Stromänderung = = 40 mA innerhalb von 2 ns vorausgesetzt werden kann.
  • Die Basis des Transistors T1 kann aber nur so weist angehoben werden, bis die Diode D1 leitend wird. Das tritt ein, wenn die Spannung der Basis gegen VEE den Wert Uo*UD erreicht. Da der Spannungsabfall UD an der leitenden Diode D1 mindestens annähernd gleich dem Spannungsabfall UBE an der leitenden Basis-Emitter-Diode des Transistors T1 ist, gilt also UO = UgrO Durch die bisher beschriebenen Maßnahmen gemäß der Erfindung, insbesondere durch die Begrenzung der in der Induktivität L1 induzierten Spannung UL auf einen (Zahl baren) vorgegebenen Wert U bleiben die Störimpulse an gr den mit den Kollektoren leitender Schalttransistoren verbundenen Ausgängen Q auch dann in erträglichen Grenzen, wenn mehrere Transistoren gleichzeitig leitend geschaltet werden.
  • Durch die Festlegung des maximalen Basispotentials besteht bei einem ungünstigen Zusammenwirken verschiedener Toleranzen die Gefahr, daß Transistoren von am Schaltvorgang nicht beteiligten Ausgangsstufen wegen des erhöhten Emitterpotentials beim Schalten weiterer Transistoren vorübergehend nicht mehr voll durchgesteuert werden. Die Folge davon ist eine Vergrößerung der Störimpulse.
  • Gemäß einer Weiterbildung der Erfindung wird daher die Begrenzung der Basisspannung vom Schaltzustand abhängig gemacht. Insbesondere kann die für die Begrenzung maßgebliche Hilfsspannung UO größer werden, wenn der den Übergang vom H-Pegel auf den L-Pegel bewirkende Schaltvorgang mindestens nahezu beendet ist.
  • Die Fig. 3 zeigt ein entsprechendes Ausführungsbeispiel für eine Ausgangsstufe, deren Ausgang Q mit dem Verbindungspunkt von zwei in Serie geschalteten,gegenphasig gesteuerten Transistoren zusammenfällt. Dabei entspricht der in Fig. 3 unten liegende Ausgangstransistor, dessen Kollektor mit dem Ausgang Q verbunden ist, dem bisher beschriebenen Schalttransistor T1. Ausgangsstufen der dargestellten Art, jedoch ohne die durch die Erfindung bedingten Änderungen sind allgemein bekannt (vergl.
  • 'tThe Data Book for Design Engineers" Texas Instruments Deutschland GmbH, 3. Auflage, Seite 299). Auf ihren Aufbau und ihre Wirkungsweise wird daher nicht näher eingegangen.
  • In dem Ausführungsbeispiel nach Fig. 3 übernimmt der Transistor T11 die Funktion der Hilfsspannungsquelle.
  • Der Transistor T11, dessen Basis über einen zusätzlichen Widerstand R1 und den schon in der bekannten Ausgangsstufe vorhandenen Widerstand R2 mit dem Ausgang Q verbunden ist, leitet beim hohen Ausgangspegel. Der Spannungsabfall an seiner Kollektor-Emitter-Strecke beträgt etwa 0,3 Volt. Diese Spannung entspricht der Hilfsspannung UO bzw. dem Grenzwert Ugr für die beim Übergang vom H-Pegel auf den L-Pegel am Ausgang Q in der Zuleitungsinduktivität Li induzierten Spannung UL.
  • Der Transistr T11 wird gesperrt, wenn die Spannung am Ausgang Q gegen das emitterseitige Versorgungspotential VEE kleiner als etwa 1,5 Volt wird. Dieser Wert entspricht der Summe aus den Schwellspannungen der Diode Dl und der Basis-Emitter-Diode des Transistors Teil. Durch eine Vertauschung der Reihenfolge von Transistor T11 und Diode Dl entgegen der Darstellung in Fig. 3 wird erreicht, daß die Sperrung des Transistors T11 erst erfolgt, wenn die Ausgangsspannung auf etwa 0,8 Volt abgesunken ist. Die Sperrung des Transistors T11 hat die gleiche Wirkung wie eine Erhöhung der Spannung UO der Hilfsspannungsquelle soweit, daß die einem bereits leitenden Schalttransistor zugeordnete Diode bei der Anhebung dieses Schalttransistors durch die Umschaltung eines anderen Schalttransistors vom gesperrten in den leitenden Zustand nicht mehr leitend werden kann.
  • 3 Figuren 5 Patentansprüche.
  • Liste der Bezugszeichen Tl-Tn Schalttransistor L1, L2 Zuleitungsinduktivität P1, P2 Anschlußpunkt S1, S2 interne Stromschiene Dl Diode V0 Hilfsspannung Sw Schalter K Konstantstromquelle VEE emitterseitiges Versorgungspotential VCC kollektorseitiges Versorgungspotential Q Ausgang R1, R2 Widerstand T11 Transistor Leerseite

Claims (5)

  1. Patentansprüche 1. Integrierte Schaltungsanordnung in vTL-Schaltungstechnik mit mehreren unabhängig schaltenden Ausgarlgsstufen mit je einem Schalttranslstor, an dessen Kollektor das Ausgangssignal abnehmbar ist, g e k e n n z e i c h -n e t durch folgende Merkmale: Eine erste und eine zweite interne Stromschiene (ski, S2) für die Zuführung des emitterseitigen Versorgungspotentials (VEE) ist vorgesehen, die Stromschienen (S1, S2) sind mit getrennten externen Anschluflpunkten (P7, P2) verbunden, die Emitter der Schalttransistoren (T1 bis Tn) aller Ausgangsstufen sind mit der ersten Stromschiene (S1) verbunden, die zweite Stromschiene (S2) dient der Zuführung des emitterseitigen Versorgungspotentials (VEE) für den restlichen Teil der Schaltungsanordnung, eine Einrichtung zur Begrenzung des an der Zuleitungsinduktivität (L1) zur ersten Stromschiene (S1) bei einer durch das Schalten eines oder mehrerer Transistoren (T1 bis Tn) der Ausgangsstufen verursachten Stromänderung (4 I) entstehenden Spannungsabfalls (UL) ist vorgesehen.
  2. 2. Schaltungsanordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß zur Begrenzung des an der Zuleitungsinduktivität (L1) zur ersten Stromschiene (S1) entstehenden Spannungsabfalls (UL) die Basis eines jeden Schalttransistors (T1 bis Tn) über die Serienschaltung einer gleichsinnig mit der Basis-Emitter-Diode des Schalttransistors (T1 bis Tn) gepolten Diode (D1) und einer Hilfsspannungsauelle mit der zweiten Stromschiene (52) verbunden ist, wobei die Diode (D1) durch die Hilfsspannung (Uo) in Sperr-Richtung vorgespannt ist.
  3. 3. Schaltungsanordnung nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß jedem Schalttransistor (T1 bis Tn) individuell eine Hilfsspannungsquelle zuge- ordnet ist, deren Spannung (Uo) vom Schaltzustand des Schalttransistors (T1 bis Tn) abhängt, derart, daß die Hilfsspannung (UO) bei voller Durchschaltung des Schalttransistors (T1 bis Tn) wesentlich höher als bei Sperrung ist.
  4. 4. Schaltungsanordnung nac + spruch 3, d a d u r c h g e k e n n z e i c h n e t, daß die Hilfsspannungsquelle durch die Kollektor-Emitter-Strecke eines Transistors (T11) gebildet ist,dessen Basis über einen Vorwiderstand (R1) zur Strombegrenzung mit einem Punkt der Ausgangsstufe verbunden ist, dessen Potential sich entsprechend dem Ausgangssignal verändert.
  5. 5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß in den Kollektorkreis des Schalttransistors (Tlibis Tn) die Kollektor-Emitter-Strecke eines weiteren, gegenphasig gesteuerten Transistors eingefügt ist.
DE19803001110 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen Expired DE3001110C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803001110 DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803001110 DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Publications (2)

Publication Number Publication Date
DE3001110A1 true DE3001110A1 (de) 1981-07-23
DE3001110C2 DE3001110C2 (de) 1981-10-01

Family

ID=6092006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803001110 Expired DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Country Status (1)

Country Link
DE (1) DE3001110C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0186385A2 (de) * 1984-12-24 1986-07-02 Unisys Corporation Integrierte logische Schaltung mit Modul zur Erzeugung eines Steuersignals zur Aufhebung von Schaltgeräuschen

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880013321A (ko) * 1987-04-07 1988-11-30 언윈 엘. 콰텍 집적회로에서의 과도적잡음을 줄이기 위한 방법 및 그 장치
DE4229342A1 (de) * 1992-09-04 1994-03-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Ansteuerung mit gepulsten Signalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0186385A2 (de) * 1984-12-24 1986-07-02 Unisys Corporation Integrierte logische Schaltung mit Modul zur Erzeugung eines Steuersignals zur Aufhebung von Schaltgeräuschen
EP0186385A3 (en) * 1984-12-24 1988-04-27 Unisys Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise

Also Published As

Publication number Publication date
DE3001110C2 (de) 1981-10-01

Similar Documents

Publication Publication Date Title
DE3904901C2 (de)
DE2252371A1 (de) Schwellwert-verknuepfungsglied
DE2122292A1 (de) Leitungstreiberschaltung und diese verwendendes Übertragungsleitungssystem
DE2108101B2 (de) Schalterstromkrels
DE1537185A1 (de) Amplitudenfilter
EP0148395A2 (de) Breitbandkoppelfeld in Matrixform
EP2110950B1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
EP0057239B1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE3001110A1 (de) Integrierte schaltungsanordnung mit mehreren unabhaengig schaltenden ausgangsstufen
DE3611297C2 (de)
EP0735493A1 (de) Bus-Treiberschaltung
DE4223274A1 (de) Treiberschaltung fuer induktive lasten
DE3642618A1 (de) Schaltungsanordnung zur bildung eines begrenzten stromes
EP0351634B1 (de) Halbleiterschaltung für schnelle Schaltvorgänge
EP0024549A1 (de) TTL-Pegelumsetzer zur Ansteuerung von Feldeffekttransistoren
DE3713687A1 (de) Integrierte halbleiterschaltung
DE3536447C2 (de) Kurzschluß- und überlastfeste Transistorausgangsstufe
DE3739872C2 (de)
DE2148437B2 (de) Schaltungsanordnung zur verbesserung der kurzschlussfestigkeit von schaltkreisen vom typ der langsamen stoersicheren logik
DE4410211B4 (de) Schaltungsanordnung zur schaltbaren Ansteuerung einer Last
DE1182296B (de) Schaltungsanordnung zur Realisierung logischer Funktionen
DE2431523C3 (de) Halbleiter-Sprechweg-Schaltanordnung
DE2910898C2 (de) Optoelektronische Relaisnachbildung
DE3035999A1 (de) Schaltungsanordnung zum umsetzen eines binaeren eingangssignals in ein telegrafiersignal
DE2928452C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee