DE3001110C2 - Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen - Google Patents

Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Info

Publication number
DE3001110C2
DE3001110C2 DE19803001110 DE3001110A DE3001110C2 DE 3001110 C2 DE3001110 C2 DE 3001110C2 DE 19803001110 DE19803001110 DE 19803001110 DE 3001110 A DE3001110 A DE 3001110A DE 3001110 C2 DE3001110 C2 DE 3001110C2
Authority
DE
Germany
Prior art keywords
voltage
transistor
switching
circuit arrangement
output stages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19803001110
Other languages
English (en)
Other versions
DE3001110A1 (de
Inventor
Wilhelm Dr.-Ing. 8000 München Wilhelm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803001110 priority Critical patent/DE3001110C2/de
Publication of DE3001110A1 publication Critical patent/DE3001110A1/de
Application granted granted Critical
Publication of DE3001110C2 publication Critical patent/DE3001110C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

a) Eine erste und eine zweite interne Stromschiene (S 1, S2) für die Zuführung des emitterseitigen Versorgungspotentials (VEE)'\st vorgesehen,
b) die Stromschienen (S 1, S 2) sind mit getrennten externen Anschlußpunkten (P 1, P2) verbunden,
c) die Emitter der Schalttransistoren (Ti bis Tn) aller Ausgangsstufen sind mit der ersten Stromschiene (S 1) verbunden, rt
d) die zweite Stromschiene (S2) dient der Zuführung des emitterseitigen Versorgungspotentials (VEE) für den restlichen Teil der Schaltungsanordnung,
ε) zur üsgrenzung des an der Zuleitungsinduktivität (L 1) zur ersten Stromschiene (S 1) bei einer durch das Schalten eines oder mehrerer Transistoren (Tl bis Tn) der Ausgangsstufen verursachten Stromänderung (Δ I) entstehenden Spannungsabfalls (Ul) ist die Basis eines jeden Schalttransistors (Ti bis Tn) über die Serienschaltung einer gleichsinnig mit der Basis-Emitter-Diode des Schalttransistors (Ti bis Tn) gepolten Diode (Di) und einer Hilfsspannungsquelle mit der zweiten Stromschiene (S2) verbunden, wobei die Diode (Di) durch die Hilfsspannung (Uo) in Sperr-Richtung vorgespannt ist
2. Schaltungsanordnung nach Anspruch 1, dadurch r> gekennzeichnet, daß jedem Schalttransistor (Ti bis Tn) individuell eine Hilfsspannungsquelle zugeordnet ist, deren Spannung (Uo) vom Schaltzustand des Schalttransistors (Ti bis Tn)abhängt, derart, daß die Hilfsspannung (Uo) bei voller Durchschaltung des Schalttransistors (Ti bis Tn) wesentlich höher als bei Sperrung ist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Hilfsspannungsquelle durch die Kollektor-Emitter-Strecke eines Transistors « (TU) gebildet ist, dessen Basis über einen Vorwiderstand (R i) zur Strombegrenzung mit einem Punkt der Ausgangsstufe verbunden ist, dessen Potential sich entsprechend dem Ausgangssignal verändert. w
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in den Kollektorkreis des Schalttransistors (Ti bis Tn) die Kollektor-Emitter-Strecke eines weiteren, gegenphasig gesteuerten Transistors eingefügt ist. «
Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung in TTL-Schaltungstechnik mit mehreren unabhängig schaltenden Ausgangsstufen gemäß dem Oberbegriff des Patentanspruchs I.
Die Ausgänge von integrierten Verknüpfungsgliedern in TTL-Schaltungstechnik sind im allgemeinen mit f>5 Leitungen belastet, deren Wellenwiderstände etwa Ohm betragen. Damit entsteht beim Schalten eines Ausgangs auf der Zuführungsleitung für dai emitterseitige Versargungsspawwngspotential VEE eine Stromänderung AI von ca, 40 mA,
Bei der gleichzeitigen Umschaltung mehrerer TTL-Ausgänge vom hohen Signalpegel H auf den niedrigen Signalpegel L treten an nicht geschalteten Ausgängen, die den L-Pegel fähren, störende Spannungsspitzen auf, die mit der Zahl der geschalteten Ausgänge und mit der Schaltgeschwindigkeit wachsen. Besonders kritisch sind daher Anordnungen, die Schottky-Transisioren verwenden.
Ursache für die Störspannungsspitzen ist die unvermeidliche Induktivität der Anschlußfahne und des Bond-Drahtes zur Verbindung des äußeren Anschlusses für das emitterseitige Versorgungsspannungspotential VEE mit dem entsprechenden internen Stromschienensystem auf dem Halbleiterplättchen. Bisher wurde versucht, die Störspannung auf einen zulässigen Wert dadurch zu begrenzen, daß das gleichzeitige Schalten von mehr als beispielsweise zwei Ausgängen vermieden wurde. Die Einhaltung einer solchen Regel führt jedoch bei einer Vielzahl von Logikkomplexen in einem integrierten Baustein mit 20 oder mehr Ausgängen zu einer unerträglichen Einschränkung der Freizügigkeit des Einsatzes und ist im allgemeinen nicht mehr möglich.
Der Erfindung liegt die Aufgabe zugrunde. Maßnahmen anzugeben, die geeignet sind, das Auftreten von Störspannungen ω nicht geschalteten Ausgängen zu unterdrücken oder mindestens auf ein zulässiges Maß zu begrenzen, ohne die Zahl der gleichzeitig vom H-Pegel auf den L-Pegel geschalteten Ausgänge zu beschränken. Die Lösung dieser Aufgabe ergibt sich aus den Merkmalen im kennzeichnenden Teil des Patentanspruchs 1.
Im folgenden wird die Erfindung anhand der Zeichnung näher erläutert. Es zeigt
F i g. 1 das Prinzip der erfindungsgemäßen Lösung,
Fig.2a und 2b den Verlauf des Stroms durch die Zuleitungsinduktivität in Ausgangsstufen und den Verlauf der Spannung an der Zuletungsinduktivität und
F i g. 3 ein spezielles Ausführungsbeispiel.
Gemäß Fig. 1 existieren im Inneren des integrierten Bausteins zwei getrennte Stromschienen bzw. Stromschienensysteme Sl und 52 für die Zuführung des emitterseitigen Versorgungspotentials VEE An die erste Stromschiene S i sind die Emitter der Transistoren Ti, T2 bis Tn der Ausgangsstufen angeschlossen. Die zweite Stromschiene S 2 dient zur Versorgung der übrigen Schaltungsteile des Bausteins. Über die schon erwähnten Induktivitäten Li und L 2 der im Inneren des Bausteingehäuses verlaufenden Teile der Anschlußfahnen und der Bond-Drähte sind die Stromschienen 51 und 52 mit Anschlußpunkten P i und P 2 verbunden, an denen der emitterseitige Pol VEE einer äußeren nicht dargestellten Versorgungsspannungsquelle anliegt.
Der durch die Induktivität L 2 fließende Strom /2 weist bei hochintegrierten Anordnungen mit einer Vielzahl von Verknüpfungsgliedern keine nennenswerten Schwankungen auf. Die Existenz der Induktivität L 2 ist daher praktisch ohne Bedeutung,
Dies gilt jedoch nicht für die Zuleitungsinduktivität L i. Setzt man für den Wert der Induktivität L 1 den Wert JL = 5 nH und für die Schaltzeit At=>2 ns an, dann erzeugt die eingangs genannte Änderung 4/=40mA des Stroms /1 einen Spannungsabfall
4-'-i
100 mV.
Eine Störspannung dieser Größe kann zwar noch hingenommen werden, obwohl sie sich auf alle auf dem L-Pegel liegenden Ausgange Q auswirkt. Sie vervielfacht sich aber, wenn mehrere Ausgänge Q gleichzeitig vom Η-Pegel auf den L-Pegel geschaltet werden, wobei dann sehr bald die zulässige Toleranzgröße erreicht bzw. Oberschritten wird. Aufgrund der Aufteilung der internen Stromschienen beeinflußt die Störspannung U1 jedenfalls nicht die über die Stromschiene 52 gespeisten Sfihajtungsteile,
Gemäß der Erfindung wird die Schaltzeit der Ausgangstransistoren dann vergrößert, wenn die Störspannung Ul einen vorgegebenen Wert Ugr erreicht Aus der bekannten Beziehung für die sogenannte Spannungszeitfläche
UL ■ dt = L-Af
ergibt sich, daß bei festgehaltener Spannung Ul= Ugran der Induktivität L die Geschwindigkeit der Stromänderung abnimmt Das Prinzip dieser Abhängigkeit ist aus Fig.2a und 2b für zwei verschiedene Werte der Grenzspannung ^ersichtlich.
Die Grenzspannung Ugr wird so gewählt, daß einerseits die auf den nicht geschalteten Ausgängen auftretenden Störimpulse klein genug bleiben, um die sichere Auswertung der Signalpegel zu gewährleisten und andererseits die Schaltzeiten nicht unnötig verlängert werden. Vorteilhafte Werte für die Grenzspannung Ugr liegen im Bereich von 200 mV bis 300 mV, wobei im allgemeinen Werte in der Nähe der unteren Grenze zu bevorzugen sind.
Geht man von ^=200 mV und UL= 100 mV für nur eine in einem bestimmten Zeitpunkt umgeschaltete Ausgangsstufe aus, dann tritt eine Verlängerung der Schaltzeit erst beim gleichzeitigen Schalten von mehr als zwei Ausgangsstufen ein. Die Verlängerung beträgt etwa 1 ns für jede weitere Ausgangsstufe.
Die Mittel für die Erzeugung der Grenzspannung Ugr beim Schalten von Η-Pegel auf den L-Pegel sind in F i g. 1 in Verbindung mit dem Transistor 7*1 dargestellt. Sie bestehen aus einer wie die Basis-Emitter-Diode des Transistors Tl gepolten Diode D1 und einer Hilfsspannungsquelle mit der Spannung i/o, die in Serie zwischen der Basis des Transistors Γ1 und der Stromschiene 52 geschaltet sind. Eine der Diode D1 entsprechende Diode ist jedem Schalttransistor zugeordnet während die Hilfsspapnungsquelle gegebenenfalls für alle Ausgangsstufen gemeinsam vorgesehen sein kann.
Die Ansteuerschaltung für den Transistor Tl ist in F i g. 1 durch eine Kr>nstantstromquelle K und einen Schalter Sw ersetzt Nach dem Schließen des Schalters Sw beginnt durch den Transistor Tl ein Emitterstrom zu fließen, der an der Induktivität L1 einen Spannungsabfall Ul hervorruft Damit wird die Basis des Transistors Tl auf eine Spannung Ul+ Übe gegenüber dem Versorgungspotential VEEbzw. dem Potential der Stromschiene 52 angehoben, wobei Übe der Spannungsabfall der nunmehr leitenden Basis-Emitter-Diode im Transistor Tl ist. Es sei daran erinnert, daß bei Schaltungsanordnungen in TTL-Technik mit Schottky-Tränsistöfen ohne zusätzliche Verkehrungen eine Stromänderung Δ /=40 mA innerhalb von 2 ns vorausgesetzt werden kann. Die Basis des Transistors Tl kann aber nur so weit angehoben werden, bis die Diode D1 leitend wird. Das tritt ein, wenn die Spannung der Basis gegen VEE den Wert Uo+ Ud erreicht. Da der Spannungsabfall LV an der leitenden Diode D1 mindestens annähernd gleich dem Spannungsabfall Übe an der leitenden Basis-Emitter-Diode des Transistors Tl ist, gilt also Uq= Ug*
Durch die bisher beschriebenen Maßnahmen gemäß
der Erfindung, insbesondere durch die Begrenzung der in der Induktivität U1 induzierten Spannung Ul auf einen (wählbaren) vorgegebenen Wert Uer bleiben die Störimpulse an den mit den Kollektoren leitender Schalttransistoren verbundenen Ausgängen Q auch
ίο dann in erträglichen Grenzen, wenn mehrere Transistoren gleichzeitig leitend geschaltet werden.
Durch die Festlegung des maximalen Basispotentials besteht bei einem ungünstigen Zusammenwirken verschiedener Toleranzen die Gefahr, daß Transistoren
r> von am Schaltvorgang nicht beteiligten Ausgangsstufen wegen des erhöhten Emitterpotentials beim Schalten weiterer Transistoren vorübergehend nicht mehr voll durchgesteuert werden. Die Folge davon ist eine Vergrößerung der Störimpulse,
so Gemäß einer Weiterbildung der Erfindung wird daher die Begrenzung der Basisspannung vom Schaltzustand abhängig gemacht Insbesondre kann die für die Begrenzung maßgebliche Hilfsspanrijng Uo größer werden, wenn der den Übergang vom Η-Pegel auf den L-Pegel bewirkende Schaltvorgang mindesten?· nahezu beendet ist.
Die F i g. 3 zeigt ein entsprechendes Ausführungsbeispiel für eine Ausgangsstufe, deren Ausgang Q mit dem Verbindungspunkt von zwei in Serie geschalteten,
jo gegenphasig gesteuerten Transistoren zusammenfällt. Dabei entspricht der in F i g. 3 untenliegende Ausgangstransistor, dessen Kollektor mit dem Ausgang Q verbunden ist, dem bisher beschriebenen Schalttransistor Tl. Ausgangsstufen der dargestellten Art, jedoch
i) ohne die durch die Erfindung bedingten Änderungen sind allgemein bekannt (vergl. »The Data Book for Design Engineers« Texas Instruments Deutschland GmbH, 3. Auflage, Seite 299). Auf ihren Aufbau und ihre Wirkungsweise wird daher nicht näher eingegangen.
Μ In dem Ausführungsbeispiel nach Fig.3 übernimmt der Transistor TIl die Funktion der Hilfsspannungsquelle. Der Transistor TIl, dessen Basis über einen zusätzlichen Widerstand R1 und den schon in der bekannten Ausgangsstufe vorhandenen Widerstand R 2 mit dem Ausgang Q verbunden ist, leitet beim hohen Ausgangspegel. Der Spannungsabfall an seiner Kollektor-Emitter-Strecke beträgt etwa 03 Volt Diese Spannung entspricht der Hilfsspannung Uo bzw. dem Grenzwert L^rfür die beim Übergang vom Η-Pegel auf
μ den L-Pegel am Ausgang Q in der Zuleitungsinduktivität L 1 induzierten Spannung Ul,
Der Transistor TIl wird gesperrt, wenn die Spannung am Ausgang Q gegen das emittersei'ige Versorgungspotential VEE kleiner als etwa 1,5 Volt
■>? wi.d. Dieser Wert entspricht der Summe aus den Schwellspannungen der Diode D1 und der Basis-Emitter-Diode des Transistors TIl. Durch «ine Vertauschung der Reihenfolge von Transistor TIl und Diode D1 entgegen der Darstellung in F i g. 3 wird erreicht, daß die Sperrung des Transistors TIl erst erfolgt, wenn die Ausgangsspannung auf etwa 0,8 Volt abgesunken ist. Die Sperrung des Transistors TIl hat die gleiche Wirkung wie eine Erhöhung der Spannung U0 der Hilfsspannungsquelle so weit, daß die einem bereits
f>5 leitenden Schalttransistor zugeordnete Diode bei der Anhebung dieses Schalttransistors durch die Umschaltung eines anderen Schalttransistors vom gesperrten in den leitenden Zustand nicht mehr leitend werden kann.
Hierzu 2 Blatt Zeichnungen

Claims (1)

Patentansprüche;
1. integrierte Schaltungsanordnung in TTL-Schal· tungstechmk mit mehreren unabhängig schaltenden Ausgangsstwfen mit je einem Schalttransistor, an dessen Kollektor das Ausgangssignal abnehmbar ist, gekennzeichnet durch folgende Merkmale:
DE19803001110 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen Expired DE3001110C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803001110 DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803001110 DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Publications (2)

Publication Number Publication Date
DE3001110A1 DE3001110A1 (de) 1981-07-23
DE3001110C2 true DE3001110C2 (de) 1981-10-01

Family

ID=6092006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803001110 Expired DE3001110C2 (de) 1980-01-14 1980-01-14 Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen

Country Status (1)

Country Link
DE (1) DE3001110C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3800102A1 (de) * 1987-04-07 1988-10-27 Western Digital Corp Verfahren und vorrichtung zum verringern von uebergangsrauschen in integrierten schaltungen
DE4229342A1 (de) * 1992-09-04 1994-03-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Ansteuerung mit gepulsten Signalen

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609834A (en) * 1984-12-24 1986-09-02 Burroughs Corporation Integrated logic circuit incorporating a module which generates a control signal that cancels switching noise

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3800102A1 (de) * 1987-04-07 1988-10-27 Western Digital Corp Verfahren und vorrichtung zum verringern von uebergangsrauschen in integrierten schaltungen
DE4229342A1 (de) * 1992-09-04 1994-03-10 Thomson Brandt Gmbh Verfahren und Vorrichtung zur Ansteuerung mit gepulsten Signalen

Also Published As

Publication number Publication date
DE3001110A1 (de) 1981-07-23

Similar Documents

Publication Publication Date Title
DE68928161T2 (de) Treiberschaltung zur Verwendung bei einer spannungsgesteuerten Halbleitervorrichtung
DE3904901C2 (de)
WO2006072292A1 (de) Schaltungsanordnung und verfahren zum schutz einer schaltung vor elektrostatischen entladungen
DE3507130A1 (de) Treiberstromkreis fuer eine magnetspule
EP2342824A1 (de) Vor kurzschluss geschützte halbbrückenschaltung mit halbleiterschaltern
DE3804250C1 (en) Circuit arrangement for a current limiter
EP0013710B1 (de) Gegentakt-Treiberschaltung, deren Ausgang direkt mit den Ausgängen weiterer Treiberschaltungen verknüpfbar ist
DE2122292A1 (de) Leitungstreiberschaltung und diese verwendendes Übertragungsleitungssystem
DE3001110C2 (de) Integrierte Schaltungsanordnung mit mehreren unabhängig schaltenden Ausgangsstufen
EP2110950B1 (de) Schaltung und Verfahren zur Signalspannungsübertragung innerhalb eines Treibers eines Leistungshalbleiterschalters
DE1562119B2 (de) Schaltungsanordnung fuer eine zuteileinrichtung fuer fernmelde-, insbesondere fernsprechvermittlungsanlagen
DE19533637A1 (de) Zündendstufe
EP0057239B1 (de) Monolithisch integrierte Gegentakt-Treiberschaltung
DE1249337B (de)
EP0255067A1 (de) Schaltungsanordnung zur Strombegrenzung
DE10145520B4 (de) Schaltungsanordnung zur Spannungsversorgung eines Zweidrahtsensors
DE102016210798B3 (de) Leistungshalbleiterschaltung
DE102014010202B3 (de) EMV gerechte Flanken-Regelung für Transceiver eines Eindrahtbussystems, insbesondere für einen LINBUS-Transceiver
DE1182296B (de) Schaltungsanordnung zur Realisierung logischer Funktionen
DE2813073A1 (de) Diskriminator-schaltung
DE2843213C2 (de) Schaltungsanordnung zur Spannungsbegrenzung
DE3013474A1 (de) Sensorsystem
DE2404850B2 (de) Elektronische Sicherung für einen Gegentakt-Verstärker
DE2140509B2 (de) Leseverstärker
DE19842444A1 (de) Überspannungsabschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8339 Ceased/non-payment of the annual fee