JPH0449289B2 - - Google Patents
Info
- Publication number
- JPH0449289B2 JPH0449289B2 JP14087882A JP14087882A JPH0449289B2 JP H0449289 B2 JPH0449289 B2 JP H0449289B2 JP 14087882 A JP14087882 A JP 14087882A JP 14087882 A JP14087882 A JP 14087882A JP H0449289 B2 JPH0449289 B2 JP H0449289B2
- Authority
- JP
- Japan
- Prior art keywords
- differential
- input terminal
- output
- sampling
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はカラーテレビジヨン信号の色信号処理
などに用いられるサンプリング回路に関するもの
で、特に半導体集積回路に最適なものである。
などに用いられるサンプリング回路に関するもの
で、特に半導体集積回路に最適なものである。
第１図が従来のサンプリング回路の一例を示す
図であり、図において、１ａと１ｂは差動構成を
なす２個のトランジスタ、１１ａ，１１ｂは各ト
ランジスタ１ａ，１ｂの差動入力端子であり、両
差動入力端子１１ａ，１１ｂはそれぞれ抵抗４，
５を介してバイアス端子１２に接続されている。
また３はトランジスタであり、そのコレクタは上
記両トランジスタ１ａ，１ｂの共通エミツタに接
続され、そのエミツタは抵抗６を介してアースさ
れている。そして該トランジスタ３のベースはサ
ンプリング信号の入力端子１３となつている。ま
た上記トランジスタ１ａ，１ｂのコレクタはそれ
ぞれ抵抗７，８を介して電源＋Vccの端子１５に
接続されている。また、上記トランジスタ１ｂの
コレクタから出力端子１４が取出されている。
図であり、図において、１ａと１ｂは差動構成を
なす２個のトランジスタ、１１ａ，１１ｂは各ト
ランジスタ１ａ，１ｂの差動入力端子であり、両
差動入力端子１１ａ，１１ｂはそれぞれ抵抗４，
５を介してバイアス端子１２に接続されている。
また３はトランジスタであり、そのコレクタは上
記両トランジスタ１ａ，１ｂの共通エミツタに接
続され、そのエミツタは抵抗６を介してアースさ
れている。そして該トランジスタ３のベースはサ
ンプリング信号の入力端子１３となつている。ま
た上記トランジスタ１ａ，１ｂのコレクタはそれ
ぞれ抵抗７，８を介して電源＋Vccの端子１５に
接続されている。また、上記トランジスタ１ｂの
コレクタから出力端子１４が取出されている。
次に動作について説明する。
差動入力端子１１ａには第２図に示す様な被サ
ンプリング信号Eiが印加され、入力端子１３には
第２図に示す様なサンプリング信号Esが印加さ
れる。この時出力端子１４には第２図に示す様な
サンプリング後の波形Eo1が表われる。しかるに
この回路では、抵抗７，８にサンプリング期間
（第２図中のt1の期間）のみ電流が流れ、非サン
プリング期間（第２図中のt2の期間）は電流が流
れない為に、Eo1の波形にサンプリング波形が重
畳されてしまう。従つて出力信号Eiには不要な信
号成分が含まれる為、集積回路内でこの信号を次
段に接続する際に甚だ不都合であつた。
ンプリング信号Eiが印加され、入力端子１３には
第２図に示す様なサンプリング信号Esが印加さ
れる。この時出力端子１４には第２図に示す様な
サンプリング後の波形Eo1が表われる。しかるに
この回路では、抵抗７，８にサンプリング期間
（第２図中のt1の期間）のみ電流が流れ、非サン
プリング期間（第２図中のt2の期間）は電流が流
れない為に、Eo1の波形にサンプリング波形が重
畳されてしまう。従つて出力信号Eiには不要な信
号成分が含まれる為、集積回路内でこの信号を次
段に接続する際に甚だ不都合であつた。
本発明は従来のこのような欠点を解消するため
になされたもので、出力信号には不要な信号成分
が出力されない様に、差動電流ゲート回路を１回
路追加して、サンプリング時と非サンプリング時
に出力電圧が変動しない様にしたもので、比較的
簡単な回路構成で且つ電源電圧利用率の高いサン
プリング回路を提供することを目的としている。
になされたもので、出力信号には不要な信号成分
が出力されない様に、差動電流ゲート回路を１回
路追加して、サンプリング時と非サンプリング時
に出力電圧が変動しない様にしたもので、比較的
簡単な回路構成で且つ電源電圧利用率の高いサン
プリング回路を提供することを目的としている。
以下この発明の一実施例を図について説明す
る。
る。
第３図は本発明の一実施例を示す。図におい
て、第１図と同一符号は第１図と同一又は相当の
ものを示し、３０は上記差動構成の２つのトラン
ジスタ１ａ，１ｂからなる第１の差動電流ゲート
装置で、１１ａ，１１ｂがその差動入力端子で、
これらは第１図と同様抵抗４，５を介してバイア
ス端子１２に接続されている。そして上記両トラ
ンジスタ１ａ，１ｂのエミツタは共通接続され、
これが上記第１の差動電流ゲート装置３０の共通
入力端子となつている。また４０は差動構成の２
つのトランジスタ２ａ，２ｂからなる第２の差動
電流ゲート装置で、この場合両トランジスタ２
ａ，２ｂのゲートは共通接続され、該ゲートが差
動入力端子１３となつている。そして該差動電流
ゲート装置４０についても両トランジスタ２ａ，
２ｂのエミツタが共通接続され、該装置４０の共
通入力端子となつている。そして両者の共通エミ
ツタは相互に接続され、その接続点とアース間に
は電流源９が接続されている。また第１、第２の
差動電流ゲート装置３０，４０の第１出力である
トランジスタ１ａのコレクタとトランジスタ２ａ
のコレクタとが互いに接続され、その接続点と電
源Vccの端子１５間には抵抗７が接続されてい
る。また上記第１、第２差動電流ゲート装置３
０，４０の第２出力であるトランジスタ１ｂのコ
レクタとトランジスタ２ｂのコレクタとは相互に
接続され、その接続点と電源Vccの端子１５との
間には抵抗８が接続されている。そしてこの両装
置３０，４０の第２出力の接続点が本回路の出力
端子１４となつている。
て、第１図と同一符号は第１図と同一又は相当の
ものを示し、３０は上記差動構成の２つのトラン
ジスタ１ａ，１ｂからなる第１の差動電流ゲート
装置で、１１ａ，１１ｂがその差動入力端子で、
これらは第１図と同様抵抗４，５を介してバイア
ス端子１２に接続されている。そして上記両トラ
ンジスタ１ａ，１ｂのエミツタは共通接続され、
これが上記第１の差動電流ゲート装置３０の共通
入力端子となつている。また４０は差動構成の２
つのトランジスタ２ａ，２ｂからなる第２の差動
電流ゲート装置で、この場合両トランジスタ２
ａ，２ｂのゲートは共通接続され、該ゲートが差
動入力端子１３となつている。そして該差動電流
ゲート装置４０についても両トランジスタ２ａ，
２ｂのエミツタが共通接続され、該装置４０の共
通入力端子となつている。そして両者の共通エミ
ツタは相互に接続され、その接続点とアース間に
は電流源９が接続されている。また第１、第２の
差動電流ゲート装置３０，４０の第１出力である
トランジスタ１ａのコレクタとトランジスタ２ａ
のコレクタとが互いに接続され、その接続点と電
源Vccの端子１５間には抵抗７が接続されてい
る。また上記第１、第２差動電流ゲート装置３
０，４０の第２出力であるトランジスタ１ｂのコ
レクタとトランジスタ２ｂのコレクタとは相互に
接続され、その接続点と電源Vccの端子１５との
間には抵抗８が接続されている。そしてこの両装
置３０，４０の第２出力の接続点が本回路の出力
端子１４となつている。
次に動作について説明する。
差動入力端子１１ａには第４図に示す被サンプ
リング信号R1が印加され、差動入力端子１３に
は第４図に示すサンプリング信号Esが印加され
る。第４図のt1期間中はトランジスタ１ａ，１ｂ
が導通し、トランジスタ２ａ，２ｂは非導通とな
り、t2期間中はこの逆の状態となる。従つて定電
流源９の電流値をIoとすると、抵抗７，８に流れ
る電流は、サンプリング期間でも非サンプリング
期間でも常にIo／２ずつ流れており、その結果、
出力端子１４に現われる信号波形は第４図のEo2
に示す如き波形となり、不要な信号成分は出力さ
れない。
リング信号R1が印加され、差動入力端子１３に
は第４図に示すサンプリング信号Esが印加され
る。第４図のt1期間中はトランジスタ１ａ，１ｂ
が導通し、トランジスタ２ａ，２ｂは非導通とな
り、t2期間中はこの逆の状態となる。従つて定電
流源９の電流値をIoとすると、抵抗７，８に流れ
る電流は、サンプリング期間でも非サンプリング
期間でも常にIo／２ずつ流れており、その結果、
出力端子１４に現われる信号波形は第４図のEo2
に示す如き波形となり、不要な信号成分は出力さ
れない。
なお上記実施例では、２つのトランジスタ２
ａ，２ｂのゲートを共通接続することにより、２
つの差動入力端子に同相でサンプリング信号が印
加されるようにしたが、これはゲートを共通接続
せず、他の方法で２つの差動入力端子に同相入力
でサンプリング信号を印加するようにしてもよ
い。また上記実施例では２つのトランジスタ１
ａ，１ｂのコレクタの共通接続点と電源間に抵抗
７を設けたが、この抵抗はなくてもよいものであ
る。
ａ，２ｂのゲートを共通接続することにより、２
つの差動入力端子に同相でサンプリング信号が印
加されるようにしたが、これはゲートを共通接続
せず、他の方法で２つの差動入力端子に同相入力
でサンプリング信号を印加するようにしてもよ
い。また上記実施例では２つのトランジスタ１
ａ，１ｂのコレクタの共通接続点と電源間に抵抗
７を設けたが、この抵抗はなくてもよいものであ
る。
また本発明はテレビジヨン信号の様な周期的な
信号波形のある部分をサンプリングする際に広く
応用出来るものであり、AGC，ACC、カラーキ
ラー、APC等その用途はすこぶる広いものであ
る。
信号波形のある部分をサンプリングする際に広く
応用出来るものであり、AGC，ACC、カラーキ
ラー、APC等その用途はすこぶる広いものであ
る。
以上のように、本発明によれば、差動構成の２
つのトランジスタからなる差動電流ゲート装置を
２つ設け、サンプリング期間、非サンプリング期
間のいずれにおいても各装置に電流源の電流Ioの
半分即ちIo／２ずつ電流が流れるようにしたの
で、サンプリング後の出力信号中に所望の信号以
外の不要な信号成分を含まないようになり、次段
の結合に際し、波器等を介さずに直結すること
が出来、半導体集積回路を構成する際にその効果
ははなはだ大きいものである。
つのトランジスタからなる差動電流ゲート装置を
２つ設け、サンプリング期間、非サンプリング期
間のいずれにおいても各装置に電流源の電流Ioの
半分即ちIo／２ずつ電流が流れるようにしたの
で、サンプリング後の出力信号中に所望の信号以
外の不要な信号成分を含まないようになり、次段
の結合に際し、波器等を介さずに直結すること
が出来、半導体集積回路を構成する際にその効果
ははなはだ大きいものである。
第１図は従来のサンプリング回路の一例を示す
回路図、第２図は第１図の回路の動作説明図、第
３図は本発明の一実施例の回路図、第４図は第３
図の回路の動作説明図である。 図において、３０は第１の差動電流ゲート装
置、１ａ，１ｂはトランジスタ、４０は第２の差
動電流ゲート装置、２ａ，２ｂはトランジスタ、
７，８は抵抗、９は定電流回路、１１ａは被サン
プリング信号入力端子（差動入力端子）、１３は
サンプリング信号入力端子（差動入力端子）であ
る。
回路図、第２図は第１図の回路の動作説明図、第
３図は本発明の一実施例の回路図、第４図は第３
図の回路の動作説明図である。 図において、３０は第１の差動電流ゲート装
置、１ａ，１ｂはトランジスタ、４０は第２の差
動電流ゲート装置、２ａ，２ｂはトランジスタ、
７，８は抵抗、９は定電流回路、１１ａは被サン
プリング信号入力端子（差動入力端子）、１３は
サンプリング信号入力端子（差動入力端子）であ
る。
Claims (1)
- １ 差動入力端子、共通入力端子及び第１、第２
の出力端子を有する第１の差動電流ゲート装置
と、差動入力端子、共通入力端子及び第１、第２
出力端子を有する第２の差動電流ゲート装置と、
上記第１および第２の差動電流ゲート装置の第１
出力端子の双方を互いに接続した接続点に抵抗を
介してあるいは直接接続された電源と、上記第１
および第２の差動電流ゲート装置の第２出力端子
の双方を互いに接続した接続点を上記電源間に接
続された抵抗と、上記第１および第２の差動電流
ゲート装置の共通入力端子の双方を互いに接続し
た接続点とアース間に接続された定電流回路とを
備え、上記第１の差動電流ゲート装置の差動入力
端子に被サンプリング信号を加え、上記第２の差
動電流ゲート装置の２つの差動入力端子には同相
入力でサンプリング信号を印加し、上記第１、第
２の差動電流ゲート回路の第２出力の接続点から
出力を取り出したことを特徴とするサンプリング
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14087882A JPS5930323A (ja) | 1982-08-11 | 1982-08-11 | サンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14087882A JPS5930323A (ja) | 1982-08-11 | 1982-08-11 | サンプリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5930323A JPS5930323A (ja) | 1984-02-17 |
| JPH0449289B2 true JPH0449289B2 (ja) | 1992-08-11 |
Family
ID=15278859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14087882A Granted JPS5930323A (ja) | 1982-08-11 | 1982-08-11 | サンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930323A (ja) |
-
1982
- 1982-08-11 JP JP14087882A patent/JPS5930323A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5930323A (ja) | 1984-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004245A (en) | Wide common mode range differential amplifier | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JP2528091B2 (ja) | 集積回路 | |
| JPH0449289B2 (ja) | ||
| JPH011325A (ja) | 半導体装置 | |
| JPH02889B2 (ja) | ||
| JPH021408B2 (ja) | ||
| US4985685A (en) | Detector circuit including current attenuating circuit and capacitor | |
| US4743781A (en) | Dotting circuit with inhibit function | |
| JPS58168311A (ja) | 組み合わせエミツタフオロワ回路 | |
| JPS6131643B2 (ja) | ||
| JPH0364205A (ja) | クリップ回路 | |
| JPS6040730B2 (ja) | エミッタホロワ回路 | |
| JPH03201809A (ja) | 差動出力回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS61150229A (ja) | 集積回路 | |
| JPH0234491B2 (ja) | Kasukeedosetsuzokushutsuryokukairo | |
| JPH0219648B2 (ja) | ||
| JPS6113413B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPS6116612A (ja) | コンパレ−タ回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS61225909A (ja) | 増幅回路の出力回路 | |
| JPS61281620A (ja) | 半導体集積回路装置 | |
| JPS6167309A (ja) | バイアス回路 |