TWI718804B

TWI718804B - 帶隙參考電路及具有其之電子電路裝置

Info

Publication number: TWI718804B
Application number: TW108144995A
Authority: TW
Inventors: 楊毓俊; 樊磊
Original assignee: 大陸商北京集創北方科技股份有限公司
Priority date: 2019-12-09
Filing date: 2019-12-09
Publication date: 2021-02-11
Also published as: TW202122950A

Abstract

本發明主要揭示一種帶隙參考電路，包括：一PTAT電流產生單元、一第一差動放大單元、一第二差動放大單元、以及一帶隙參考電流輸出單元。本發明利用該PTAT電流產生單元與該第一差動放大單元組成一帶隙參考電壓源電路。特別地，本發明令第二差動放大單元共用該第一差動放大單元之部分電路元件，進而以該PTAT電流產生單元、一共用差動放大電路單元、以及該帶隙參考電流輸出單元組成一帶隙參考電流源電路。簡單地說，本發明係透過令該帶隙參考電壓源電路和該帶隙參考電流源電路共用一PTAT電流產生單元以及一共用差動放大電路單元之方式，使得所述帶隙參考電路之電路面積以及電路運行功耗被大幅減少。

Description

帶隙參考電路及具有其之電子電路裝置

本發明係關於參考電壓源和參考電流源之技術領域，尤指能夠同時產生一帶隙參考電壓(V _BG)和一帶隙參考電流(I _BG)的一種帶隙參考電路。

熟悉電子電路設計之工程師應該知道，帶隙參考電路(Bandgap reference circuit)主要功能在於提供與環境溫度變化無關的一個參考電壓(或稱基準電壓)或一個參考電流。目前，帶隙參考電路被廣泛地應用在類比訊號處理電路(例如:感測器電路)、類比數位轉換電路、類比數位混合電路、系統單芯片(System on Chip, SoC)、系統整合芯片(System-Level Integration, SLI)、低壓差線性穩壓芯片(Low dropout (LDO) regulator)、動態隨機處理記憶體 (DRAM)、與快閃記憶體(Flash memory)之中。

圖1顯示習知的一種帶隙參考電壓源電路的電路拓樸圖。如圖1所示，該帶隙參考電壓源電路1a包括：一運算放大器10a、一第一電阻11a、一第二電阻12a、一第三電阻13a、一第一雙載子接面電晶體(Bipolar junction transistor, BJT)14a、以及一第二雙載子接面電晶體15a。其中，習知的帶隙參考電壓源電路1a可產生一帶隙參考電壓V _BG=V _BE+(R1/R2)･ΔV _BE。於前述之數學運算式中，V _BE為負溫度係數，且ΔV _BE為正溫度係數。並且，該第一電阻11a和該第二電阻12a的電阻值皆為R1，且該第三電阻13a的電阻值為R2。易於理解的，可以通過配置R1及R2的值來實現所述帶隙參考電壓V _BG的零溫度係數。在具有零溫度係數的情況下，帶隙參考電壓V _BG便不會受到環境溫度變化之影響而漂動。

圖2顯示習知的另一種帶隙參考電壓源電路的電路拓樸圖。如圖2所示，該帶隙參考電壓源電路1b包括：一第一雙載子接面電晶體10b、一第一電阻11b、一第二電阻12b、一第三電阻13b、一第二雙載子接面電晶體14b、一第三雙載子接面電晶體15b、一金氧半場效電晶體(Metal-oxide-semiconductor field-Effect transistor, MOSFET)16b、以及一電流源17b。同樣地，習知的帶隙參考電壓源電路1b可產生一帶隙參考電壓V _BG=V _be+(R1/R2)･ΔV _be。於前述之數學運算式中，V _be為負溫度係數，ΔV _be為正溫度係數，該第一電阻11b和該第二電阻12b的電阻值皆為R1，且該第三電阻13b的電阻值為R2。並且，可以通過配置R1及R2的值實現所述帶隙參考電壓V _BG的零溫度係數。

另一方面，圖3顯示習知的一種帶隙參考電流源電路的電路拓樸圖。如圖3所示，該帶隙參考電流源電路1c包括：一運算放大器10c、一第一電阻11c、一第二電阻12c、一第三電阻13c、一第一雙載子接面電晶體14c、一第二雙載子接面電晶體15c、一第一金氧半場效電晶體16c、一第二金氧半場效電晶體17c、以及一第三金氧半場效電晶體18c。習知的帶隙參考電流源電路1c可產生一帶隙參考電流I _BG=(V _be/R4)+(ΔV _be/R3)。於前述之數學運算式中，V _be為負溫度係數，且ΔV _be為正溫度係數。並且，該第一電阻11c和該第二電阻12c的電阻值皆為R4，且第三電阻13c的電阻值為R3。易於理解的，可以通過配置R4及R3的值來實現所述帶隙參考電流I _BG的零溫度係數。在具有零溫度係數的情況下，帶隙參考電流I _BG不會受到環境溫度變化之影響而漂動。

由前述說明可知，現有的帶隙電路是在選定雙載子接面電晶體以及運算放大器的情況下，通過配置電阻的方式達成產生環境溫度變化無關的一個參考電壓或一個參考電流。可惜的是，對於利用現有的半導體製程技術所製成的帶隙電路而言，其所帶有的電阻也會具有溫度係數，從而導致現有的帶隙電路無法同時產生參考電壓和參考電流。因此，若一特定應用之電子芯片需要同時包含參考電壓源和參考電流源，則必須令該電子芯片的電路結構同時包含如圖1或圖2所示之帶隙參考電壓源電路以及如圖3所示之帶隙參考電流源電路。

由上述說明可知，本領域亟需同時包含帶隙參考電壓源電路和帶隙參考電流源電路之一種帶隙參考電路。

本發明之主要目的在於提供一種帶隙參考電路，其通過令一帶隙參考電壓源電路和一帶隙參考電流源電路共用一PTAT電流產生單元以及一部份的差動放大電路單元的方式，使得所述帶隙參考電路能夠同時產生一帶隙參考電壓(V _BG)和一帶隙參考電流(I _BG)，從而使得具有本發明之帶隙參考電路的任一種電子電路裝置能夠在大幅節省電路面積的情況下同時包含一帶隙參考電壓源和一帶隙參考電流源於其電路結構之中。

本發明之另一目的在於提供一種帶隙參考電路，其能夠同時產生與溫度變化無關的一帶隙參考電壓(V _BG)和一帶隙參考電流(I _BG)，不僅大幅縮減帶隙參考電路之電路面積，同時亦減少帶隙參考電路之功耗。

本發明之再一目的在於提供一種帶隙參考電路，其通過令一帶隙參考電壓源電路和一帶隙參考電流源電路共用一PTAT電流產生單元以及一部份的差動放大電路單元的方式，增加所述帶隙參考電壓源電路輸出帶隙參考電壓(V _BG)之能力，同時增加所述帶隙參考電流源電路輸出帶隙參考電流(I _BG)之能力。

為達成上述目的，一種帶隙參考電路乃被提出，其包括：

一PTAT電流產生單元，偏壓於一工作電壓及一地端之間，且其係通過一第一電阻耦接該工作電壓；

一第一差動放大單元，偏壓於該工作電壓及該地端之間，且其耦接該PTAT電流產生單元，其中，該第一差動放大單元包括由一第一電晶體和一第二電晶體組成的一第一電晶體差動對、由一第三電晶體和一第四電晶體組成的一第一主動負載、以及一電壓傳送元件，且該第一差動放大單元係用以依該PTAT電流產生單元所提供的一PTAT電流產生一控制電壓，並依該控制電壓驅動該PTAT電流產生單元以產生一帶隙參考電壓；其中，通過配置該第一電阻的電阻值的方式可實現該帶隙參考電壓的零溫度係數，且該工作電壓通過該電壓傳送元件連接該第一電阻；

一第二差動放大單元，偏壓於該工作電壓及該地端之間，且其耦接該第一差動放大單元及該PTAT電流產生單元；其中，該第二差動放大單元依據該PTAT電流產生單元所提供的該PTAT電流產生一CTAT電流，且其包含：由所述第一電晶體和一第五電晶體組成的一第二電晶體差動對、由所述第三電晶體和一第六電晶體組成的一第二主動負載、以及一電流傳送元件；以及

一帶隙參考電流輸出單元，偏壓於該工作電壓及該地端之間，耦接該第二差動放大單元，且其通過一第二電阻耦接該地端；其中，該帶隙參考電流輸出單元依據該第二差動放大單元所提供的該CTAT電流以及該電流傳送元件所傳送的該PTAT電流產生一帶隙參考電流，且通過配置該第二電阻的電阻值的方式可實現該帶隙參考電流的零溫度係數。

在一實施例中，該電壓傳送元件為一N型MOSFET電晶體，且該電流傳送元件為一NPN型BJT電晶體。

在一實施例中，該PTAT電流產生單元包括：

一第一BJT電晶體，具有一基極端、一集極端與一射極端，且以其所述基極端和所述射極端分別耦接該第一電阻和該地端；

一第三電阻，耦接於該第一電阻和該第一BJT電晶體的該集極端之間；

一第二BJT電晶體，具有一基極端、一集極端與一射極端，且以其所述射極端和所述基極端和分別耦接該地端和該第一BJT電晶體的該集極端；以及

一第四電阻，耦接於該第一電阻和該第二BJT電晶體的該集極端之間。

在一實施例中，所述之帶隙參考電路更包括：

一第五電阻，其一端同時耦接該第二BJT電晶體的該射極端以及該第一BJT電晶體的該射極端，且其另一端耦接至該地端；

一第六電阻，耦接於該第二差動放大單元的該第五電晶體和該地端之間；

其中，該第六電阻的電阻值等於該第三電阻與該第四電阻之一等校並聯電阻值，且該第六電阻的電阻值等於與該第三電阻的電阻值。

在一實施例中，通過配置該第一電阻的電阻值和所述等校並聯電阻值之間的比例可實現該帶隙參考電壓的零溫度係數，且通過配置該第二電阻的電阻值和該第一電阻之間的比例可實現該帶隙參考電流的零溫度係數。

在一實施例中，該帶隙參考電流輸出單元包含一第七電晶體以及由一第八電晶體和一第九電晶體組成的一第三主動負載，且該第一主動負載、該第二主動負載與該第三主動負載皆為一電流鏡。

在一實施例中，該第一電晶體、該第二電晶體和該第五電晶體皆為一NPN型BJT電晶體，該第三電晶體、該第四電晶體、該第六電晶體、該第八電晶體、和該第九電晶體皆為一P型MOSFET電晶體，且該第七電晶體為一N型MOSFET電晶體。

在一實施例中，所述之帶隙參考電路更包括：

一第一電容，耦接於該電壓傳送元件與該第一BJT電晶體的該基極端之間；

一第二電容，耦接於該電壓傳送元件與該地端之間；

一第七電阻，其一端同時耦接該電壓傳送元件和該第一主動負載；

一第三電容，耦接於該第七電阻的另一端與該地端之間；

一第八電阻，其一端同時耦接該帶隙參考電流輸出單元和該第二差動放大單元；

一第四電容，耦接於該第八電阻的另一端與該地端之間；以及

一啟動單元，耦接至該第七電阻和該電壓傳送元件之間的一共接點。

為達成上述目的，本發明進一步提出一種帶隙參考電路，其具有：

一PTAT電流產生單元，用以產生一帶隙參考電壓；

一帶隙參考電流輸出單元，用以產生一帶隙參考電流；以及

一運算放大電路，耦接於該PTAT電流產生單元與該帶隙參考電流輸出單元之間；

其中，該PTAT電流產生單元產生一PTAT電流；該運算放大電路的一第一部份係用以依該PTAT電流產生一第一控制電壓以驅使該PTAT電流產生單元產生所述的帶隙參考電壓；以及該運算放大電路的一第二部份係用以依該PTAT電流產生一第二控制電壓以驅使該帶隙參考電流輸出單元產生該帶隙參考電流。

另外，本發明進一步提出一種電子電路裝置，其具有如前述之帶隙參考電路，其中，所述電子電路裝置可包含一類比訊號處理電路、一類比數位轉換電路、一類比數位混合電路、一系統單芯片、一系統整合芯片、一低壓差線性穩壓芯片、一動態隨機處理記憶體或一快閃記憶體。

為使貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

本發明的帶隙參考電路的原理在於：其具有一PTAT電流產生單元、一帶隙參考電流輸出單元及一運算放大電路，其中，PTAT電流產生單元係用以產生一帶隙參考電壓；帶隙參考電流輸出單元係用以產生一帶隙參考電流；運算放大電路係耦接於該PTAT電流產生單元與該帶隙參考電流輸出單元之間；該PTAT電流產生單元產生一PTAT電流；該運算放大電路的一第一部份係用以依該PTAT電流產生一第一控制電壓以驅使該PTAT電流產生單元產生所述的帶隙參考電壓；以及該運算放大電路的一第二部份係用以依該PTAT電流產生一第二控制電壓以驅使該帶隙參考電流輸出單元產生該帶隙參考電流。依此，該PTAT電流即可在產生帶隙參考電壓和帶隙參考電流的過程中抵銷掉電阻的負溫度係數，從而在一整合的電路中同時提供零溫度係數的參考電壓和參考電流。

圖4顯示本發明之一種帶隙參考電路的方塊圖，且圖5顯示本發明之帶隙參考電路的電路拓樸圖。本發明之帶隙參考電路1可以整合在一電子電路裝置之中，該電子電路裝置可例如是一類比訊號處理電路(例如:感測器電路)、一類比數位轉換電路、一類比數位混合電路、一系統單芯片(System on Chip, SoC)、一系統整合芯片(System-Level Integration, SLI)、一低壓差線性穩壓芯片(LDO regulator)、一動態隨機處理記憶體(DRAM)、或一快閃記憶體(Flash memory)。本發明之帶隙參考電路1同時包含一帶隙參考電壓源電路和一帶隙參考電流源電路，且通過令所述帶隙參考電壓源電路和所述帶隙參考電流源電路共用一PTAT電流產生單元11以及一部份的差動放大電路單元的方式，達到大幅縮減帶隙參考電路1之整體電路面積的效果。同時，電路使用的電子元件數量和電路面積同時減少係連帶使得本發明之帶隙參考電路1的功耗大幅下降。

如圖4與圖5所示，本發明之帶隙參考電路1包括：一PTAT電流產生單元11、一第一差動放大單元12、一第二差動放大單元13、以及一帶隙參考電流輸出單元14。依據本發明之設計，PTAT電流產生單元11通過一第一電阻1R0耦接一工作電壓V _DD，且同時通過一第五電阻1R3耦接一地端。正常工作時，PTAT電流產生單元11用以產生一正比於絕對溫度的電流(Proportional To Absolute Temperature, PTAT)，簡稱PTAT電流I _PTAT。

更詳細地說明，該PTAT電流產生單元11包括：一第一BJT電晶體1Q1、一第三電阻1R1、一第二BJT電晶體1Q2、以及一第四電阻1R2。其中，該第一BJT電晶體1Q1具有一基極端、一集極端與一射極端，且以其所述基極端和所述射極端分別耦接該第一電阻1R0和該地端。該第二BJT電晶體1Q2具有一基極端、一集極端與一射極端，且以其所述射極端和所述基極端和分別耦接該地端和該第一BJT電晶體1Q1的該集極端。並且，該第三電阻1R1耦接於該第一電阻1R0和該第一BJT電晶體1Q1的該集極端之間，且該第四電阻1R2耦接於該第一電阻1R0和該第二BJT電晶體1Q2的該集極端之間。補充說明的是，前述第五電阻1R3之一端同時耦接該第二BJT電晶體1Q2的該射極端以及該第一BJT電晶體1Q1的該射極端，且其另一端耦接至該地端。

如圖4和圖5所示，該第一差動放大單元12耦接該PTAT電流產生單元11、該工作電壓V _DD和該地端。通過圖5可知，該第一差動放大單元12包括由一第一電晶體2Q3和一第二電晶體2Q4組成的一第一電晶體差動對、由一第三電晶體2M3和一第四電晶體2M4組成的一第一主動負載、以及一電壓傳送元件2M0。其中，該第一電晶體2Q3和該第二電晶體2Q4皆為一NPN型BJT電晶體，且該第三電晶體2M3和該第四電晶體2M4皆為一P型MOSFET電晶體。因此，所述第一主動負載為一P-MOSFET電流鏡。另一方面，該電壓傳送元件2M0為一N型MOSFET電晶體，其閘極端耦接至該第一主動負載的該第四電晶體2M4的汲極端，且其汲極端耦接該工作電壓V _DD。值得注意的是，該第一電阻1R0之一耦接該電壓傳送元件2M0的源極端，且其另一端同時耦接該PTAT電流產生單元11內部的該第四電阻1R2和該第三電阻1R1。

正常工作時，該第一差動放大單元12接收該PTAT電流產生單元11所提供的一PTAT電流I _PTAT，且在對該PTAT電流I _PTAT進行放大並轉換成一電流以輸出至該電壓傳送元件2M0的閘極端。圖4和圖5還繪示一啟動單元15耦接至該電壓傳送元件2M0的閘極端，一第七電阻1R7之一端同時耦接該電壓傳送元件2M0的閘極端和該第一主動負載的該第四電晶體2M4的汲極端，且一第三電容1C3耦接於該第七電阻1R7的另一端與該地端之間。應可理解，依據該啟動單元15的一啟動信號，所述電流流經該第七電阻1R7而形成一壓降用以導通該電壓傳送元件2M0，使得電壓傳送元件2M0形成一通道以將工作電壓V _DD傳送至該第一電阻1R0。此時，該第一差動放大單元12與該PTAT電流產生單元11相互配合而產生一帶隙參考電壓V _BG。補充說明的是，可利用下式(1)和式(2)分別計算PTAT電流I _PTAT和帶隙參考電壓V _BG的值：

…………………………………(1)；

……………………(2)。

於上式(1)和式(2)中，R0、R1、和R2分別為第一電阻1R0、第三電阻1R1與第四電阻1R2的電阻值，V _T為熱電壓(Thermal voltage)，V _BE為負溫度係數，且R1||R2為該第三電阻1R1與該第四電阻1R2之一等效並聯電阻值。在一實施例中，第一BJT電晶體1Q1的基-射接面面積(Area of emitter–base (E-B) junction, ABE)與第二BJT電晶體1Q2的基-射接面面積的比值為1:n，因此，在上式(1)和式(2)中，n指的是第二BJT電晶體1Q2的基-射接面面積相對於第一BJT電晶體1Q1的基-射接面面積的倍數值。如此設置，即可通過配置該第一電阻1R0的電阻值和所述等效並聯電阻值之間的比例進而實現該帶隙參考電壓V _BG的零溫度係數。補充說明的是，一第一電容1C1係耦接於該電壓傳送元件2M0與該第一BJT電晶體1Q1的該基極端之間，且一第二電容1C2係耦接於該電壓傳送元件2M0與該地端之間。

繼續地參閱圖4與圖5，該第二差動放大單元13耦接該第一差動放大單元12、該PTAT電流產生單元11、該工作電壓V _DD、和該地端。依據本發明之設計，該第二差動放大單元13包含：由所述第一電晶體2Q3和一第五電晶體3Q5組成的一第二電晶體差動對、由所述第三電晶體2M3和一第六電晶體3M5組成的一第二主動負載、以及一電流傳送元件3Q6。其中，該第五電晶體3Q5為一NPN型BJT電晶體，且該第六電晶體3M5為一P型MOSFET電晶體。應可理解，該第六電晶體3M5和前述第一主動負載的該第三電晶體2M3一同組成一P-MOSFET電流鏡，藉此作為所述第二主動負載。

更詳細地說明，一第六電阻3R4耦接於該第二差動放大單元13的該電流傳送元件3Q6的射極端和該地端之間，一第八電阻3R1以其一端同時耦接該該帶隙參考電流輸出單元14的第七電晶體4M1的源極以及該第二差動放大單元13的第五電晶體3Q5的基極端，且一第四電容3C1耦接於該第八電阻3R1的另一端與該地端之間。並且，該帶隙參考電流輸出單元14耦接該第二差動放大單元13和該工作電壓V _DD，且同時通過一第二電阻4R5耦接該地端。在一實施例中，該帶隙參考電流輸出單元14包含一第七電晶體4M1以及由一第八電晶體4M6和一第九電晶體4M7組成的一第三主動負載。由圖5可知，該第七電晶體4M1為一N型MOSFET電晶體，且該第八電晶體4M6和該第九電晶體4M7皆為一P型MOSFET電晶體進而共同組成一P-MOSFET電流鏡以做為所述第三主動負載。

圖5繪示所述電流傳送元件3Q6為一NPN型BJT電晶體，其集極端耦接該第五電晶體3Q5的基極端，其射極端耦接該第六電阻3R4，且其基極端耦接PTAT電流產生單元11的第一BJT電晶體1Q1的基極端。正常工作時，第二差動放大單元13內的該第一電晶體2Q3和該第五電晶體3Q5的基極電壓相等為(均為V _BE)，進而在第二電阻4R5上產生V _BE/R5的一ICTAT電流。其中，前述R5用以表示第二電阻4R5的電阻值，而ICTAT電流指的是反比於絕對溫度(Complementary To Absolute Temperature, CTAT)電流。另外，由於電流傳送元件3Q6與PTAT電流產生單元11的該第一BJT電晶體1Q1為鏡像關係，因此電流傳送元件3Q6的集極端同樣具有所述PTAT電流I _PTAT。進一步地，由圖4與圖5可理解，該帶隙參考電流輸出單元14內的第七電晶體4M1的源極電流會是PTAT電流I _PTAT和與CTAT電流I _CTAT的疊加，產生零溫度係數電流。

更詳細地說明，該帶隙參考電流輸出單元14包含所述第七電晶體4M1以及由一第八電晶體4M6和一第九電晶體4M7組成的一第三主動負載，且該第一主動負載、該第二主動負載與該第三主動負載皆為一電流鏡。由圖4和圖5可知，該第七電晶體4M1的源極電流即為零溫度係數電流，因此可在調整第七電晶體4M1的輸出阻抗之後，透過由該第八電晶體4M6和該第九電晶體4M7組成的電流鏡輸出所述零溫度係數電流(亦即，帶隙參考電流I _BG)。可利用下式(3)和式(4)分別計算CTAT電流I _CTAT和帶隙參考電流I _BG的值：

………………………………………(3)；

………………………(4)。

於上式(3)和式(4)中，R5為第二電阻4R5的電阻值。在一實施例中，通過配置該該第二電阻4R5的電阻值和該第一電阻1R0之間的比例可實現該帶隙參考電流I _BG的零溫度係數。值得注意的是，實現本發明之帶隙參考電路1時，係要求該第六電阻3R3的電阻值係等於該第三電阻1R1與該第四電阻1R2之等效並聯電阻值(亦即，R1||R2)，且該第六電阻3R4的電阻值係等於與該第三電阻1R1的電阻值(亦即，R4=R1)。

如此，上述已完整且清楚地說明本發明之一種帶隙參考電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明之帶隙參考電路主要包括一PTAT電流產生單元11、一第一差動放大單元12、一第二差動放大單元13、以及一帶隙參考電流輸出單元14，其中，本發明係利用該PTAT電流產生單元11與該第一差動放大單元12組成一帶隙參考電壓源電路。特別地，本發明令第二差動放大單元13共用該第一差動放大單元12之部分電路元件，進而利用該PTAT電流產生單元11、共用差動放大電路單元、以及該帶隙參考電流輸出單元14組成一帶隙參考電流源電路。簡單地說，本發明之帶隙參考電路同時包含帶隙參考電壓源電路和帶隙參考電流源電路，且令該帶隙參考電壓源電路和該帶隙參考電流源電路共用一PTAT電流產生單元以及一共用差動放大電路單元之方式，使得具有本發明之帶隙參考電路之電路面積以及電路運行功耗被大幅減少。

(2)此外，通過令一帶隙參考電壓源電路和一帶隙參考電流源電路共用一PTAT電流產生單元11以及一共用的差動放大電路單元的方式，係同時能夠增加所述帶隙參考電壓源電路輸出帶隙參考電壓(V _BG)之能力以及所述帶隙參考電流源電路輸出帶隙參考電流(I _BG)之能力。

(3)並且，本發明同時揭示一種電子電路裝置，其具有如前所述本發明之帶隙參考電路的電路拓樸。在可行的實施例中，該電子電路裝置可以是一類比訊號處理電路(例如:感測器電路)、一類比數位轉換電路、一類比數位混合電路、一系統單芯片、一系統整合芯片、一低壓差線性穩壓芯片、一動態隨機處理記憶體、或一快閃記憶體。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

＜本發明＞ 1:帶隙參考電路 11:PTAT電流產生單元 12:第一差動放大單元 13:第二差動放大單元 14:帶隙參考電流輸出單元 15:啟動單元 1C1:第一電容 1C2:第二電容 1C3:第三電容 1Q1:第一BJT電晶體 1Q2:第二BJT電晶體 1R0:第一電阻 1R3:第五電阻 1R1:第三電阻 1R2:第四電阻 1R7:第七電阻 2Q3:第一電晶體 2Q4:第二電晶體 2M0:電壓傳送元件 2M3:第三電晶體 2M4:第四電晶體 3Q6:電流傳送元件 3Q5:第五電晶體 3C1:第四電容 3M5:第六電晶體 3R1:第八電阻 3R4:第六電阻 4M1:第七電晶體 4M6:第八電晶體 4M7:第九電晶體 4R5:第二電阻

＜習知＞ 1a:帶隙參考電壓源電路 10a:運算放大器 11a:第一電阻 12a:第二電阻 13a:第三電阻 14a:第一雙載子接面電晶體 15a:第二雙載子接面電晶體 1b:帶隙參考電壓源電路 10b:第一雙載子接面電晶體 11b:第一電阻 12b:第二電阻 13b:第三電阻 14b:第二雙載子接面電晶體 15b:第三雙載子接面電晶體 16b:金氧半場效電晶體 17b:電流源 1c:帶隙參考電流源電路 10c:運算放大器 11c:第一電阻 12c:第二電阻 13c:第三電阻 14c:第一雙載子接面電晶體 15c:第二雙載子接面電晶體 16c:第一金氧半場效電晶體 17c:第二金氧半場效電晶體 18c:第三金氧半場效電晶體

圖1為習知的一種帶隙參考電壓源電路的電路拓樸圖；圖2為習知的另一種帶隙參考電壓源電路的電路拓樸圖；圖3為習知的一種帶隙參考電流源電路的電路拓樸圖；圖4為本發明之一種帶隙參考電路的方塊圖；以及圖5為本發明之帶隙參考電路的電路拓樸圖。

1:帶隙參考電路

11:PTAT電流產生單元

12:第一差動放大單元

13:第二差動放大單元

14:帶隙參考電流輸出單元

15:啟動單元

1C1:第一電容

1C2:第二電容

1C3:第三電容

1R0:第一電阻

1R3:第五電阻

1R7:第七電阻

2M0:電壓傳送元件

3Q6:電流傳送元件

3R1:第八電阻

3C1:第四電容

3R4:第六電阻

4R5:第二電阻

Claims

一種帶隙參考電路，包括：一PTAT電流產生單元，偏壓於一工作電壓及一地端之間，且其係通過一第一電阻耦接該工作電壓；一第一差動放大單元，偏壓於該工作電壓及該地端之間，且其耦接該PTAT電流產生單元，其中，該第一差動放大單元包括由一第一電晶體和一第二電晶體組成的一第一電晶體差動對、由一第三電晶體和一第四電晶體組成的一第一主動負載、以及一電壓傳送元件，且該第一差動放大單元係用以依該PTAT電流產生單元所提供的一PTAT電流產生一控制電壓，並依該控制電壓驅動該PTAT電流產生單元以產生一帶隙參考電壓；其中，通過配置該第一電阻的電阻值的方式可實現該帶隙參考電壓的零溫度係數，且該工作電壓通過該電壓傳送元件連接該第一電阻；一第二差動放大單元，偏壓於該工作電壓及該地端之間，且其耦接該第一差動放大單元及該PTAT電流產生單元；其中，該第二差動放大單元依據該PTAT電流產生單元所提供的該PTAT電流產生一CTAT電流，且其包含：由所述第一電晶體和一第五電晶體組成的一第二電晶體差動對、由所述第三電晶體和一第六電晶體組成的一第二主動負載、以及一電流傳送元件；以及一帶隙參考電流輸出單元，偏壓於該工作電壓及該地端之間，耦接該第二差動放大單元，且其通過一第二電阻耦接該地端；其中，該帶隙參考電流輸出單元依據該第二差動放大單元所提供的該CTAT電流以及該電流傳送元件所傳送的該PTAT電流產生一帶隙參考電流，且通過配置該第二電阻的電阻值的方式可實現該帶隙參考電流的零溫度係數。
如申請專利範圍第1項所述之帶隙參考電路，其中，該電壓傳送元件為一N型MOSFET電晶體，且該電流傳送元件為一NPN型BJT電晶體。
如申請專利範圍第2項所述之帶隙參考電路，其中，該PTAT電流產生單元包括：一第一BJT電晶體，具有一基極端、一集極端與一射極端，且以其所述基極端和所述射極端分別耦接該第一電阻和該地端；一第三電阻，耦接於該第一電阻和該第一BJT電晶體的該集極端之間；一第二BJT電晶體，具有一基極端、一集極端與一射極端，且以其所述射極端和所述基極端和分別耦接該地端和該第一BJT電晶體的該集極端；以及一第四電阻，耦接於該第一電阻和該第二BJT電晶體的該集極端之間。
如申請專利範圍第3項所述之帶隙參考電路，更包括：一第五電阻，其一端同時耦接該第二BJT電晶體的該射極端以及該第一BJT電晶體的該射極端，且其另一端耦接至該地端；一第六電阻，耦接於該第二差動放大單元的該第五電晶體和該地端之間；其中，該第六電阻的電阻值等於該第三電阻與該第四電阻之一等校並聯電阻值，且該第六電阻的電阻值等於與該第三電阻的電阻值。
如申請專利範圍第4項所述之帶隙參考電路，其中，通過配置該第一電阻的電阻值和所述等校並聯電阻值之間的比例可實現該帶隙參考電壓的零溫度係數，且通過配置該第二電阻的電阻值和該第一電阻之間的比例可實現該帶隙參考電流的零溫度係數。
如申請專利範圍第5項所述之帶隙參考電路，其中，該帶隙參考電流輸出單元包含一第七電晶體以及由一第八電晶體和一第九電晶體組成的一第三主動負載，且該第一主動負載、該第二主動負載與該第三主動負載皆為一電流鏡。
如申請專利範圍第6項所述之帶隙參考電路，其中，該第一電晶體、該第二電晶體和該第五電晶體皆為一NPN型BJT電晶體，該第三電晶體、該第四電晶體、該第六電晶體、該第八電晶體、和該第九電晶體皆為一P型MOSFET電晶體，且該第七電晶體為一N型MOSFET電晶體。
如申請專利範圍第6項所述之帶隙參考電路，更包括：一第一電容，耦接於該電壓傳送元件與該第一BJT電晶體的該基極端之間；一第二電容，耦接於該電壓傳送元件與該地端之間；一第七電阻，其一端同時耦接該電壓傳送元件和該第一主動負載；一第三電容，耦接於該第七電阻的另一端與該地端之間；一第八電阻，其一端同時耦接該帶隙參考電流輸出單元和該第二差動放大單元；一第四電容，耦接於該第八電阻的另一端與該地端之間；以及一啟動單元，耦接至該第七電阻和該電壓傳送元件之間的一共接點。
一種帶隙參考電路，其具有：一PTAT電流產生單元，用以產生一帶隙參考電壓；一帶隙參考電流輸出單元，用以產生一帶隙參考電流；以及一運算放大電路，耦接於該PTAT電流產生單元與該帶隙參考電流輸出單元之間；其中，該PTAT電流產生單元產生一PTAT電流；該運算放大電路的一第一差動單元係用以依該PTAT電流產生一第一控制電壓以驅使該PTAT電流產生單元產生所述的帶隙參考電壓；以及該運算放大電路的一第二差動單元係用以依該PTAT電流產生一第二控制電壓以驅使該帶隙參考電流輸出單元產生該帶隙參考電流，且該第一差動單元和該第二差動單元共用該運算放大電路的一部份電路元件。
一種電子電路裝置，其具有如申請專利範圍第1項至第9項之任一項所述之帶隙參考電路，其中，所述電子電路裝置係由一類比訊號處理電路、一類比數位轉換電路、一類比數位混合電路、一系統單芯片、一系統整合芯片、一低壓差線性穩壓芯片、一動態隨機處理記憶體和一快閃記憶體所組成群組所選擇的一種電子電路裝置。