DE3018848A1 - Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich - Google Patents

Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich

Info

Publication number
DE3018848A1
DE3018848A1 DE19803018848 DE3018848A DE3018848A1 DE 3018848 A1 DE3018848 A1 DE 3018848A1 DE 19803018848 DE19803018848 DE 19803018848 DE 3018848 A DE3018848 A DE 3018848A DE 3018848 A1 DE3018848 A1 DE 3018848A1
Authority
DE
Germany
Prior art keywords
zone
mos
bipolar transistor
epitaxial layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803018848
Other languages
English (en)
Other versions
DE3018848C2 (de
Inventor
Wolfgang Dipl.-Phys. Dr. 8011 Vaterstetten Müller
Hansjörg Dipl.-Phys. Dr.rer.nat. 8000 München Reichert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803018848 priority Critical patent/DE3018848A1/de
Priority to JP7285381A priority patent/JPH0235469B2/ja
Publication of DE3018848A1 publication Critical patent/DE3018848A1/de
Application granted granted Critical
Publication of DE3018848C2 publication Critical patent/DE3018848C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors

Description

  • Verfahren zur Herstellung monolithsich integrierter
  • MOS- und Bipolar-Halbleiteranordnungen für den VHF- und den UHF-Bereich Die Erfindung betrifft ein Verfahren zur Herstellung monolithisch integrierter MOS- und Bipolar-Halbleiteranordnungen für den VHF- und den UHF-Bereich.
  • Fernsehgeräte werden bekanntlich zunehmend mit integrierten Schaltungen ausgerüstet. So wird auch seit längerem eine Bestückung von Fernseh-Tunern mit integrierten Schaltungen angestrebt. Mit steigender Belegung der Fernseh-Empfangskanäle steigen nun die Anforderungen an den Dynaunikberedch des Eingangsteiles im FernsehempSänger. Hierzu wurden bereits großsignalfeste Vorstufen mit PIN-Dioden-Regelung im UHF- und im VHF-Bereich entwikkelt. Auch trug der Einsatz von MOS-FET-Tetroden im VHF-Mischteil diesen Anforderungen bereits Rechnung. Ein wesentlicher Fortschritt im UHF-Mischteil ist aber nur durch eine aufwendige Schaltungstechnik mit dem Leistungsoszillator, Abstimmdioden in Gegentaktschaltung, Schottky-Mischdioden, Zxischenfrequenz-Nachverstärkern und so weiter möglich. Eine monolithische Kombination geeigneter Bauteile, zum Beispiel zu einer großsignalfesten Mischschaltung mit geringem Oszillatorleistungsbedarf, eventuell unter Einbeziehung der Oszillatorfunk-* tion, läßt demgegenüber aber bei Verbesserung der Tuner-Eigenschaften eine Reduzierung des Aufwands erwarten.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren anzugeben, das es gestattet, ohne Qualitätseinbußen gegenüber diskret optimierten Bauelementen Isolierschicht- Feldeffekttransistoren und Bipolar-Transistoren zu monolithischen Funktionsgruppen fur den Anwendungsfrequenzbereich von 30 bis 1000 MHz zusammenzufassen.
  • Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
  • Die Erfindung ermöglicht auf einfache Weise die Herstellung integrierter MOS-Halbleiteranordnungen und Bipolar-Halbleiteranordnungen. Es sind nur relativ wenige VPrfahrensschritte erforderlich, da in der Funktion vollkommen verschiedene Bipolar- und MOS-Zonen gleichzeitig erzeugt werden.
  • Das erfindungsgemäße Verfahren ermöglicht also die monolithische Integration von n-Kanal-MOS-Bauelementen (MOS-Trioden, MOS-Tetroden) mit einer Kanallänge kleiner als 3 plra und von NPN-Transistoren mit einer Grenzfrequenz größer als 1 GHz. Selbstverständlich können durch das erfindungsgemäße Verfahren auch p-Kanal-MOS-Bauelemente und PNP-Transistoren integriert werden. Hierzu bedarf es lediglich des entgegengesetzten Leitungstyps des Halbleitersubstrats und der Dotierungsstoffe, die durch Implantation oder Diffusion in das Halbleitersubstrat beziehungsweise in die erste und in die zweite epitakti sche Schicht eingebracht werden.
  • Wesentliche Merkmale der Erfindung sind: a) Es wird eine "Doppel-Epitaxieschicht" verwendet, deren Gesamtschichtdicke den Erfordernissen der MOS-Bauelemente genügt, von denen die erste oder untere Schicht die Buried-Layer für den Kollektoranschluß von Bipolar-Transistoren aufnimmt und von denen die obere oder zweite Schicht in ihrer Schichtdicke den elektrischen Anforderungen der Bipolar-Transistoren angepaßt ist.
  • b) Die Kollektorzonen der Bipolar-Transistoren können gemeinsam mit einer der beiden Schutzdioden der MOS-Bauelemente hergestellt werden.
  • c) Die Basisanschlüsse der Bipolar-Transistoren, der n Channelstopper" in den inaktiven Bereichen der Schaltung und die zweite der Schutzdioden der MOS-Bauelemente werden gemeinsam erzeugt.
  • d) Die Source- und die Drain-Bereiche werden gemeinsam mit den Emittern der Bipolar-Transistoren hergestellt.
  • e) Die Basiszone der Bipolar-Transistoren wird bei Grenzfrequenz-Werten bis 2 GHz vor der Gate-Oxidation oder zwischen zwei Gate-Oxidationsschritten und bei Grenzfrequenz-Werten über 2 GHz nach durchgeführter Gate-Oxidation hergestellt.
  • f) Das Gate-Oxid ist zugleich das die Basiszone der Bipolar-Transistoren bedeckende Maski erungsoxid fUr die Emitterdiffusion oder -implantation.
  • g) Die Metallisierungen für alle Strukturen bestehen aus Al mit 0,5 96 bis 2 96 Si oder aus einer Mehrschichtenfolge aus Titan, Platin und Gold oder reinstem Aluminium (auf geheizte Scheiben aufgedamPft).
  • h) Zusätzlich zu den MOS-Bauelementen, den Schutzdioden und den Bipolar-Transistoren kann eine beliebige Anzahl von Widerständen und Kondensatoren ohne einen zusätzlichen Prozeß schritt allein durch geometrische Festlegungen erzeugt werden.
  • Vorteilhafte Weiterbildungen der Erfindung sind auch durch die Merkmale der Patentansprüche 1 bis 13 angegeben.
  • Insbesondere wird das Gateoxid der MOS-Halbleiteranordnungen mit Chlorzusatz versehen; der Kanal wird durch Implantation von Phosphor durch das Gateoxid erzeugt.
  • Die Erfindung wird nachfolgend an Hand der Zeichnung näher erläutert, in deren Fig. 1 bis 12 die einzelnen Verfahrensschritte des erfindungsgemäßen Verfahrens dargestellt sind.
  • In Fig. 1 wird auf ein p+-leitendes Halbleitersubstrat 1 eine p-leitende epitaktische Schicht 2 aufgebracht. In der Schicht 2 wird eine n+-leitende Zone 3 mittels eines in einer thermischen Oxidschicht 24 vorgesehenen Fensters 23 durch Diffusion oder Implantation eines Dotierungsstoffes, zweckmäßigerweise Antimon, erzeugt. Die Zone 23 dient später als Buried-Layer.
  • Nach Ablösen der thermischen Oxidschicht 24 wird auf der Oberfläche der Schicht 2 und der Zone 3 eine zweite, p-leitende epitaktische Schicht 4 abgeschieden (vergleiche Fig. 2).
  • In dieser Schicht 4 werden mittels einer thermischen Oxidschicht 25 und Fenstern 26 und 27 durch Implantation n leitende Zonen 5 und 6 erzeugt. Die Zonen 5 und 6 sind mit Phosphor dotiert. Die Zone 6 dient später als äußere Schutzdiode. Weiterhin ist die Zone 5 oberhalb der Zone 3 vorgesehen, die sich ihrerseits während der Diffusion der Zone 5 etwas in die Schicht 4 ausdehnt. Die Zone 5 bildet später mit der Zone 3 eine Isolationswanne (vergleiche Fig. 3).
  • In den Fig. 4 bis 12 ist die Trennungslinie zwischen den Schichten 2 und 4 weggelassen, da beide Schichten in gleicher Weise p-leitend sind. Die aus den Schichten 2 und 4 bestehende gemeinsame Schicht ist daher in diesen Fig. 4 bis 12 mit den Bezugszeichen 30 versehen.
  • Nach einer Temperaturbehandlung bilden die Zonen 3 und 5 eine gemeinsame Zone 7 (vergleiche Fig. 4). Auf die Oberfläche der Schicht 30 und der Zonen 6 und 7 wird eine thermische Oxidschicht 31 aufgebracht, die mit einem Fenster 32 versehen wird, durch das Phosphor in die Zone 7 diffundiert wird, so daß eine n+-leitende Zone 8 entsteht, die später als Kollektoranschlußgebiet dient.
  • Dieser Diffusionsschritt mit Phosphor zur Erzeugung der hochdotierten n+-Zone 8 dient gleichzeitig zur Getterung von Schwermetallatomen, die sich in dem Siliciummaterial befinden. Diese werden an unkritischen Stellen, nämlich im nF-Bereich der Zone 8 und auf der Scheibenrückseite gesammelt und festgehalten. Die Zone 7 weist ein Konzentrationsgefälle auf: Auf der "Unterseiten ist die Zone n+ -leitend, während ihre der Oxidschicht 31 zugewandte Seite n -leitend ist.
  • Das Fenster 32 wird durch thermische Oxidation der Oberfläche der Zone 8 geschlossen. Anschließend werden in der Oxidschicht 31 Fenster 33, 34, 35 und 36 erzeugt, durch die Bor in die Zone 6 beziehungsweise in die Schicht 30 beziehungsweise in die Zone 7 eindiffundiert wird, so daß Zonen 11, 12, 10 und 9 entstehen, die alle p-leitend sind. Die den ursprünglichen pn-Übergang zwischen der Zone 6 und der Schicht 30 in der Nähe der Oxidschicht 31 überlappende Zone 12 dient als innere Schutzdiode. Weiterhin dienen die Zonen 9 und 10 ( oder beliebig viele solcher Zonen) als Basisanschlußgebiete (vergleiche Fig. 5).
  • Anschließend wird die thermische Oxidschicht 31 vor allem oberhalb der Schicht 30 und der Zone 7 abgetragen (vergleiche Fig. 6).
  • Auf verbliebenen Teilen der thermischen Oxidschicht 31 und auf Teilen der Schicht 30 zwischen den Zonen 7 und 12 wird eine aus Phosphorsilikatglas und Siliciumdioxid bestehende CvD-Doppelschicht 40 gebildet (CVD = Chemical Vapor Deposition). Die CVD;Doppelschicht wird über dem Bereich 7 sowie in den Source-, Drain- und Gatebereichen durch Ätzung entfernt, und es wird auf den freigeätzten Teilen der Zone 7 und der Schicht 30 eine Gateoxid-Schicht 41 gebildet. Aus den auf der Schicht 30 verbliebenen Teilen der Schicht 40 wird während der Gateoxidation Phosphor in die Schicht 30 diffundiert, so daß Zonen 13, 14 und 15 entstehen, die n-leitend sind (vergleiche Fig. 7).
  • Anschließend werden die beiden Zonen 9 und 10 oder auch mehrere Zonen durch einen p-leitenden Bereich mittels Implantation durch das Gateoxid 41 miteinander verbunden, so daß eine Zone 42 entsteht, die p- beziehungsweise p+-leitend ist (vergleiche Fig. 8). Es entstehen dadurch sogenannte Basis-Bipolartransistoren.
  • Die Gateoxid-Schicht zwischen den Zonen 12 und 13 und zwischen den Zonen 14 und 15 wird abgetragen. Gleichzeitig wird in der Gateoxid-Schicht 41 oberhalb der Zone 42 ein Fenster 43 erzeugt (Emitter-Bipolartransistoren). In den abgetragenen Bereichen der Gateoxid-Schicht 41 und in das Fenster 43 wird Phosphor eindiffundiert oder Arsen implantiert, so daß Bereiche 16 und 17 (Source und Drain) sowie eine Zone 18 entstehen, die alle n-leitend sind. Die Zone 18 dient als Emitterzone (vergleiche Fig. 9).
  • Anschließend werden in der Schicht 31 Fenster 50, 51, 52 und 53 gebildet. Dies kann mittels der üblichen Fotolack- und Ätztechnik geschehen (vergleiche Fig. 10). In diesen Fenstern 50, 51, 52 und 53 sowie oberhalb der Bereiche 16 und 17 und oberhalb der Gateoxid-Schicht 41 zwischen den Zonen 13 und 14 werden Metallisierungen 60, 61, 62, 63, 64, 65, 66 und 67 aufgebracht, für die die oben angegebenen Materialien verwendbar sind (vergleiche Fig. 11).
  • Schließlich wird auf die Oberfläche der gesamten Anordnung noch eine Passivierungsschicht 70 aus Nitrid, Oxid oder Glas aufgetragen, in der lediglich die erforderlischen Fenster zu den einzelnen Metallisierungen ausgespart bleiben (vergleiche Fig. 12).
  • 12 Figuren 13 Patentansprüche

Claims (13)

  1. Patentansprüche 1. Verfahren zur Herstellung monolithisch integrierter MOS- und Bipolar-Halbleiteranordnungen für den VHF und UHF-Bereich, bei dem auf ein stark dotiertes Halbleitersubstrat des einen Leitungstyps eine epitaktische Schicht des einen Leitungstyps aufgetragen wird, und bei dem in die epitaktische Schicht eine stark dotierte erste Zone des anderen Leitungstyps eingebracht wird, dadurch gekennzeichnet, daß auf die epitaktische Schicht (2) und die erste Zone (3) eine weitere epitaktische Schicht (4) des einen Leitungstyps aufgebracht wird, daß in die weitere epitaktische Schicht (4) oberhalb der ersten Zone (3) im Abstand von dieser eine zweite Zone (5) des anderen Leitungstyps sowie im Abstand von der zweiten Zone (5) eine dritte Zone (6) des anderen Leitungstyps eingebracht werden, daß die erste Zone (3) und die zweite Zone (5) mit einer Temperaturbehandlung zu einer gemeinsamen Zone (7) vereinigt werden, die ein Konzentrationsgefälle aufweist und in die eine hochdotierte dritte Zone (8) desselben Leitungstyps eingebracht wird, daß einerseits in die gemeinsame Zone (7) im Abstand von der dritten Zone (8) eine hochdotierte vierte Zone (9) des anderen Leitungstyps sowie im Abstand von der vierten Zone (9) eine hochdotierte fünfte Zone (10) des anderen Leitungstyps oder mehrere solcher Zonen und ande- rerseits in die dritte Zone (6) eine hochdotierte sechste Zone (11) des anderen Leitungstyps sowie eine hochdotierte siebte Zone (12) des anderen Leitungstyps in den Rand der dritten Zone (6) eingebracht werden, daß im Bereich der weiteren epitaktischen Schicht (4) außerhalb der siebten Zone (12) und der gemeinsamen Zone (7) eine achte, eine neunte und eine zehnte Zone (13, 14, 15) und in der miteinander verbundenen vierten und fünften Zone (9, 10) eine elfte Zone (18) Jeweils des anderen Leitungstyps und im Abstand voneinander derart vorgesehen werden, daß die siebte Zone (12) mit der achten Zone (13) und die neunte Zone (14) mit der zehnten Zone (15) durch stark dotierte Bereiche (16 beziehungsweise 17) des anderen Leitungstyps verbunden sind, und daß schließlich in bekannter Weise in Fenstern einer passivierten Isolierschicht die erforderlichen Metallisierungen zu den einzelnen Zonen vorgenommen werden.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die insbesondere 10 bis 20 /um betragende Gesamtschichtdicke der epitaktischen Schicht (2) und der weiteren epitaktischen Schicht (4) an die Erfordernisse von MOS-Halbleiteranordnungen angepaßt ist.
  3. 3. Verfahren nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die epitaktische Schicht (2) für die Buried-Layer zum Kollektoranschluß der Bipolar-Halbleiteranordnungen vorgesehen wird.
  4. 4. Verfahren nach einem der Ansprüche 1 bis 3, d a -d u r c h g e k e n n z e i c h n e t , daß die weitere epitaktische Schicht (4) in ihrer insbesondere 4 bis 10 /um betragenden Schichtdicke an die elektrischen Anforderungen der Bipolar-Halbleiteranordnungen angepaßt ist.
  5. 5. Verfahren nach einem der AnsprUche 1 bis 4, d a -d u r c h g e k e n n z e i c h n e t , daß die einen Teil der Kollektorzone eines Bipolar-Transistors bildende zweite Zone (5) gemeinsam mit der einen Teil einer ersten Schutzdiode eines MOS-Transistors bildenden dritten Zone (6) hergestellt wird.
  6. 6. Verfahren nach einem der AnsprUche 1 bis 5, d a -d u r c h g e k e n n z e i c h n e t , daß die als Basisanschluß des Bipolar-Transistors dienende vierte Zone (9), die als Channel-Stopper dienende fünfte Zone (10) in den inaktiven Bereichen und die als eine zweite Schutzdiode des MOS-Transistors dienende siebente Zone (12) gemeinsam hergestellt werden.
  7. 7. Verfahren nach einem der Ansprüche 1 bis 6, d a -d u r c h g e k e n n z e i c h n e t , daß die als Source- beziehungsweise als Drain-Bereich des MOS-Transistors dienende achte beziehungsweise neunte Zone (13 beziehungsweise 14) gemeinsam mit der als Emitterzone des Bipolar-Transistors dienenden elften Zone (16) hergestellt wird.
  8. 8. Verfahren nach einem der AnsprUche 1 bis 7, d a -d u r c h g e k e n n z e i c h n e t , daß die als die Basiszone des Bipolar-Transistors dienenden vierten und fünften Zonen (9, 10) mit Grenzfrequenzen bis 2 GHz vor der Gate-Oxidation oder zwischen zwei Gate-Oxidationsschritten mit Grenzfrequenzen Uber 2 GHz nach der Erzeugung des Gateoxids hergestellt werden.
  9. 9. Verfahren nach einem der Ansprüche 1 bis 8, d a -d u r c h g e k e n n z e i c h n e t , daß das Gate-Oxid zugleich das die Basiszone des Bipolar-Transistors bedeckende Maskieroxid für die Emitterdiffusion oder -implantation ist.
  10. 10. Verfahren nach einem der Ansprüche 1 bis 9, d a -d u r c h g e k e n n z e i c h n e t , daß die Metallisierungen aus Aluminium mit 0,5 96 bis 2 96 Silicium oder aus einer Mehrschichtenfolge aus Titan, Platin und Gold oder aus reinstem Aluminium bestehen.
  11. 11. Verfahren nach einem der Anspruche 1 bis 10, d a -d u r c h g e k e n n z e i c h n e t , daß zusätzlich zu den MOS-Halbleiteranordnungen, den Schutzdioden und den Bipolar-Transistoren eine beliebige Anzahl von Widerständen und Kondensatoren ohne zusätzlichen Prozeßschritt allein durch geometrische Bestimmungen erzeugt wird.
  12. 12. Verfahren nach einem der Ansprüche 1 bis 11, d a -d u r c h g e k e n n z e i c h n e t , daß das Gateoxid der MOS-Halbleiteranordnungen mit Chlorzusatz versehen wird.
  13. 13. Verfahren nach einem der Ansprüche 1 bis 12, d a -d u r c h g e k e n n z e i c h n e t , daß der Kanal der MOS-Halbleiteranordnungen durch Implantation von Phosphor durch das Gateoxid erzeugt wird.
DE19803018848 1980-05-16 1980-05-16 Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich Granted DE3018848A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19803018848 DE3018848A1 (de) 1980-05-16 1980-05-16 Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich
JP7285381A JPH0235469B2 (ja) 1980-05-16 1981-05-14 Mosgataoyobibaihooragatahandotaishusekikaironoseizohoho

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803018848 DE3018848A1 (de) 1980-05-16 1980-05-16 Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich

Publications (2)

Publication Number Publication Date
DE3018848A1 true DE3018848A1 (de) 1981-11-26
DE3018848C2 DE3018848C2 (de) 1989-02-16

Family

ID=6102649

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803018848 Granted DE3018848A1 (de) 1980-05-16 1980-05-16 Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich

Country Status (2)

Country Link
JP (1) JPH0235469B2 (de)
DE (1) DE3018848A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719431A (en) * 1994-04-06 1998-02-17 Siemens Aktiengesellschaft Integrated driver circuit configuration for an inductive load element

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994887A (en) * 1987-11-13 1991-02-19 Texas Instruments Incorporated High voltage merged bipolar/CMOS technology
JPH01226172A (ja) * 1988-03-07 1989-09-08 Nippon Telegr & Teleph Corp <Ntt> 半導体装置とその製造方法
JPH07112024B2 (ja) * 1988-11-10 1995-11-29 株式会社東芝 半導体装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Bd. 16, 1974, No. 8, S. 2701-2703 *
IBM Technical Disclosure Bulletin, Bd. 16, 1974, No. 8, S. 2719/2720
IBM Technical Disclosure Bulletin, Bd. 17, 1974, No. 1, S. 86/87
IBM Technical Disclosure Bulletin, Bd. 17, 1974, No. 1, S. 86/87, IBM Technical Disclosure Bulletin, Bd. 16, 1974, No. 8, S. 2719/2720 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719431A (en) * 1994-04-06 1998-02-17 Siemens Aktiengesellschaft Integrated driver circuit configuration for an inductive load element

Also Published As

Publication number Publication date
JPS5717161A (en) 1982-01-28
DE3018848C2 (de) 1989-02-16
JPH0235469B2 (ja) 1990-08-10

Similar Documents

Publication Publication Date Title
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE3019850C2 (de)
EP0227970B1 (de) Verfahren zum gleichzeitigen Herstellen von selbstjustierten bipolaren Transistoren und komplementären MOS-Transistoren auf einem gemeinsamen Siliziumsubstrat
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2449688A1 (de) Verfahren zur herstellung einer dotierten zone eines leitfaehigkeitstyps in einem halbleiterkoerper sowie nach diesem verfahren hergestellter transistor
DE3110477A1 (de) Verfahren zur herstellung von cmos-bauelementen
DE2612667A1 (de) Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche
DE4301333A1 (de) Verfahren zur Herstellung von Silizium-Germanium-Heterobipolartransistoren
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0226890B1 (de) Verfahren zum Herstellen von selbstjustierten Bipolar-Transistorstruksturen mit reduziertem Basisbahnwiderstand
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE10036891A1 (de) Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur
DE4041050A1 (de) Integrierter schaltkreis
DE2235185A1 (de) Monolithische integrierte schaltung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE2502547A1 (de) Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung
EP0764982A1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE3018848A1 (de) Verfahren zur herstellung monolithisch intetgrierter mos- und bipolar-halbleiteranordnungen fuer den vhf- und den uhf-bereich
DE69433638T2 (de) BiCMOS-Verfahren
EP0270703B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE4434108A1 (de) Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial
DE19836032B4 (de) Verfahren zum Herstellen eines Bipolar-Transistors und eines MOS-Transistor-Gates
DE2800240A1 (de) Integrierte halbleiterschaltung
DE2100224A1 (de) Maskierungs und Metalhsierungs verfahren bei der Herstellung von Halb leiterzonen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition