JP2004296831A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004296831A
JP2004296831A JP2003087822A JP2003087822A JP2004296831A JP 2004296831 A JP2004296831 A JP 2004296831A JP 2003087822 A JP2003087822 A JP 2003087822A JP 2003087822 A JP2003087822 A JP 2003087822A JP 2004296831 A JP2004296831 A JP 2004296831A
Authority
JP
Japan
Prior art keywords
impurity region
conductivity type
main surface
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003087822A
Other languages
English (en)
Other versions
JP2004296831A5 (ja
JP4387119B2 (ja
Inventor
Kazunari Hatade
一成 幡手
Hajime Akiyama
肇 秋山
Kazuhiro Shimizu
和宏 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003087822A priority Critical patent/JP4387119B2/ja
Priority to US10/762,340 priority patent/US6979850B2/en
Priority to TW093102279A priority patent/TWI237384B/zh
Priority to DE102004014744A priority patent/DE102004014744B4/de
Priority to DE102004064209.5A priority patent/DE102004064209B3/de
Priority to CNB2004100313074A priority patent/CN1303689C/zh
Priority to KR1020040020774A priority patent/KR100789308B1/ko
Publication of JP2004296831A publication Critical patent/JP2004296831A/ja
Priority to US11/229,724 priority patent/US7190034B2/en
Publication of JP2004296831A5 publication Critical patent/JP2004296831A5/ja
Priority to US11/623,806 priority patent/US7408228B2/en
Priority to US12/164,739 priority patent/US7545005B2/en
Priority to US12/164,696 priority patent/US7777279B2/en
Application granted granted Critical
Publication of JP4387119B2 publication Critical patent/JP4387119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25B—TOOLS OR BENCH DEVICES NOT OTHERWISE PROVIDED FOR, FOR FASTENING, CONNECTING, DISENGAGING OR HOLDING
    • B25B27/00—Hand tools, specially adapted for fitting together or separating parts or objects whether or not involving some deformation, not otherwise provided for
    • B25B27/02—Hand tools, specially adapted for fitting together or separating parts or objects whether or not involving some deformation, not otherwise provided for for connecting objects by press fit or detaching same
    • B25B27/023—Hand tools, specially adapted for fitting together or separating parts or objects whether or not involving some deformation, not otherwise provided for for connecting objects by press fit or detaching same using screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】高圧側浮遊オフセット電圧ＶＳの負変動に起因する誤動作及びラッチアップ破壊を回避し得る半導体装置を得る。
【解決手段】ＮＭＯＳ１４とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｐ型ウェル２９に接するようにｐ＋型不純物領域３３が形成されている。ｐ＋型不純物領域３３上には電極４１が形成されており、電極４１は高圧側浮遊オフセット電圧ＶＳに接続されている。ｐ＋型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ＋型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。ｐ＋型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ＋型不純物領域３２が形成されている。ｎ＋型不純物領域３２上には電極４０が形成されており、電極４０は高圧側浮遊供給絶対電圧ＶＢに接続されている。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、特に、インバータ等のパワーデバイスを駆動するためのパワーデバイス駆動装置に関する。
【０００２】
【従来の技術】
パワーデバイスは、直列に接続された第１及び第２のＮチャネル絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と、パワーデバイス駆動装置とを備えている。第１のＩＧＢＴのコレクタ電極は主電源に接続されており、第２のＩＧＢＴのエミッタ電極は接地電位に接続されている。第１のＩＧＢＴのエミッタ電極と第２のＩＧＢＴのコレクタ電極とは、負荷に接続されている。負荷による逆起電圧から第１及び第２のＩＧＢＴを保護するために、フリーホイールダイオードが、第１及び第２のＩＧＢＴにそれぞれ逆並列に接続されている。
【０００３】
パワーデバイス駆動装置は、第１のＩＧＢＴを制御するための高圧側駆動部と、第２のＩＧＢＴを制御するための低圧側駆動部とを備えている。また、パワーデバイス駆動装置は、第１のＩＧＢＴのエミッタ電極に接続されたＶＳ端子と、コンデンサを介して第１のＩＧＢＴのエミッタ電極に接続されたＶＢ端子と、第１のＩＧＢＴの制御電極に接続されたＨＯ端子と、第２のＩＧＢＴのエミッタ電極に接続されたＣＯＭ端子と、コンデンサを介して第２のＩＧＢＴのエミッタ電極に接続されたＶＣＣ端子と、第２のＩＧＢＴの制御電極に接続されたＬＯ端子と、ＧＮＤ端子とを備えている。ここで、ＶＳは、高圧側駆動部の基準電位となる高圧側浮遊オフセット電圧である。ＶＢは、高圧側駆動部の電源となる高圧側浮遊供給絶対電圧であり、高圧側浮遊電源から供給される。ＨＯは、高圧側駆動部による高圧側駆動信号出力である。ＣＯＭは、共通接地である。ＶＣＣは、低圧側駆動部の電源となる低圧側固定供給電圧であり、低圧側固定供給電源から供給される。ＬＯは、低圧側駆動部による低圧側駆動信号出力である。ＧＮＤは、接地電位である。
【０００４】
以下、高圧側駆動部を例にとり、従来のパワーデバイス駆動装置について説明する。
【０００５】
高圧側駆動部は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを有するＣＭＯＳ回路を備えている。ＰＭＯＳトランジスタのソース電極はＶＢ端子に、ＮＭＯＳトランジスタのソース電極はＶＳ端子に、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの各ドレイン電極はＨＯ端子に、それぞれ接続されている。
【０００６】
次に、ＣＭＯＳ回路を有する従来の半導体装置の構造について説明する。半導体装置は、ｐ−型シリコン基板と、ｐ−型シリコン基板の上面内に形成されたｎ型不純物領域と、ｎ型不純物領域の上面内に形成されたｐ型ウェルと、ｐ型ウェルの上面内に形成された、ＮＭＯＳトランジスタのｎ型のソース領域及びドレイン領域と、ｎ型不純物領域の上面内に形成された、ＰＭＯＳトランジスタのｐ型のソース領域及びドレイン領域と、ｎ型不純物領域に接してｐ−型シリコン基板の上面内に形成されたｐ＋型の分離領域とを備えている。
【０００７】
ＮＭＯＳトランジスタのソース領域とドレイン領域との間にはチャネル形成領域が規定されており、チャネル形成領域上には、ゲート絶縁膜を介してＮＭＯＳトランジスタのゲート電極が形成されている。同様に、ＰＭＯＳトランジスタのソース領域とドレイン領域との間にはチャネル形成領域が規定されており、チャネル形成領域上には、ゲート絶縁膜を介してＰＭＯＳトランジスタのゲート電極が形成されている。ＮＭＯＳトランジスタのソース領域はＶＳ端子に、ＰＭＯＳトランジスタのソース領域はＶＢ端子に、それぞれ接続されている。ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの各ドレイン領域は、ＨＯ端子に共通に接続されている。
【０００８】
なお、ＣＭＯＳ回路を有する半導体装置に関する技術は、下記の特許文献１〜４に開示されている。
【０００９】
【特許文献１】
特開平１１−６８０５３号公報
【特許文献２】
特開昭６２−１２００６３号公報
【特許文献３】
特開昭６０−７４５６０号公報
【特許文献４】
特開平５−１５２５２３号公報
【００１０】
【発明が解決しようとする課題】
従来のパワーデバイス及びパワーデバイス駆動装置において、回生期間（即ち、負荷からの逆起電圧によってフリーホイールダイオードがオンする期間）に、高圧側浮遊オフセット電圧ＶＳが共通接地ＣＯＭよりも低い負電圧に変動する可能性がある。この高圧側浮遊オフセット電圧ＶＳの負変動は、コンデンサを介して高圧側浮遊供給絶対電圧ＶＢに伝達され、高圧側浮遊供給絶対電圧ＶＢの電位も負変動してしまう。
【００１１】
高圧側浮遊供給絶対電圧ＶＢが負変動すると、その負変動はｎ型不純物領域に伝達される。その結果、通常は逆バイアスされているはずの、ｐ＋型の分離領域とｎ型不純物領域との間の寄生ダイオードや、ｐ−型シリコン基板とｎ型不純物領域との間の寄生ダイオードがターンオンしてしまい、ｎ型不純物領域内に電流が流れ込む。
【００１２】
そして、寄生ダイオードのターンオンによってｎ型不純物領域内に流れ込んだ電流に起因して、従来の半導体装置には、高圧側駆動信号出力ＨＯの論理が反転したり（誤動作）、寄生サイリスタがラッチアップしてＣＭＯＳ回路に過大な電流が流れ、場合によっては回路又は部品が損傷する（ラッチアップ破壊）という問題がある（詳しくは、同一出願人による特開２００２−２５２３３３号公報参照）。
【００１３】
本発明はかかる問題を解決するために成されたものであり、高圧側浮遊オフセット電圧ＶＳの負変動に起因する誤動作及びラッチアップ破壊を回避し得る半導体装置を得ることを目的とするものである。
【００１４】
【課題を解決するための手段】
第１の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第１の端子に接続された、第１導電型の第３の不純物領域とを備える。
【００１５】
第２の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第２導電型の第３の不純物領域とを備える。
【００１６】
第３の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型の第３の不純物領域とを備える。
【００１７】
第４の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第１又は第２の端子に接続された、第１導電型の第３の不純物領域と、第３の不純物領域を貫通して第１の不純物領域の主面内に形成されたトレンチと、トレンチの壁面を規定している部分の第１の不純物領域内に形成され、第１又は第２の端子に接続された、第１導電型の第４の不純物領域とを備える。
【００１８】
第５の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第２の不純物領域の主面内に形成され、第１の端子に接続された、第１導電型の第３の不純物領域と、第３の不純物領域に接して第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型の第４の不純物領域とを備える。
【００１９】
第６の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第２導電型の第３の不純物領域と、第３の不純物領域に接して第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型の第４の不純物領域とを備える。
【００２０】
第７の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の半導体基板と、半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第１導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成された、第１導電型の第３の不純物領域と、第３の不純物領域を貫通して第１の不純物領域の主面内に形成されたトレンチと、トレンチの壁面を規定している部分の第１の不純物領域内に形成された、第１導電型の第４の不純物領域と、第３の不純物領域に接して第１の不純物領域の主面内に形成された、第２導電型の第５の不純物領域と、第３〜第５の不純物領域に接して第１の不純物領域の主面上に形成されたフローティング電極とを備える。
【００２１】
第８の発明に係る半導体装置は、第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、第１電極に接続された第１の端子と、容量性素子を介して第１電極に接続された第２の端子と、第１導電型の第１の不純物領域と、第１の不純物領域の主面内に形成された、第２導電型の第２の不純物領域と、第２の不純物領域の主面内に形成され、第１の端子に接続された、第１導電型のソース・ドレイン領域を有する、第１のトランジスタと、第１の不純物領域の主面内に形成され、第２の端子に接続された、第２導電型のソース・ドレイン領域を有する、第２のトランジスタと、第１の不純物領域の主面内に形成され、第１の端子に接続された、第２導電型の第３の不純物領域とを備える。
【００２２】
【発明の実施の形態】
実施の形態１．
図１は、パワーデバイス及びパワーデバイス駆動装置の構成を説明するための概略構成図である。パワースイッチングデバイスであるＮチャネル絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）Ｑ１，Ｑ２は、主電源である高電圧ＨＶをスイッチングする。ノードＮ３０には負荷が接続されている。フリーホイールダイオードＤ１，Ｄ２は、ノードＮ３０に接続された負荷による逆起電圧からＩＧＢＴ Ｑ１，Ｑ２を保護する。
【００２３】
パワーデバイス駆動装置１００は、ＩＧＢＴ Ｑ１，Ｑ２を駆動し、ＩＧＢＴ Ｑ１を制御する高圧側制御入力ＨＩＮと、ＩＧＢＴ Ｑ２を制御する低圧側制御入力ＬＩＮとに従って動作する。また、パワーデバイス駆動装置１００は、ＩＧＢＴ Ｑ１を駆動する高圧側駆動部１０１と、ＩＧＢＴ Ｑ２を駆動する低圧側駆動部１０２と、制御入力処理部１０３とを有している。
【００２４】
ここで、例えばＩＧＢＴ Ｑ１，Ｑ２が同時にオン状態になった場合、ＩＧＢＴ Ｑ１，Ｑ２に貫通電流が流れ、負荷に電流が流れなくなり、好ましくない状態になる。制御入力処理部１０３は、制御入力ＨＩＮ，ＬＩＮにより、そのような状態が引き起こされることを防ぐなどの処理を高圧側駆動部１０１及び低圧側駆動部１０２に対して行っている。
【００２５】
また、パワーデバイス駆動装置１００は、ＩＧＢＴ Ｑ１のエミッタ電極に接続されたＶＳ端子と、コンデンサＣ１を介してＩＧＢＴ Ｑ１のエミッタ電極に接続されたＶＢ端子と、ＩＧＢＴ Ｑ１の制御電極に接続されたＨＯ端子と、ＩＧＢＴ Ｑ２のエミッタ電極に接続されたＣＯＭ端子と、コンデンサＣ２を介してＩＧＢＴ Ｑ２のエミッタ電極に接続されたＶＣＣ端子と、ＩＧＢＴ Ｑ２の制御電極に接続されたＬＯ端子と、ＧＮＤ端子とを備えている。ここで、ＶＳは、高圧側駆動部１０１の基準電位となる高圧側浮遊オフセット電圧である。ＶＢは、高圧側駆動部１０１の電源となる高圧側浮遊供給絶対電圧であり、図示しない高圧側浮遊電源から供給される。ＨＯは、高圧側駆動部１０１による高圧側駆動信号出力である。ＣＯＭは、共通接地である。ＶＣＣは、低圧側駆動部１０２の電源となる低圧側固定供給電圧であり、図示しない低圧側固定供給電源から供給される。ＬＯは、低圧側駆動部１０２による低圧側駆動信号出力である。ＧＮＤは、接地電位である。
【００２６】
コンデンサＣ１，Ｃ２は、高圧側駆動部１０１及び低圧側駆動部１０２に供給される電源電圧をパワーデバイスの動作に伴う電位変動に追随させるために設けられている。
【００２７】
以上のような構成により、制御入力ＨＩＮ，ＬＩＮに基づくパワーデバイスによる主電源のスイッチングが行われる。
【００２８】
ところで、高圧側駆動部１０１は、回路の接地電位ＧＮＤに対して電位的に浮いた状態で動作するので、高圧側回路へ駆動信号を伝達するためのレベルシフト回路を有する構成となっている。
【００２９】
図２は、パワーデバイス駆動装置１００における高圧側駆動部１０１の主要部の回路図である。スイッチング素子である高耐圧ＭＯＳ１１は、上記したレベルシフト回路の役割を担っている。スイッチング素子である高圧側駆動信号出力用のＣＭＯＳ回路（以下「ＣＭＯＳ」）１２は、ＰＭＯＳトランジスタ（以下「ＰＭＯＳ」）１５及びＮＭＯＳトランジスタ（以下「ＮＭＯＳ」）１４から成り、高圧側駆動信号ＨＯを出力する。レベルシフト抵抗１３は、ＣＭＯＳ１２のゲート電位を設定するためのものであり、プルアップ抵抗に相当する役割を果たしている。
【００３０】
高耐圧ＭＯＳ１１は、高圧側制御入力ＨＩＮに従い、ＣＭＯＳ１２のスイッチングを行う。ＣＭＯＳ１２は、高圧側浮遊供給絶対電圧ＶＢ及び高圧側浮遊オフセット電圧ＶＳ間の電圧をスイッチングして高圧側駆動信号出力ＨＯに駆動信号を出力し、外部のパワーデバイスの高圧側スイッチング素子を駆動させる。
【００３１】
ここで、以降の説明においては、ＣＭＯＳ１２及びレベルシフト抵抗１３を総合して、高圧側駆動回路と称する。
【００３２】
図３は、パワーデバイス駆動装置１００における高圧島に設けられるレイアウトを示す概略平面図である。ＣＭＯＳ１２及びレベルシフト抵抗１３から成る高圧側駆動回路は高圧島と称される領域Ｒ２内に形成されており、高耐圧ＭＯＳ１１は領域Ｒ１内に形成されている。その周りを接地電位ＧＮＤのアルミニウム配線１６，１７で取り囲むことによって、シールドがなされている。
【００３３】
図４，５は、本発明の実施の形態１に係る半導体装置の構造を示す断面図であり、それぞれ図３に示したラインＩＶ−ＩＶ，Ｖ−Ｖに沿った位置の断面に対応している。図４を参照して、ｐ−型シリコン基板２１の上面内には、ｐ＋型分離領域２２、ｎ−型不純物領域２３、及びｎ型不純物領域２４，２８が形成されている。ｎ型不純物領域２８の上面内には、ｐ型ウェル２９が形成されている。ｐ＋型分離領域２２は、ｐ−型シリコン基板２１に達している。ｐ＋型分離領域２２上には電極３４が形成されており、ｐ−型シリコン基板２１の電位は、回路上最も低い電位（ＧＮＤ又はＣＯＭ電位）となっている。また、高耐圧ＭＯＳ１１のｎ＋型ソース領域１１Ｓの下部にｐ型ウェル２５が形成され、そのｐ型ウェル２５は、ゲート絶縁膜を介してゲート電極１１Ｇの下部に達し、高耐圧ＭＯＳ１１のチャネル領域を形成している。さらに、ｐ型ウェル２５内には、ソース電極３５に接するようにｐ＋型不純物領域２６及びｎ＋型ソース領域１１Ｓが形成されている。また、高耐圧ＭＯＳ１１のドレイン電極３６に接するようにｎ＋型ドレイン領域１１Ｄが形成されている。
【００３４】
高耐圧ＭＯＳ１１のドレイン電極３６は、ＣＭＯＳ１２のＰＭＯＳ１５及びＮＭＯＳ１４の各ゲート電極１５Ｇ，１４Ｇに接続されており、また、レベルシフト抵抗１３を介してＰＭＯＳ１５のソース電極３９及び高圧側浮遊供給絶対電圧ＶＢに接続されている。
【００３５】
一方、ＣＭＯＳ１２が形成されるｎ型不純物領域２８内には、ＰＭＯＳ１５のソース電極３９に接するようにｐ＋型ソース領域１５Ｓ及びｎ＋型不純物領域３０が形成されており、ドレイン電極３７に接するようにｐ＋型ドレイン領域１５Ｄが形成されている。ｎ型不純物領域２８の上面上には、ゲート絶縁膜を介してＰＭＯＳ１５のゲート電極１５Ｇが形成されている。ゲート電極１５Ｇ上には電極３８が形成されている。また、ＮＭＯＳ１４はｐ型ウェル２９内に形成され、ＮＭＯＳ１４のドレイン電極４４に接するようにｎ＋型ドレイン領域１４Ｄが形成され、ソース電極４２に接するようにｎ＋型ソース領域１４Ｓ及びｐ＋型不純物領域３１が形成されている。ｐ型ウェル２９の上面上には、ゲート絶縁膜を介してＮＭＯＳ１４のゲート電極１４Ｇが形成されている。ゲート電極１４Ｇ上には電極４３が形成されている。
【００３６】
ＮＭＯＳ１４とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｐ型ウェル２９に接するようにｐ＋型不純物領域３３が形成されている。ｐ＋型不純物領域３３上には電極４１が形成されており、電極４１は高圧側浮遊オフセット電圧ＶＳに接続されている。ｐ＋型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ＋型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。ｐ＋型不純物領域３３とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｎ＋型不純物領域３２が形成されている。ｎ＋型不純物領域３２上には電極４０が形成されており、電極４０は高圧側浮遊供給絶対電圧ＶＢに接続されている。
【００３７】
図５を参照して、ｐ−型シリコン基板２１の上面内には、ｐ＋型分離領域２２、ｎ−型不純物領域５０、及びｎ型不純物領域２８が形成されている。ｐ＋型分離領域２２上には電極５２が形成されている。ｎ型不純物領域２８の上面内にはｎ＋型不純物領域５１が形成されており、ｎ＋型不純物領域５１上には電極５３が形成されている。電極５３は、高圧側浮遊供給絶対電圧ＶＢに接続されている。
【００３８】
図５に示すように、ｐ＋型ソース領域１５Ｓ、ｎ型不純物領域２８、ｐ型ウェル２９、及びｎ＋型ソース領域１４Ｓから成る横型の寄生サイリスタが存在している。寄生サイリスタは、ｐｎｐ型の寄生バイポーラトランジスタＰＢＰ１と、ｎｐｎ型の寄生バイポーラトランジスタＰＢＰ２から成る。
【００３９】
図６，７は、ｎ＋型不純物領域３２及びｐ＋型不純物領域３３の形成レイアウトの一例を模式的に示す上面図である。ｐ＋型分離領域２２は、図３に示したように領域Ｒ１，Ｒ２を四辺で囲んで形成されている。図６に示した例では、ｎ＋型不純物領域３２及びｐ＋型不純物領域３３は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。図７に示した例では、ｐ＋型不純物領域３３は、ｐ型ウェル２９の周囲を取り囲んで形成されており、ｎ＋型不純物領域３２は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。図７に示した例よりも図６に示した例の方が、チップサイズは小さくなる。
【００４０】
本実施の形態１に係るパワーデバイス及びパワーデバイス駆動装置において、回生期間に、高圧側浮遊オフセット電圧ＶＳが共通接地ＣＯＭよりも低い負電圧に変動した場合を考える。この場合、高圧側浮遊オフセット電圧ＶＳの負変動は、図１に示したコンデンサＣ１を介して高圧側浮遊供給絶対電圧ＶＢに伝達され、高圧側浮遊供給絶対電圧ＶＢの電位も負変動してしまう。図４，５を参照して、高圧側浮遊供給絶対電圧ＶＢが負変動すると、その負変動は、ｎ−型不純物領域２３，５０及びｎ型不純物領域２４，２８に伝達される。その結果、通常は逆バイアスされているはずの寄生ダイオードＰＤ１〜ＰＤ４がターンオンしてしまい、ｎ−型不純物領域２３及びｎ型不純物領域２４，２８内に電流が流れ込む。
【００４１】
しかしながら本実施の形態１に係る半導体装置によると、寄生バイポーラトランジスタＰＢＰ１のベース電流に相当する電子が、高圧側浮遊オフセット電圧ＶＳよりも高電位であるｎ＋型不純物領域３２によって吸収される。その結果、寄生バイポーラトランジスタＰＢＰ１のベース電流が抑制され、寄生サイリスタがターンオンしないため、ＣＭＯＳ１２のラッチアップ破壊を回避することができる。
【００４２】
また、寄生バイポーラトランジスタＰＢＰ２のベース電流に相当するホールが、高圧側浮遊供給絶対電圧ＶＢよりも低電位であるｐ＋型不純物領域３３によって吸収される。その結果、寄生バイポーラトランジスタＰＢＰ２のベース電流が抑制され、寄生サイリスタがターンオンしないため、ＣＭＯＳ１２のラッチアップ破壊を回避することができる。図８を参照して、ｐ＋型分離領域２２からｎ−型不純物領域５０内に流れ込んだホール電流は、ｐ型ウェル２９に到達する前に、ｐ＋型不純物領域３３によって吸収されている。また、ｐ型ウェル２９の直下のｐ−型シリコン基板２１からｎ型不純物領域２８内に流れ込んだホール電流は、ｎ＋型不純物領域３０，３２からｎ型不純物領域２８内に注入される電子によって引き寄せられるため、ｐ型ウェル２９内に流れ込むことなく、ｐ＋型不純物領域３３によって吸収される。
【００４３】
図５に示したように、ｐ＋型不純物領域３３はｐ型ウェル２９よりも浅く形成されている。そのため、ｐ＋型不純物領域３３の曲率部の電界強度は、ｐ型ウェル２９の曲率部の電界強度よりも高くなる。従って、ｐ＋型不純物領域３３はより多くのホール電流を吸収することができ、ＣＭＯＳ１２のラッチアップ破壊をより効果的に回避できる。
【００４４】
上記の通り、ｐ＋型不純物領域３３の不純物濃度はｐ型ウェル２９の不純物濃度よりも高い。そのため、ｐ＋型不純物領域３３の曲率部の電界強度は、ｐ型ウェル２９の曲率部の電界強度よりも高くなる。しかも、ｐ＋型不純物領域３３の不純物濃度を高くすると、ｐ＋型不純物領域３３内のシート抵抗や、ｐ＋型不純物領域３３と電極４１とのコンタクト抵抗が小さくなる。従って、ｐ＋型不純物領域３３はより多くのホール電流を吸収することができ、ＣＭＯＳ１２のラッチアップ破壊をより効果的に回避できる。
【００４５】
図５に示したように、ｐ＋型不純物領域３３は、寄生バイポーラトランジスタＰＢＰ２のベース層に相当するｐ型ウェル２９に接して形成されている。従って、ｐ＋型不純物領域３３とｐ型ウェル２９との間に隙間が設けられている場合と比較すると、チップサイズを削減できるのみならず、寄生バイポーラトランジスタＰＢＰ２のベース層の抵抗が下がるため、ｐ＋型不純物領域３３はより多くのホール電流を吸収することができ、ＣＭＯＳ１２のラッチアップ破壊をより効果的に回避できる。
【００４６】
高圧側浮遊オフセット電圧ＶＳの負変動に起因してｎ型不純物領域２８内に流れ込む電流は、ｐ＋型分離領域２２からｎ−型不純物領域５０を介してｎ型不純物領域２８内に流れ込むものが最も多い。従って、特にｐ＋型分離領域２２が領域Ｒ１，Ｒ２の周囲を取り囲んで形成されている場合には、図７に示したように、ｐ型ウェル２９の周囲を取り囲むようにｐ＋型不純物領域３３及びｎ＋型不純物領域３２を形成することにより、ＣＭＯＳ１２のラッチアップ破壊をより効果的に回避できる。
【００４７】
なお、ｎ＋型不純物領域３２及びｐ＋型不純物領域３３の双方ともが形成されていれば最も効果的であるが、いずれか一方のみ形成されている場合であっても有効である。
【００４８】
実施の形態２．
図９は、図５に対応させて、本発明の実施の形態２に係る半導体装置の構造を示す断面図である。図５に示したｎ＋型不純物領域３２及び電極４０に代えて、ｐ＋型不純物領域５５及び電極５６が形成されている。電極５６は高圧側浮遊供給絶対電圧ＶＢに接続されている。ｐ＋型不純物領域５５の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ＋型不純物領域５５はｐ型ウェル２９よりも浅く形成されている。
【００４９】
図６に示した例と同様に、ｐ＋型不純物領域５５は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。あるいは図７に示した例と同様に、ｐ＋型不純物領域５５は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。
【００５０】
高圧側浮遊オフセット電圧ＶＳの負変動に起因して、高圧側浮遊オフセット電圧ＶＳ及び高圧側浮遊供給絶対電圧ＶＢは、ｐ−型シリコン基板２１及びｐ＋型分離領域２２の電位よりも低くなる。従って、寄生ダイオードＰＤ１〜ＰＤ４がターンオンしてｎ型不純物領域２８内に電流が流れ込んだとしても、図５に示した寄生バイポーラトランジスタＰＢＰ２のベース電流に相当するホールが、ｐ＋型不純物領域５５，３３によって吸収される。その結果、寄生バイポーラトランジスタＰＢＰ２のベース電流が抑制され、寄生サイリスタがターンオンしないため、ＣＭＯＳ１２のラッチアップ破壊を回避することができる。
【００５１】
また、ｎ＋型不純物領域３２ではなくｐ＋型不純物領域５５が形成されているため、高圧側浮遊オフセット電圧ＶＳの負変動に起因して図４，５に示した寄生ダイオードＰＤ１〜ＰＤ４がターンオンしたときに、ｐ＋型不純物領域５５からｎ型不純物領域２８へ電子が注入されることはない。そのため、ｐ−型シリコン基板２１及びｐ＋型分離領域２２からのホールの供給も減少し、結果としてｎ型不純物領域２８内に流れ込むホール電流が低減されるため、ＣＭＯＳ１２のラッチアップ破壊をより効果的に回避できる。
【００５２】
なお、ｐ＋型不純物領域５５及びｐ＋型不純物領域３３の双方ともが形成されていれば最も効果的であるが、いずれか一方のみ形成されている場合であっても有効である。
【００５３】
実施の形態３．
図１０は、図５に対応させて、本発明の実施の形態３に係る半導体装置の構造を示す断面図である。図５に示したｎ＋型不純物領域３２及び電極４０に代えて、ｐ＋型不純物領域５７及び電極５８が形成されている。電極５８は高圧側浮遊オフセット電圧ＶＳに接続されている。ｐ＋型不純物領域５７の不純物濃度はｐ型ウェル２９の不純物濃度よりも高く、また、ｐ＋型不純物領域５７はｐ型ウェル２９よりも浅く形成されている。
【００５４】
図６に示した例と同様に、ｐ＋型不純物領域５７は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。あるいは図７に示した例と同様に、ｐ＋型不純物領域５７は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。
【００５５】
高圧側浮遊オフセット電圧ＶＳの負変動に起因して、高圧側浮遊オフセット電圧ＶＳ及び高圧側浮遊供給絶対電圧ＶＢは、ｐ−型シリコン基板２１及びｐ＋型分離領域２２の電位よりも低くなる。従って、寄生ダイオードＰＤ１〜ＰＤ４がターンオンしてｎ型不純物領域２８内に電流が流れ込んだとしても、図５に示した寄生バイポーラトランジスタＰＢＰ２のベース電流に相当するホールが、ｐ＋型不純物領域５７，３３によって吸収される。その結果、寄生バイポーラトランジスタＰＢＰ２のベース電流が抑制され、寄生サイリスタがターンオンしないため、ＣＭＯＳ１２のラッチアップ破壊を回避することができる。
【００５６】
また、ｐ＋型不純物領域５７，３３はいずれも高圧側浮遊オフセット電圧ＶＳに接続されて同電位であるため、ｐ＋型不純物領域５７、ｎ型不純物領域２８、及びｐ＋型不純物領域３３から成るｐｎｐ型の寄生バイポーラトランジスタが動作することがない。従って、この寄生バイポーラトランジスタが動作することに起因する高圧側駆動部１０１の誤動作を回避することもできる。
【００５７】
なお、ｐ＋型不純物領域５７及びｐ＋型不純物領域３３の双方ともが形成されていれば最も効果的であるが、いずれか一方のみ形成されている場合であっても有効である。
【００５８】
実施の形態４．
図１１は、図５に対応させて、本発明の実施の形態４に係る半導体装置の構造を示す断面図である。図５に示したｎ＋型不純物領域３２及び電極４０に代えて、ｐ＋型不純物領域５９及び電極６０が形成されている。電極６０は高圧側浮遊供給絶対電圧ＶＢに接続されている。ｐ＋型不純物領域５９は、ｐ＋型ドレイン領域１５Ｄとｎ＋型不純物領域５１との間に形成されている。
【００５９】
図１２は、ｐ＋型不純物領域５９及びｐ＋型不純物領域３３の形成レイアウトを模式的に示す上面図である。ｐ＋型分離領域２２は、図３に示したように領域Ｒ１，Ｒ２を四辺で囲んで形成されている。図１２に示すように、ｐ＋型不純物領域３３はｐ型ウェル２９の周囲を取り囲んで形成されており、ｐ＋型不純物領域５９は、ｐ＋型分離領域２２とｐ型ウェル２９及びＰＭＯＳ１５との間でｐ型ウェル２９及びＰＭＯＳ１５を取り囲んで、ｐ＋型分離領域２２と平行に形成されている。
【００６０】
上記の通り、高圧側浮遊オフセット電圧ＶＳの負変動に起因してｎ型不純物領域２８内に流れ込む電流は、ｐ＋型分離領域２２からｎ−型不純物領域５０を介してｎ型不純物領域２８内に流れ込むものが最も多い。従って、図１２に示したようにｐ＋型分離領域２２と平行にｐ＋型不純物領域５９を形成することによって、寄生バイポーラトランジスタＰＢＰ２のベース電流に相当するホールを、ｐ＋型不純物領域５９によって、ｐ型ウェル２９内に流れ込む前に効率的に吸収することができる。その結果、寄生バイポーラトランジスタＰＢＰ２のベース電流が抑制され、寄生サイリスタがターンオンしないため、ＣＭＯＳ１２のラッチアップ破壊を効率的に回避することができる。
【００６１】
なお、ｐ＋型不純物領域５９及びｐ＋型不純物領域３３の双方ともが形成されていれば最も効果的であるが、いずれか一方のみ形成されている場合であっても有効である。
【００６２】
実施の形態５．
図１３は、図９に対応させて、本発明の実施の形態５に係る半導体装置の構造を示す断面図である。ｐ＋型不純物領域５５を貫通してｎ型不純物領域２８の上面内にトレンチ６３が形成されており、トレンチ６３の内部は、シリコン酸化膜６１及びポリシリコン６２によって充填されている。また、トレンチ６３の壁面を規定している部分のｎ型不純物領域２８内には、ｐ＋型不純物領域６４が形成されている。ｐ＋型不純物領域６４は、ｐ＋型不純物領域５５及び電極５６に接している。
【００６３】
図６に示した例と同様に、ｐ＋型不純物領域５５，６４は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。あるいは図７に示した例と同様に、ｐ＋型不純物領域５５，６４は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。
【００６４】
ｐ＋型不純物領域５５に接するｐ＋型不純物領域６４をトレンチ６３の壁面に沿って形成することにより、図９に示した構造と比較すると、ｐ＋型不純物領域５５の実効的な面積を広げることが可能となる。しかも、トレンチ６３の底部の電界強度は、ｐ型ウェル２９の曲率部の電界強度よりも高い。従って、図９に示した構造と比較して、ｎ型不純物領域２８内に流れ込んだホール電流を、ｐ＋型不純物領域５５，６４によってより多く吸収できる。その結果、ＣＭＯＳ１２のラッチアップ破壊をより効率的に回避することができる。
【００６５】
また、ｐ＋型不純物領域６４の形成によってホール電流の吸収効率が高まったことから、図９に示した構造よりもｐ＋型不純物領域５５の面積を小さくでき、それによってチップサイズを削減することができる。
【００６６】
図１３に示した例では、ｐ型ウェル２９よりも深いトレンチ６３が形成されている。トレンチ６３が深く形成されているほどｐ＋型不純物領域６４の面積が増大し、ホール電流の吸収効率を高めることができる。
【００６７】
但し、トレンチ６３を２０μｍよりも深く形成すると、耐圧（ＶＢとＶＳとを短絡した状態でＧＮＤ方向に電圧を印加していき、ｐｎ接合降伏が起こる電圧）が低下するという問題が発生する。従って、耐圧性能をも満足させる必要がある場合にはトレンチ６３の深さを２０μｍ以下とすることによって、耐圧が低下することを回避できる。
【００６８】
なお、ｐ＋型不純物領域５５，６４とｐ＋型不純物領域３３とが双方とも形成されていれば最も効果的であるが、いずれか一方のみ形成されている場合であっても有効である。また、図１３では電極５６が高圧側浮遊供給絶対電圧ＶＢに接続された構造を示したが、電極５６は、高圧側浮遊オフセット電圧ＶＳに接続されていてもよい。
【００６９】
実施の形態６．
図１４は、図５に対応させて、本発明の実施の形態６に係る半導体装置の構造を示す断面図である。ｐ＋型不純物領域３３に接してｎ＋型不純物領域６６が形成されており、ｎ＋型不純物領域３２に接してｐ＋型不純物領域６５が形成されている。ｐ＋型不純物領域３３及びｎ＋型不純物領域６６は、ｐ型ウェル２９内に形成されている。ｐ＋型不純物領域３３及びｎ＋型不純物領域６６は電極６８に接しており、電極６８は高圧側浮遊オフセット電圧ＶＳに接続されている。ｎ＋型不純物領域３２及びｐ＋型不純物領域６５は電極６７に接しており、電極６７は高圧側浮遊供給絶対電圧ＶＢに接続されている。
【００７０】
図６に示した例と同様に、ｐ＋型不純物領域３３及びｎ＋型不純物領域６６、並びにｎ＋型不純物領域３２及びｐ＋型不純物領域６５は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。あるいは図７に示した例と同様に、ｐ＋型不純物領域３３及びｎ＋型不純物領域６６は、ｐ型ウェル２９の外周に沿って形成されており、ｎ＋型不純物領域３２及びｐ＋型不純物領域６５は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。
【００７１】
ｎ＋型不純物領域６６に接するｐ＋型不純物領域３３では、ｐ＋型不純物領域３３に吸収されたホールはｎ＋型不純物領域６６の電子によって即座に再結合が可能となるため、ホールが消滅しやすい。また、ｐ＋型不純物領域６５に接するｎ＋型不純物領域３２では、ｎ＋型不純物領域３２に吸収された電子はｐ＋型不純物領域６５のホールによって即座に再結合が可能となるため、電子が消滅しやすい。よって、図５に示した構造と比較すると、ｐ＋型不純物領域３３によるホールの吸収効率、及びｎ＋型不純物領域３２による電子の吸収効率を高めることができる。
【００７２】
なお、以上の説明では、上記実施の形態１を基礎として本実施の形態６に係る発明を適用する例について述べたが、本実施の形態６に係る発明は、他の全ての実施の形態にも適用可能である。
【００７３】
実施の形態７．
図１５は、図５に対応させて、本発明の実施の形態７に係る半導体装置の構造を示す断面図である。ＮＭＯＳ１４とＰＭＯＳ１５との間において、ｎ型不純物領域２８の上面内には、ｐ＋型不純物領域７１が形成されている。ｐ＋型不純物領域７１とＮＭＯＳ１４との間には、ｐ＋型不純物領域７１に接してｎ＋型不純物領域７２が形成されている。ｐ＋型不純物領域７１とＰＭＯＳ１５との間には、ｐ＋型不純物領域７１に接してｎ＋型不純物領域７０が形成されている。
【００７４】
また、ｐ＋型不純物領域７１を貫通してｎ型不純物領域２８の上面内にトレンチ７５が形成されており、トレンチ７５の内部は、シリコン酸化膜７３及びポリシリコン７４によって充填されている。また、トレンチ７５の壁面を規定している部分のｎ型不純物領域２８内には、ｐ＋型不純物領域７６が形成されている。ｐ＋型不純物領域７６は、ｐ＋型不純物領域７１に接している。
【００７５】
ｎ型不純物領域２８の上面上には、ｐ＋型不純物領域７１，７６に接するフローティング電極７７が形成されている。また、図１５に示した例では、フローティング電極７７は、ｎ＋型不純物領域７０に接することなくｎ＋型不純物領域７２に接している。但しフローティング電極７７は、ｎ＋型不純物領域７２に接することなくｎ＋型不純物領域７０に接していてもよく、あるいは、ｎ＋型不純物領域７０，７２の双方に接していてもよい。
【００７６】
図６に示した例と同様に、ｐ＋型不純物領域７１，７６及びｎ＋型不純物領域７０，７２は、ＮＭＯＳ１４とＰＭＯＳ１５とが互いに対向する一辺同士の間に形成されている。あるいは図７に示した例と同様に、ｐ＋型不純物領域７１，７６及びｎ＋型不純物領域７０，７２は、ｐ＋型分離領域２２とｐ型ウェル２９との間でｐ型ウェル２９の周囲を取り囲んで形成されている。
【００７７】
フローティング電極７７に接続されたｐ＋型不純物領域７１，７６及びｎ＋型不純物領域７０，７２は、ＰＮショート効果によって、ｐ＋型不純物領域７１，７６の電位を下げて近傍にあるホールを吸い込むとともに、ｎ＋型不純物領域７０，７２の電位を上げて近傍にある電子を吸い込む。そして、再結合速度が無限大に大きいメタルショートによってホール及び電子が再結合して消滅する。従って、高圧側浮遊オフセット電圧ＶＳの負変動に起因してｎ型不純物領域２８内に流れ込んだホール及び電子は、ｐ＋型不純物領域７１，７６及びｎ＋型不純物領域７０，７２によってそれぞれ吸い込まれて消滅するため、ＣＭＯＳ１２のラッチアップ破壊を回避することができる。
【００７８】
また、ｐ＋型不純物領域７１に接するｐ＋型不純物領域７６をトレンチ７５の壁面に沿って形成することにより、ｐ＋型不純物領域７１の実効的な面積を広げることが可能となる。しかも、トレンチ７５の底部の電界強度は、ｐ型ウェル２９の曲率部の電界強度よりも高い。従って、ｎ型不純物領域２８内に流れ込んだホール電流を、ｐ＋型不純物領域７１，７６によってより多く吸収できる。その結果、ＣＭＯＳ１２のラッチアップ破壊をより効率的に回避することができる。
【００７９】
ｎ＋型不純物領域７０，７２の一方は必ずしも形成されていなくてもよいが、双方とも形成されている方が効果的である。
【００８０】
図１５に示した例では、ｐ型ウェル２９よりも深いトレンチ７５が形成されている。トレンチ７５が深く形成されているほどｐ＋型不純物領域７６の面積が増大し、ホール電流の吸収効率を高めることができる。
【００８１】
但し、トレンチ７５を２０μｍよりも深く形成すると、耐圧が低下するという問題が発生する。従って、耐圧性能をも満足させる必要がある場合にはトレンチ７５の深さを２０μｍ以下とすることによって、耐圧が低下することを回避できる。
【００８２】
実施の形態８．
上記実施の形態１〜７に係る半導体装置について、意図的に制御された再結合中心となるエネルギー準位を導入し、この準位を利用して蓄積キャリアを再結合で消滅させる。例えば、電子線照射及びアニール、白金拡散、又は金拡散によって、ｐ−型シリコン基板２１の深さ方向全域に渡って結晶欠陥を形成し、この結晶欠陥をキャリアのライフタイムキラーとして利用する。
【００８３】
本実施の形態８に係る半導体装置によると、図４，５に示した寄生ダイオードＰＤ１〜ＰＤ４は、キャリアのライフタイムが短く抑制される。そのため、寄生ダイオードＰＤ１〜ＰＤ４中に蓄積されるキャリアの量が低減され、その結果、順電流が少なくなって、寄生ダイオードＰＤ１〜ＰＤ４の逆回復電流が抑制される。これにより、高圧側浮遊オフセット電圧ＶＳの負変動に起因する誤動作耐量が向上する。
【００８４】
また、キャリアのライフタイムキラーを形成することにより、高圧側浮遊オフセット電圧ＶＳの負変動に起因してｎ型不純物領域２８内に流れ込むホール電流が少なくなるため、ＣＭＯＳ１２のラッチアップ破壊を回避することもできる。
【００８５】
実施の形態９．
上記実施の形態８では、電子線照射及びアニール、白金拡散、又は金拡散によって結晶欠陥を形成したが、この方法ではｐ−型シリコン基板２１の深さ方向全域に渡って結晶欠陥が形成されるため、ＮＭＯＳ１４やＰＭＯＳ１５のリーク電流が増大する可能性がある。また、電子線照射は、高耐圧ＭＯＳ１１、ＮＭＯＳ１４、及びＰＭＯＳ１５のゲート酸化膜内にプラスの電荷を誘導するため、ゲート・ソース間のしきい値電圧特性が変動するおそれがある。
【００８６】
そこで、本実施の形態９では、上記実施の形態１〜７に係る半導体装置について、ヘリウム照射及びアニール、又はプロトン照射及びアニールによって、ｐ−型シリコン基板２１の所定の深さ（高耐圧ＭＯＳ１１、ＮＭＯＳ１４、及びＰＭＯＳ１５の各チャネル領域よりも深い箇所）に結晶欠陥を形成し、この結晶欠陥をキャリアのライフタイムキラーとして利用する。ヘリウム照射及びプロトン照射では、イオンの飛程（イオンのシリコン中への侵入深さ）付近に集中的に結晶欠陥が誘起される。このため、ｐ−型シリコン基板２１の深さ方向に関して局所的なキャリアライフタイム制御が可能となる。
【００８７】
本実施の形態９に係る半導体装置によると、上記実施の形態８によって得られる効果に加えて、リーク電流の増大やしきい値電圧の変動を回避できるという効果も得られる。
【００８８】
実施の形態１０．
図１６は、図５に対応させて、本発明の実施の形態１０に係る半導体装置の構造を示す断面図である。上記実施の形態１〜９では高圧側駆動部１０１の構造に関して説明したが、図１６に示すように、上記実施の形態１〜９に係る発明を低圧側駆動部１０２に適用することも可能である。
【００８９】
低圧側駆動部１０２では、ｐ＋型ソース領域１５Ｓ、ｎ型不純物領域２８、ｐ型ウェル２９、及びｎ＋型ソース領域１４Ｓから成るサイリスタが寄生している。出力端子ＬＯにＶＣＣ電圧よりも高いサージ電圧が印加されると、出力端子ＬＯに接続されているｐ＋型ドレイン領域１５Ｄからｎ型不純物領域２８へホールが流れ込み、そのホール電流がｐ型ウェル２９内に流れ込むことによって、ｎ型不純物領域２８、ｐ型ウェル２９、及びｎ＋型ソース領域１４Ｓから成る寄生バイポーラトランジスタが動作して、上記の寄生サイリスタがラッチアップに至る場合がある。
【００９０】
しかし、上記実施の形態１〜９に係る発明を適用し、例えば図１６に示すようにｐ＋型不純物領域３３，５５，６４を形成することによって、ｐ＋型ドレイン領域１５Ｄからｎ型不純物領域２８へ流れ込んだホール電流は、ｐ型ウェル２９内に流れ込む前にｐ＋型不純物領域５５，６４で吸収され、また、ｐ型ウェル２９内に流れ込んだホール電流はｐ＋型不純物領域３３で吸収される。これにより、上記寄生サイリスタのラッチアップを回避することができる。
【００９１】
【発明の効果】
第１〜第８の発明によれば、高圧側浮遊オフセット電圧の負変動に起因するラッチアップ破壊を回避することができる。
【図面の簡単な説明】
【図１】パワーデバイス及びパワーデバイス駆動装置の構成を説明するための概略構成図である。
【図２】高圧側駆動部の主要部の回路図である。
【図３】パワーデバイス駆動装置における高圧島に設けられるレイアウトを示す概略平面図である。
【図４】本発明の実施の形態１に係る半導体装置の構造を示す断面図である。
【図５】本発明の実施の形態１に係る半導体装置の構造を示す断面図である。
【図６】ｎ＋型不純物領域及びｐ＋型不純物領域の形成レイアウトの一例を模式的に示す上面図である。
【図７】ｎ＋型不純物領域及びｐ＋型不純物領域の形成レイアウトの一例を模式的に示す上面図である。
【図８】本発明の実施の形態１に係る半導体装置の効果を説明するための断面図である。
【図９】本発明の実施の形態２に係る半導体装置の構造を示す断面図である。
【図１０】本発明の実施の形態３に係る半導体装置の構造を示す断面図である。
【図１１】本発明の実施の形態４に係る半導体装置の構造を示す断面図である。
【図１２】ｐ＋型不純物領域及びｐ＋型不純物領域の形成レイアウトを模式的に示す上面図である。
【図１３】本発明の実施の形態５に係る半導体装置の構造を示す断面図である。
【図１４】本発明の実施の形態６に係る半導体装置の構造を示す断面図である。
【図１５】本発明の実施の形態７に係る半導体装置の構造を示す断面図である。
【図１６】本発明の実施の形態１０に係る半導体装置の構造を示す断面図である。
【符号の説明】
２１ ｐ−型シリコン基板、２２ ｐ＋型分離領域、２８ ｎ型不純物領域、２９ ｐ型ウェル、１４Ｓ ｎ＋型ソース領域、１５Ｓ ｐ＋型ソース領域、３２，６６，７０，７２ ｎ＋型不純物領域、３３，５５，５７，５９，６４，６５，７１，７６ ｐ＋型不純物領域、６３，７５ トレンチ。

Claims (28)

  1. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第１の端子に接続された、前記第１導電型の第３の不純物領域と
    を備える、半導体装置。
  2. 前記第３の不純物領域は、前記第２の不純物領域よりも浅く形成されている、請求項１に記載の半導体装置。
  3. 前記第３の不純物領域の不純物濃度は、前記第２の不純物領域の不純物濃度よりも高い、請求項１又は２に記載の半導体装置。
  4. 前記第３の不純物領域は、前記第２の不純物領域に接して形成されている、請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記第３の不純物領域は、前記第２の不純物領域を取り囲んで形成されている、請求項４に記載の半導体装置。
  6. 前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第２導電型の第４の不純物領域をさらに備える、請求項１〜５のいずれか一つに記載の半導体装置。
  7. 前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第１導電型の第４の不純物領域をさらに備える、請求項１〜５のいずれか一つに記載の半導体装置。
  8. 前記第１の不純物領域の前記主面内に形成され、前記第１の端子に接続された、前記第１導電型の第４の不純物領域をさらに備える、請求項１〜５のいずれか一つに記載の半導体装置。
  9. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第４の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項６〜８のいずれか一つに記載の半導体装置。
  10. 前記第１の不純物領域の前記主面内に形成され、前記第１又は第２の端子に接続された、前記第１導電型の第４の不純物領域と、
    前記第４の不純物領域を貫通して前記第１の不純物領域の前記主面内に形成されたトレンチと、
    前記トレンチの壁面を規定している部分の前記第１の不純物領域内に形成され、前記第１又は第２の端子に接続された、前記第１導電型の第５の不純物領域とをさらに備える、請求項１〜５のいずれか一つに記載の半導体装置。
  11. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第４及び第５の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項１０に記載の半導体装置。
  12. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第２導電型の第３の不純物領域と
    を備える、半導体装置。
  13. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第１導電型の第３の不純物領域と
    を備える、請求項１に記載の半導体装置。
  14. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第３の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項１２又は１３に記載の半導体装置。
  15. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第１又は第２の端子に接続された、前記第１導電型の第３の不純物領域と、
    前記第３の不純物領域を貫通して前記第１の不純物領域の前記主面内に形成されたトレンチと、
    前記トレンチの壁面を規定している部分の前記第１の不純物領域内に形成され、前記第１又は第２の端子に接続された、前記第１導電型の第４の不純物領域とを備える、半導体装置。
  16. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第２の不純物領域の前記主面内に形成され、前記第１の端子に接続された、前記第１導電型の第３の不純物領域と、
    前記第３の不純物領域に接して前記第２の不純物領域の前記主面内に形成され、前記第１の端子に接続された、前記第２導電型の第４の不純物領域と
    を備える、半導体装置。
  17. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第２導電型の第３の不純物領域と、
    前記第３の不純物領域に接して前記第１の不純物領域の前記主面内に形成され、前記第２の端子に接続された、前記第１導電型の第４の不純物領域と
    を備える、半導体装置。
  18. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第３及び第４の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項１５〜１７のいずれか一つに記載の半導体装置。
  19. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の半導体基板と、
    前記半導体基板の主面内に形成された、第２導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、前記第１導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成された、前記第１導電型の第３の不純物領域と、
    前記第３の不純物領域を貫通して前記第１の不純物領域の前記主面内に形成されたトレンチと、
    前記トレンチの壁面を規定している部分の前記第１の不純物領域内に形成された、前記第１導電型の第４の不純物領域と、
    前記第３の不純物領域に接して前記第１の不純物領域の前記主面内に形成された、前記第２導電型の第５の不純物領域と、
    前記第３〜第５の不純物領域に接して前記第１の不純物領域の前記主面上に形成されたフローティング電極と
    を備える、半導体装置。
  20. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第３〜第５の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項１９に記載の半導体装置。
  21. 前記第５の不純物領域とは反対側で前記第３の不純物領域に接して前記第１の不純物領域の前記主面内に形成された、前記第２導電型の第６の不純物領域をさらに備える、請求項１９に記載の半導体装置。
  22. 前記第１の不純物領域に接して前記半導体基板の前記主面内に形成された、前記第１導電型の分離領域をさらに備え、
    前記第３〜第６の不純物領域は、前記分離領域と前記第２の不純物領域との間で、前記第２の不純物領域を取り囲んで形成されている、請求項２１に記載の半導体装置。
  23. 前記トレンチは、前記第２の不純物領域よりも深く形成されている、請求項１０，１１，１５，１９〜２２のいずれか一つに記載の半導体装置。
  24. 前記トレンチの形成深さは２０μｍ以下である、請求項１０，１１，１５，１９〜２２のいずれか一つに記載の半導体装置。
  25. 前記半導体基板内に形成されたライフタイムキラーをさらに備える、請求項１〜２４のいずれか一つに記載の半導体装置。
  26. 前記ライフタイムキラーは、電子線照射及びアニール、白金拡散、又は金拡散によって形成されている、請求項２５に記載の半導体装置。
  27. 前記ライフタイムキラーは、ヘリウム照射及びアニール、又はプロトン照射及びアニールによって形成されている、請求項２５に記載の半導体装置。
  28. 第１電極、第２電極、及び制御電極を有するスイッチングデバイスを駆動するための半導体装置であって、
    前記第１電極に接続された第１の端子と、
    容量性素子を介して前記第１電極に接続された第２の端子と、
    第１導電型の第１の不純物領域と、
    前記第１の不純物領域の主面内に形成された、第２導電型の第２の不純物領域と、
    前記第２の不純物領域の主面内に形成され、前記第１の端子に接続された、前記第１導電型のソース・ドレイン領域を有する、第１のトランジスタと、
    前記第１の不純物領域の主面内に形成され、前記第２の端子に接続された、前記第２導電型のソース・ドレイン領域を有する、第２のトランジスタと、
    前記第１の不純物領域の前記主面内に形成され、前記第１の端子に接続された、前記第２導電型の第３の不純物領域と
    を備える、半導体装置。
JP2003087822A 2003-03-27 2003-03-27 半導体装置 Expired - Lifetime JP4387119B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2003087822A JP4387119B2 (ja) 2003-03-27 2003-03-27 半導体装置
US10/762,340 US6979850B2 (en) 2003-03-27 2004-01-23 Semiconductor device capable of avoiding latchup breakdown resulting from negative varation of floating offset voltage
TW093102279A TWI237384B (en) 2003-03-27 2004-02-02 Semiconductor device
DE102004064209.5A DE102004064209B3 (de) 2003-03-27 2004-03-25 Halbleiterbaugruppe zum Treiben eines Schaltelements
DE102004014744A DE102004014744B4 (de) 2003-03-27 2004-03-25 Halbleiterbaugruppe mit einem Graben zum Treiben eines Schaltselement und Vermeiden eines Latch-up Durchbruchs
KR1020040020774A KR100789308B1 (ko) 2003-03-27 2004-03-26 반도체장치
CNB2004100313074A CN1303689C (zh) 2003-03-27 2004-03-26 半导体器件
US11/229,724 US7190034B2 (en) 2003-03-27 2005-09-20 Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US11/623,806 US7408228B2 (en) 2003-03-27 2007-01-17 Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US12/164,739 US7545005B2 (en) 2003-03-27 2008-06-30 Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
US12/164,696 US7777279B2 (en) 2003-03-27 2008-06-30 Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003087822A JP4387119B2 (ja) 2003-03-27 2003-03-27 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009071429A Division JP5072043B2 (ja) 2009-03-24 2009-03-24 半導体装置
JP2009162810A Division JP2009231851A (ja) 2009-07-09 2009-07-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2004296831A true JP2004296831A (ja) 2004-10-21
JP2004296831A5 JP2004296831A5 (ja) 2005-10-20
JP4387119B2 JP4387119B2 (ja) 2009-12-16

Family

ID=32985181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003087822A Expired - Lifetime JP4387119B2 (ja) 2003-03-27 2003-03-27 半導体装置

Country Status (6)

Country Link
US (5) US6979850B2 (ja)
JP (1) JP4387119B2 (ja)
KR (1) KR100789308B1 (ja)
CN (1) CN1303689C (ja)
DE (2) DE102004014744B4 (ja)
TW (1) TWI237384B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165026A (ja) * 2004-12-02 2006-06-22 Mitsubishi Electric Corp 半導体装置
JP2008140824A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2011018929A (ja) * 2010-09-08 2011-01-27 Mitsubishi Electric Corp 半導体装置
JP2011018928A (ja) * 2010-09-08 2011-01-27 Mitsubishi Electric Corp 半導体装置
JP2011023734A (ja) * 2010-09-08 2011-02-03 Mitsubishi Electric Corp 半導体装置
JP2011035292A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 半導体装置及び電源回路
WO2015053022A1 (ja) * 2013-10-07 2015-04-16 富士電機株式会社 半導体装置
JP2015088597A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
KR100665299B1 (ko) * 2004-06-10 2007-01-04 서울반도체 주식회사 발광물질
KR100665298B1 (ko) * 2004-06-10 2007-01-04 서울반도체 주식회사 발광장치
US7566914B2 (en) 2005-07-07 2009-07-28 Intersil Americas Inc. Devices with adjustable dual-polarity trigger- and holding-voltage/current for high level of electrostatic discharge protection in sub-micron mixed signal CMOS/BiCMOS integrated circuits
JP2007201220A (ja) * 2006-01-27 2007-08-09 Mitsubishi Electric Corp 半導体装置
US20070290261A1 (en) * 2006-06-15 2007-12-20 System General Corp. Self-driven ldmos transistor
JP4420042B2 (ja) * 2007-02-28 2010-02-24 セイコーエプソン株式会社 半導体装置
CN100536873C (zh) * 2007-06-05 2009-09-09 张志常 一种治疗妇科杂病的中药
JP5259246B2 (ja) 2008-05-09 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
US7893730B2 (en) * 2008-07-29 2011-02-22 Silicon Mitus, Inc. Level shifter and driving circuit including the same
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5201169B2 (ja) * 2010-05-13 2013-06-05 三菱電機株式会社 誘電体分離型半導体装置の製造方法
JP5567927B2 (ja) * 2010-07-29 2014-08-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5858914B2 (ja) * 2010-08-04 2016-02-10 ローム株式会社 パワーモジュールおよび出力回路
JP5794777B2 (ja) * 2010-12-22 2015-10-14 三菱電機株式会社 半導体装置
US9111764B2 (en) 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
CN103855154A (zh) * 2012-12-04 2014-06-11 上海华虹宏力半导体制造有限公司 集成mosfet的igbt器件及制造方法
JP6413467B2 (ja) * 2014-08-19 2018-10-31 富士電機株式会社 半導体装置
WO2016132417A1 (ja) * 2015-02-18 2016-08-25 富士電機株式会社 半導体集積回路
TWI692925B (zh) * 2018-03-28 2020-05-01 立錡科技股份有限公司 切換式電源供應電路及其控制電路與控制方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1559583A (en) * 1975-07-18 1980-01-23 Tokyo Shibaura Electric Co Complementary mosfet device and method of manufacturing the same
JPS6031108B2 (ja) 1975-07-18 1985-07-20 株式会社東芝 半導体装置の製造方法
JPS6074560A (ja) 1983-09-30 1985-04-26 Fujitsu Ltd 半導体装置の製造方法
JPH0622276B2 (ja) 1984-10-18 1994-03-23 日本テキサス・インスツルメンツ株式会社 半導体装置
JPH0770685B2 (ja) 1985-04-25 1995-07-31 日本電信電話株式会社 相補形ｍｉｓ半導体集積回路
JPS62120063A (ja) 1985-11-20 1987-06-01 Fujitsu Ltd 半導体装置
JPH0654797B2 (ja) * 1986-08-06 1994-07-20 日産自動車株式会社 Ｃｍｏｓ半導体装置
JPS63245939A (ja) 1987-03-31 1988-10-13 Nec Corp 半導体装置
JPH0446810Y2 (ja) 1987-08-11 1992-11-05
JPS6428862U (ja) 1987-08-17 1989-02-21
JP2601664B2 (ja) 1987-09-18 1997-04-16 日本テキサス・インスツルメンツ株式会社 絶縁ゲート型電界効果半導体装置
JPH01208860A (ja) 1988-02-17 1989-08-22 Fujitsu Ltd Ｃｍｏｓトランジスタのラッチアップ防止構造
EP0382865A1 (de) 1989-02-14 1990-08-22 Siemens Aktiengesellschaft Anordnung zur Verminderung von Latch-up-Störanfälligkeit bei CMOS-Halbleiterschaltungen
DE8906405U1 (de) 1989-05-24 1989-08-24 Walter, Ernst, 6749 Pleisweiler-Oberhofen Fahrbares Spritzgerät zum Ausbringen von Chemikalien auf in parallelen Reihen wachsende Pflanzen
JPH0390872A (ja) * 1989-09-01 1991-04-16 Toshiba Corp 半導体装置
JPH0396272A (ja) 1989-09-08 1991-04-22 Toshiba Micro Electron Kk Ｃｍｏｓ半導体装置
JP2741797B2 (ja) 1991-03-19 1998-04-22 三菱電機株式会社 Ｃｍｏｓ半導体集積回路装置
JPH05152523A (ja) 1992-05-18 1993-06-18 Seiko Epson Corp 相補型ｍｉｓ半導体集積回路装置
JP3172642B2 (ja) 1994-11-01 2001-06-04 シャープ株式会社 半導体装置
KR100253569B1 (ko) * 1997-06-30 2000-04-15 김영환 3중웰을 가지는 반도체 소자의 제조방법
JPH1168053A (ja) 1997-08-25 1999-03-09 Nikon Corp 半導体装置およびその製造方法
KR100328455B1 (ko) * 1997-12-30 2002-08-08 주식회사 하이닉스반도체 반도체소자의제조방법
JP3097652B2 (ja) * 1998-03-31 2000-10-10 日本電気株式会社 半導体集積回路装置の製造方法
KR100307554B1 (ko) * 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3231020B2 (ja) * 1998-08-06 2001-11-19 株式会社東芝 半導体装置
KR100300069B1 (ko) * 1999-05-10 2001-09-26 김영환 반도체 소자 및 그 제조방법
JP2001040186A (ja) 1999-08-03 2001-02-13 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
KR20010040186A (ko) 1999-10-27 2001-05-15 인터실 코포레이션 디모스, 절연게이트 바이폴라 트랜지스터, 및 금속 산화막반도체 전계 효과 트랜지스터 등의 전력 모스 소자의게이트 전하 및 게이트/드레인 정전용량 최소화기술
TW451423B (en) * 2000-02-01 2001-08-21 Ind Tech Res Inst Latch-up structure for improving CMOS processing using latch-up ion implantation and the manufacturing method thereof
US6448599B1 (en) * 2000-11-29 2002-09-10 United Microelectronics Corp. Semiconductor device for preventing process-induced charging damages
GB0030595D0 (en) * 2000-12-15 2001-01-31 Koninkl Philips Electronics Nv Semiconductor device layout
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4531276B2 (ja) 2001-02-27 2010-08-25 三菱電機株式会社 半導体装置
US6642583B2 (en) * 2001-06-11 2003-11-04 Fuji Electric Co., Ltd. CMOS device with trench structure
US6861326B2 (en) * 2001-11-21 2005-03-01 Micron Technology, Inc. Methods of forming semiconductor circuitry
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003197793A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd チャージポンプ装置
TW569444B (en) * 2001-12-28 2004-01-01 Sanyo Electric Co Charge pump device
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit
JP4397602B2 (ja) * 2002-05-24 2010-01-13 三菱電機株式会社 半導体装置
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
JP4318511B2 (ja) * 2003-08-26 2009-08-26 三洋電機株式会社 昇圧回路

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165026A (ja) * 2004-12-02 2006-06-22 Mitsubishi Electric Corp 半導体装置
US7812402B2 (en) 2004-12-02 2010-10-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP4620437B2 (ja) * 2004-12-02 2011-01-26 三菱電機株式会社 半導体装置
JP2008140824A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置
JP2011035292A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 半導体装置及び電源回路
JP2011023734A (ja) * 2010-09-08 2011-02-03 Mitsubishi Electric Corp 半導体装置
JP2011018928A (ja) * 2010-09-08 2011-01-27 Mitsubishi Electric Corp 半導体装置
JP2011018929A (ja) * 2010-09-08 2011-01-27 Mitsubishi Electric Corp 半導体装置
WO2015053022A1 (ja) * 2013-10-07 2015-04-16 富士電機株式会社 半導体装置
US9412732B2 (en) 2013-10-07 2016-08-09 Fuji Electric Co., Ltd. Semiconductor device
JP6008054B2 (ja) * 2013-10-07 2016-10-19 富士電機株式会社 半導体装置
JPWO2015053022A1 (ja) * 2013-10-07 2017-03-09 富士電機株式会社 半導体装置
JP2015088597A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US20070114614A1 (en) 2007-05-24
US7190034B2 (en) 2007-03-13
US20040189353A1 (en) 2004-09-30
TWI237384B (en) 2005-08-01
US7777279B2 (en) 2010-08-17
CN1542967A (zh) 2004-11-03
US6979850B2 (en) 2005-12-27
US20080265334A1 (en) 2008-10-30
US20080272440A1 (en) 2008-11-06
US20060011960A1 (en) 2006-01-19
US7408228B2 (en) 2008-08-05
JP4387119B2 (ja) 2009-12-16
KR20040085031A (ko) 2004-10-07
US7545005B2 (en) 2009-06-09
TW200425467A (en) 2004-11-16
CN1303689C (zh) 2007-03-07
DE102004014744A1 (de) 2004-10-28
KR100789308B1 (ko) 2007-12-28
DE102004014744B4 (de) 2013-02-07
DE102004064209B3 (de) 2018-03-15

Similar Documents

Publication Publication Date Title
JP4387119B2 (ja) 半導体装置
KR100756304B1 (ko) 반도체장치
US9412732B2 (en) Semiconductor device
JPH08139319A (ja) 半導体装置およびその製造方法
JP5072043B2 (ja) 半導体装置
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
JP2010147188A (ja) 半導体装置
US20170133401A1 (en) Semiconductor integrated circuit
JP2012099696A (ja) 半導体装置
US8466515B2 (en) Semiconductor device
JP4945948B2 (ja) 半導体装置
KR20060124561A (ko) 반도체 집적회로 장치
JP2009231851A (ja) 半導体装置
JP3843570B2 (ja) 横型ダイオード
JP5191514B2 (ja) 半導体装置
JPH06163908A (ja) ダブルゲートｍｏｓデバイス
JP5138748B2 (ja) 半導体装置
JP5191515B2 (ja) 半導体装置
JP5191516B2 (ja) 半導体装置
JPH06140587A (ja) ダブルゲートｍｏｓデバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090324

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090324

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090709

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Ref document number: 4387119

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term