JP3172642B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3172642B2
JP3172642B2 JP26904194A JP26904194A JP3172642B2 JP 3172642 B2 JP3172642 B2 JP 3172642B2 JP 26904194 A JP26904194 A JP 26904194A JP 26904194 A JP26904194 A JP 26904194A JP 3172642 B2 JP3172642 B2 JP 3172642B2
Authority
JP
Japan
Prior art keywords
mos transistor
channel
type
layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26904194A
Other languages
English (en)
Other versions
JPH08130249A (ja
Inventor
敏光 中出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26904194A priority Critical patent/JP3172642B2/ja
Publication of JPH08130249A publication Critical patent/JPH08130249A/ja
Application granted granted Critical
Publication of JP3172642B2 publication Critical patent/JP3172642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H01L29/782—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、モータなどの誘導負荷
を駆動するために好適に実施することができるＭＯＳト
ランジスタを備える半導体装置に関する。
【０００２】特許請求の範囲における半導体の導電型式
を示す用語「Ｎ」または「Ｐ」は、ドープされた不純物
が高いものおよび低いものを含む概念として解釈される
べきであり、したがって「Ｎ」はＮ+，Ｎ-をも含み、
「Ｐ」はＰ+，Ｐ-をも含む。
【０００３】
【従来の技術】図１５は、従来からのＮチャネル横型２
重拡散ＭＯＳトランジスタ１９５の構造を示す断面図で
ある。横型２重拡散ＭＯＳトランジスタは、略称ＬＤＭ
ＯＳ(Lateral double Diffusion Metal Oxide Semicond
uctor）とも呼ばれる。Ｐ型半導体基板２１０上に形成
されたＮ- ウエル２１１内に、Ｐ型拡散層２１２を形成
し、このＰ型拡散層２１２内に、Ｎ+ソース領域２１３
を形成する。このＮ-ウエル２１１内にはまた、Ｎ型拡
散層２１４を形成し、このＮ型拡散層２１４内にＮ+ ド
レイン領域２１５を形成する。Ｎ+ソース領域２１３
と、Ｎ-ウエル２１１とで挟まれたＰ型拡散層２１２の
表面にゲート酸化膜２１６ｇを介してゲート電極２１６
が形成される。
【０００４】ゲート電極２１６に正電圧が印加される
と、Ｐ型拡散層２１２の表面近傍のチャネル領域２１７
がＮ型に反転して反転層が形成され、この反転層を通っ
てドレイン領域２１５からソース領域２１３にドレイン
電流ＩＤＮが流れる。ゲート電極２１６に負電圧が印加
されると、チャネル領域２１７は消滅し、このＮチャネ
ル横型２重拡散ＭＯＳトランジスタ１９５は遮断する。
【０００５】Ｐ+ 拡散領域２１８は、バックゲートコン
タクトとしてソース領域２１３に接続される金属層２１
９とＰ型拡散層２１２とのオーミックコンタクトを取る
ためのＰ型拡散層である。このＰ+ 拡散領域２１８と、
Ｎ+ ドレイン領域２１５とによって、寄生のＰＮ接合型
ダイオードが形成される。Ｎチャネル横型２重拡散ＭＯ
Ｓトランジスタ１９５がオフとなった場合に、ソースか
らドレインの方向に逆電流ＩＲＮが流れ、この寄生ＰＮ
接合型ダイオードが導通して動作する。
【０００６】図１６は、図１５に示されたＮチャネル横
型２重拡散ＭＯＳトランジスタ１９５を用いた、いわゆ
るＨブリッジモータ駆動回路の電気回路図である。この
駆動回路では、誘導負荷であるモータＭを駆動するため
に、図１５に示されるＮチャネル横型２重拡散ＭＯＳト
ランジスタ１９５が、ＭＯＳトランジスタＮＭ１〜ＮＭ
４と示されるように合計４個用いられて、モータＭを含
めてＨ型となるように電気的に接続され、直流電源ＶＭ
に接続される。これらのＭＯＳトランジスタＮＭ１〜Ｎ
Ｍ４に流れる電流経路は、参照符ＩＡ，ＩＡ１，ＩＢ，
ＩＣの合計４種類となる。電流経路ＩＡ，ＩＡ１では、
ＭＯＳトランジスタＮＭ１〜ＮＭ４にはそれぞれ順方向
電流が流れているが、電流経路ＩＢおよびＩＣでは、Ｍ
ＯＳトランジスタＮＭ２，ＮＭ３を流れる電流は逆向き
となる。この逆向きの電流は、ＭＯＳトランジスタＮＭ
２，ＮＭ３の寄生ＰＮ接合型ダイオードＮＤ２，ＮＤ３
を流れ、この寄生ＰＮ接合型ダイオードＮＤ２，ＮＤ３
がフライホイールダイオードとして電流ＩＢ，ＩＣをバ
イパスさせて動作する。ＭＯＳトランジスタＮＭ１，Ｎ
Ｍ４の寄生ＰＮ接合型ダイオードは参照符ＮＤ１，ＮＤ
４で示されている。
【０００７】制御回路からのゲート信号が与えられてＭ
ＯＳトランジスタＮＭ１，ＮＭ４が導通し、かつＭＯＳ
トランジスタＮＭ２，ＮＭ３が遮断して電流経路ＩＡが
形成されている状態から、ＭＯＳトランジスタＮＭ１，
ＮＭ４が遮断し、かつＭＯＳトランジスタＮＭ２，ＮＭ
３が導通して電流経路ＩＡ１が形成される状態に切換わ
ると、誘導負荷であるモータＭによってフライホイール
ダイオードとして働く寄生ＰＮ接合型ダイオードＮＤ
２，ＮＤ３を通じて電流経路ＩＢまたはＩＣが形成され
て電流が流れる。
【０００８】図１７は、図１６に示されるモータ駆動回
路に備えられるＭＯＳトランジスタＮＭ１，ＮＭ２の具
体的な構成を示す断面図である。図１６における寄生Ｐ
Ｎ接合型ダイオードＮＤ１〜ＮＤ４がフライホイールダ
イオードとして動作する。図１６における寄生ＰＮ接合
型ダイオードＮＤ１またはＮＤ３が導通して動作した場
合、図１７に示されるように寄生ＰＮＰトランジスタ２
６１が導通して動作する。なお、ＭＯＳトランジスタＮ
Ｍ２のＭＯＳトランジスタＮＭ１に対応する部分には同
一の数字に添え字ａを付して示し、これらのＭＯＳトラ
ンジスタＮＭ１，ＮＭ２間には、Ｐ-拡散層２６２が形
成される。
【０００９】寄生ＰＮＰトランジスタ２６１が導通する
ことによって、Ｐ型半導体基板２１０へのサブ電流ＩＳ
ＵＢが流れるという問題がある。このようなサブ電流Ｉ
ＳＵＢを低減するために、Ｎ+ 埋込み層をＰ型半導体基
板２１０とＮ- ウエル２１１との間に形成することが考
えられるけれども、半導体製造工程が増加し、コストア
ップになるという問題がある。
【００１０】また上述の寄生ＰＮＰトランジスタ２６１
によって流れるサブ電流ＩＳＵＢが多いと、半導体装置
の発熱が問題となる。発熱量を低下させるために、熱抵
抗θｊａの低い、すなわち許容熱損失ＰＤが高いパッケ
ージが必要となり、そうすると銅フレーム化および放熱
フィン付パッケージが必要となり、パッケージのコスト
アップとなるという問題がある。
【００１１】図１５〜図１７に示される先行技術の他の
問題は、スイッチング効率に関する。すなわち、ＭＯＳ
トランジスタがオフ状態からオン状態に変化するときの
スイッチング時間は、寄生ＰＮ接合型ダイオードによっ
て構成されるフライホイールダイオードの逆回復時間ｔ
ｒｒによって決定される。この逆回復時間ｔｒｒは、寄
生ＰＮ接合型ダイオードに蓄積された少数キャリアの電
子が放出されるのに必要な時間であり、μｓｅｃオーダ
となっているのに対して、ＭＯＳトランジスタの逆回復
時間はｎｓｅｃオーダとなっており、寄生ＰＮ接合型ダ
イオードの逆回復時間よりもはるかに短い。寄生ＰＮ接
合型ダイオードの逆回復時間ｔｒｒが長いことによっ
て、スイッチング周波数が高くなるに従って、スイッチ
ング損失が顕著に大きくなる。したがって、逆回復時間
ｔｒｒが長いＰＮ接合型ダイオードでは、スイッチング
損失が大きく、スイッチング効率が悪いという問題があ
る。
【００１２】もしもこの問題を解決するために、寄生Ｐ
Ｎ接合型ダイオードの逆回復時間ｔｒｒよりも短い時間
でＭＯＳトランジスタのスイッチング動作を行うと、バ
イポーラ素子として動作する寄生ＰＮ接合型ダイオード
は、熱暴走を起こしてＰＮジャンクション破壊を起こす
可能性がある。
【００１３】そこでこの問題を解決するために、従来で
はＭＯＳトランジスタに外付けのダイオードを別途設け
ている。このような従来からの手法では、外付けのダイ
オードを必要とするので、明らかに部品点数の増加を招
き、コストアップとなるという新たな問題が生じる。
【００１４】上述のような寄生ＰＮ接合型ダイオードの
逆回復時間ｔｒｒを小さくするために、ライフタイムキ
ラーとなる重金属をドープしたり、電子線または中性子
の照射によって結晶中にキャリアトラップを形成するな
どによってライフタイムキラーを導入することが従来か
ら行われている。このライフタイムキラーを用いる手法
では、ＭＯＳトランジスタのオン抵抗が大きくなるの
で、ライフタイムキラー条件の充分な最適化が必要であ
るというプロセス上の問題が生じる。また、ＭＯＳトラ
ンジスタの漏れ電流が増大したり、スレッシュ電圧の変
動などが生じ、電気的特性に大きな悪影響を及すために
ライフタイムキラー条件の最適化が困難であるという問
題がある。
【００１５】結局、従来では、上述のような寄生ＰＮ接
合型ダイオードによる問題を解決するために、寄生ＰＮ
接合型ダイオードよりも短い逆回復時間を有する外付け
フライホイールダイオードを使用せざるを得ないという
問題がある。
【００１６】図１８は、従来からのＰチャネル横型２重
拡散ＭＯＳトランジスタ４１０の構造を示す断面図であ
る。Ｐ型半導体基板２２０上に形成されたＮ- ウエル２
２１内には、Ｎ型拡散層２２２が形成され、その上にＰ
+ ソース領域２２３が形成される。Ｎ- ウエル２２１内
には、Ｐ型拡散層２２４が形成され、その中にさらにＰ
+ ドレイン領域２２５が形成される。このＰ+ ソース領
域２２３とＰ型拡散層２２４とで挟まれたＮ型拡散層２
２２、およびＮ- ウエル２２１の表面近傍にゲート電極
２２６がゲート酸化膜２２６ｇを介して設けられる。
【００１７】Ｐチャネル横型２重拡散ＭＯＳトランジス
タ４１０では、ゲート電極２２６に負電圧が印加される
と、Ｎ型拡散層２２２の表面近傍のチャネル領域２２７
がＰ型に反転して反転層が形成され、この反転層を通っ
てソース領域２２３からドレイン領域２２５へドレイン
電流ＩＤＰが流れる。ゲート電極２２６に正電圧が印加
されるとチャネル領域２２７は消滅し、Ｐチャネル横型
２重拡散ＭＯＳトランジスタ４１０は遮断する。Ｎ+ 拡
散領域２２８は、バックゲートコンタクトのためのＮ+
拡散層である。
【００１８】Ｐチャネル横型２重拡散ＭＯＳトランジス
タ４１０では、Ｐ+ ドレイン領域２２５とＮ+ 拡散領域
２２８とによって寄生ＰＮ接合型ダイオードが形成され
る。Ｐチャネル横型２重拡散ＭＯＳトランジスタ４１０
がオフとなった場合に、ドレインからソースの方向に逆
電流ＩＲＰが流れ、寄生ＰＮ接合型ダイオードが導通し
て動作する。
【００１９】図１９は、モータＭを駆動するＨブリッジ
モータ駆動回路の電気回路図である。図１８に示される
Ｐチャネル横型２重拡散ＭＯＳトランジスタ４１０は、
ＭＯＳトランジスタＰＭ１，ＰＭ３で示されるように用
いられ、前述の図１５に示されるＮチャネル横型２重拡
散ＭＯＳトランジスタ１９５はＭＯＳトランジスタＮＭ
２，ＮＭ４で示されるように用いられる。前記ＭＯＳト
ランジスタＰＭ１，ＮＭ２はトーテムポール接続され、
また前記ＭＯＳトランジスタＰＭ３，ＮＭ４も同様にト
ーテムポール接続され、モータＭの駆動回路を構成す
る。図１９に示されるモータ駆動回路においても、前述
の図１６に示される駆動回路と同様に、電流経路ＩＡ，
ＩＡ１は順方向電流を流し、電流経路ＩＢ，Ｉｃは逆方
向電流を流す。電流経路ＩＡからＩＡ１への切換え時に
は、前述の寄生ＰＮ接合型ダイオードがフライホイール
ダイオードＮＤ２，ＰＤ３として働いて逆方向電流経路
ＩＢまたはＩＣが形成されて逆方向電流が流れる。フラ
イホイールダイオードはまた、参照符ＰＤ１，ＮＤ４で
示される。
【００２０】図１９における一方のトーテムポール接続
構造を構成するＰチャネル横型２重拡散ＭＯＳトランジ
スタＰＭ１と、Ｎチャネル横型２重拡散ＭＯＳトランジ
スタＮＭ２との具体的な構成は、図２０に示される。寄
生ＰＮ接合型ダイオードは、フライホイールダイオード
ＰＤ１，ＰＤ３，ＮＤ２，ＮＤ４として用いられ、たと
えば寄生ＰＮ接合型ダイオードＰＤ１，ＰＤ３が導通し
て動作した場合には、図２０に示されるように寄生のＰ
ＮＰトランジスタ２７１が動作し、これによって図１５
〜図１７に関連して説明した先行技術と同様に、Ｐ型半
導体基板２２０へのサブ電流ＩＳＵＢが流れるという問
題があり、このサブ電流ＩＳＵＢが多いほど、本件半導
体装置の発熱が問題となる。このことは、前述の先行技
術と同様である。さらに、サブ電流ＩＳＵＢが流れてＰ
型半導体基板２２０の電位がもち上がることによって、
ラッチアップが発生しやすくなるという問題もある。
【００２１】さらに他の先行技術が図２１に示されてい
る。図２１は、従来からよく知られている通常のＰチャ
ネルＭＯＳトランジスタ３５０の構造を示す断面図であ
る。Ｐ型半導体基板２３０上にはＮ- ウエル２３１が形
成され、Ｎ- ウエル２３１内部にＰ+ ソース領域２３２
およびＰ+ ドレイン領域２３３を形成する。このＰチャ
ネルＭＯＳトランジスタ３５０では、ゲート電極２３４
のゲート酸化膜２３４ｇを介する直下のＮ- ウエル２３
１の表面近傍が、ゲート電極２３４に負電圧が印加され
ることによってチャネル領域２３５となる。Ｎ+ 拡散領
域２３６は、バックゲートコンタクトのためのＮ型拡散
層であり、Ｐ+ ドレイン領域２３３とＮ+ 拡散領域２３
６とによって、寄生ＰＮ接合型ダイオードが形成され
る。
【００２２】図２１に示されるＰチャネルＭＯＳトラン
ジスタ３５０を、図１９に示すモータ駆動回路のＭＯＳ
トランジスタＰＭ１，ＰＭ３として用いることができ、
残余のＭＯＳトランジスタＮＭ２，ＮＭ４は、前述のＮ
チャネル横型２重拡散ＭＯＳトランジスタ１９５によっ
て構成することができる。このようなモータ駆動回路の
一方のトーテムポール接続の具体的な構成は、図２２に
示される。図２２では、ＭＯＳトランジスタＰＭ１ａ
は、図２１のＰチャネルＭＯＳトランジスタ３５０を示
している。このような図２１および図２２に示される構
成を備える図１９と同様な従来からのモータ駆動回路に
おいて、ＰチャネルＭＯＳトランジスタ３５０の寄生Ｐ
Ｎ接合型ダイオードＰＤ１，ＰＤ３が導通して動作した
場合、図２２に示されるように、寄生のＰＮＰトランジ
スタ２８１が導通して動作し、Ｐ型半導体基板２３０へ
サブ電流ＩＳＵＢが流れる。このサブ電流ＩＳＵＢが多
いほど、本件半導体装置の発熱が問題となる。また、サ
ブ電流ＩＳＵＢが流れることによって、Ｐ型半導体基板
２３０の電位がもち上がりラッチアップが発生しやすく
なる。このような問題は、前述の先行技術と同様であ
る。
【００２３】さらに他の先行技術は、特開平３−７８２
５４号公報に開示されている。前記公報においては、図
２１および図２２に示される通常構造のＰチャネルＭＯ
Ｓトランジスタのラッチアップ耐量の向上のために、Ｎ
型半導体基板上に形成したＰチャネルＭＯＳトランジス
タにおける、ドレインとＮ型半導体基板との間に、ショ
ットキーバリアダイオードを形成する構成が開示されて
いる。この先行技術における問題は、高耐圧化が困難で
あることである。この先行技術におけるＮ型半導体基板
上には、まずＰ+ 拡散層が形成されて、さらにドレイン
およびソース領域が形成されることで、ＰチャネルＭＯ
Ｓトランジスタが構成される。耐圧のコントロールは、
このＮ型半導体基板と接するＰ+ 領域の不純物濃度のみ
によって決定されるために、Ｎ型半導体基板とＰ+ 拡散
層とのジャンクション耐圧のコントロールに限界がある
という大きな問題がある。したがって、この先行技術は
高耐圧化には不向きである。
【００２４】
【発明が解決しようとする課題】本発明の目的は、上述
の各先行技術の問題を解決し、高耐圧化が容易であり、
寄生ＭＯＳトランジスタが動作してサブ電流ＩＳＵＢが
流れることによる悪影響を防ぎ、ラッチアップ耐量を向
上し、外付けの逆回復時間が短いフライホイールダイオ
ードを不要とする改良された半導体装置を提供すること
である。
【００２５】
【課題を解決するための手段】本発明は、Ｐ型半導体基
板上に形成された第１Ｎ型半導体層の中に、第１Ｐ型半
導体層のチャネル領域を形成し、このチャネル領域内に
形成された第２Ｎ型半導体層のソース領域と、前記第１
Ｎ型半導体層の中に形成されたドレイン領域を含む第３
Ｎ型拡散層と、ゲート酸化膜を介してチャネル領域上に
設けたゲート電極とを有するＮチャネル横型２重拡散Ｍ
ＯＳトランジスタを構成し、前記ソース領域と電気的に
接続された金属層が前記第３Ｎ型拡散層と接続されるこ
とによって、ＭＯＳトランジスタに並列のショットキー
バリアダイオードが形成されることを特徴とする半導体
装置である。また本発明は、Ｐ型半導体基板上に形成さ
れた第１Ｎ型半導体層の中に、同一導電型式で不純物濃
度が前記第１Ｎ型半導体層よりも高いチャネル領域を形
成し、このチャネル領域内に形成された第１Ｐ型半導体
層のソース領域と、前記第１Ｎ型半導体層の中に形成さ
れたドレイン領域を含む第２Ｐ型半導体層と、ゲート酸
化膜を介してチャネル領域上に設けたゲート電極とを有
するＰチャネル横型２重拡散ＭＯＳトランジスタを構成
し、前記ドレイン領域と電気的に接続された金属層が前
記チャンネル領域と接続されることによって、ＭＯＳト
ランジスタに並列のショットキーバリアダイオードが形
成されることを特徴とする半導体装置である。
【００２６】
【作用】本発明に従えば、たとえばＰ型シリコン半導体
基板上には、ウエルである第１半導体層が形成され、こ
の第１半導体層内に、ＭＯＳトランジスタのドレイン領
域またはソース領域のいずれか一方であり、たとえばＮ
型拡散層である第２半導体層が形成され、第２半導体層
と電気的に接続された金属層が、第１半導体層とバリア
メタル層を形成して、ショットキー接続部を構成する。
こうして形成されたショットキーバリアダイオードは、
ＭＯＳトランジスタに並列に形成され、ＭＯＳトランジ
スタがターンオフした場合、モータなどの誘導負荷によ
って一次的に順バイアス状態となって逆電流を流す。こ
のショットキーバリアダイオードの逆回復時間は、前述
の寄生ＰＮ接合型ダイオードに比べて充分に短く、しか
もそのショットキーバリアダイオードの順方向電圧ＶＦ
は、０．２〜０．３Ｖにクランプされ、この値は、寄生
ＰＮ接合型ダイオードの順方向電圧０．７Ｖに比べて充
分に小さい。したがって、誘導負荷の遮断時に一次的に
ＭＯＳトランジスタに逆向きに流れる電流は、ショット
キーバリアダイオードに流れ、Ｐ型などの半導体基板に
流れるサブ電流が充分に小さく低減される。すなわち、
寄生ＰＮＰトランジスタのベース・エミッタ電圧ＶＢＥ
は、たとえば０．７Ｖであるので、逆電流によって寄生
ＰＮＰトランジスタが導通するよりも先に、ショットキ
ーバリアダイオードが導通し、半導体基板へのサブ電流
を低減することができる。このようにしてサブ電流を低
減することができるので、本件半導体装置の発熱を低減
することができ、またラッチアップの回避が可能とな
り、また外付けの逆回復時間が短いフライホイールダイ
オードを設ける必要がなくなる。
【００２７】さらに本発明に従えば、たとえばＮ- のウ
エルである第１半導体層の不純物濃度と、それよりも不
純物濃度が高いＰまたはＰ+ である第２半導体層の不純
物濃度との組合わせによって、半導体基板を形成するこ
とでＰＮ接合の耐圧を容易に制御することができ、高耐
圧化を容易に行うことができる。
【００２８】本発明では、ＮチャネルおよびＰチャネル
の横型２重拡散ＭＯＳトランジスタを実現することがで
き、また通常のＰチャネルＭＯＳトランジスタを実現す
ることもまた可能である。
【００２９】
【実施例】図１は本発明の一実施例であるＮチャネル横
型２重拡散ＭＯＳトランジスタ１８０の断面図であり、
図２は当該ＭＯＳトランジスタ１８０の簡略化した平面
図である。図２の切断面線Ｘ１−Ｘ２−Ｘ３から見た断
面が図１に示される。Ｐ型シリコン半導体基板１００に
は、Ｎチャネル横型２重拡散ＭＯＳトランジスタ１８０
が構成される。このＰ型半導体基板１００上には、Ｐ型
半導体基板１００を部分的にＮ型拡散層としたＮ- ウエ
ル１０１が形成される。このウエル１０１内には、Ｐ型
拡散層１０２およびＮ型拡散層１０５が形成される。Ｐ
型拡散層１０２内には、Ｎ+ 拡散層であるソース領域１
０３が形成され、またバックゲートコンタクトのための
Ｐ+ 拡散層１０４が形成される。Ｎ型拡散層１０５内に
は、Ｎ+ 拡散層であるドレイン領域１０６が形成され
る。ポリシリコンから成るゲート電極１０７は、ゲート
酸化膜１０７ｇを介して、少なくともＰ型拡散層１０２
表面上に設けられる。ソース領域１０３には、アルミニ
ウムなどの金属層１０８が形成されてソース電極とされ
る。ドレイン電極１０６にはアルミニウムなどの金属層
１０９が形成されてドレイン電極とされる。Ｐ+ 拡散層
１０４と金属層１０８とは、ソース・バックゲートコン
タクト１１２によって電気的に接続され、またドレイン
領域１０６と金属層１０９とは、ドレインコンタクト１
１１によって電気的に接続される。本発明に従えば、ソ
ース領域１０３と電気的に接続された金属層１０８が、
ドレイン領域１０６を含むＮ型拡散層１０５と直接接触
されることでメタルバリア層が形成され、ショットキー
バリアダイオードＳＢＤが形成される。
【００３０】前記ショットキーバリアダイオードＳＢＤ
は、図３に示されるように、金属層１０８がアノード１
８２であって、その金属層１０８を介してソース領域１
０３に接続され、またカソード１８３は、Ｎ型拡散層１
０５に接続される。こうしてショットキーバリアダイオ
ードＳＢＤは、Ｎチャネル横型２重拡散ＭＯＳトランジ
スタ１８０に並列接続された構造となっている。さら
に、Ｎチャネル横型２重拡散ＭＯＳトランジスタ１８０
には、寄生ＰＮ接合型ダイオード１８４が並列に接続さ
れる。
【００３１】図３は、図１に示されるＮチャネル横型２
重拡散ＭＯＳトランジスタ１８０と同一の構成であるＭ
ＯＳトランジスタ１８０ａを用い、またショットキーバ
リアダイオードＳＢＤが形成されていないＮチャネル横
型２重拡散ＭＯＳトランジスタ１８５，１８５ａを用い
たモータＭを駆動するモータ駆動回路を示す。ＭＯＳト
ランジスタ１８０，１８５はトーテムポール接続され、
またＭＯＳトランジスタ１８０ａ，１８５ａも同様にト
ーテムポール接続され、直流電源ＶＭに接続される。Ｍ
ＯＳトランジスタ１８０ａ，１８５ａにおけるＭＯＳト
ランジスタ１８０，１８５に対応する部分には同一の数
字に添え字ａを付して示す。ＭＯＳトランジスタ１８
０，１８５ａが導通されてモータＭが駆動され、またこ
のときＭＯＳトランジスタ１８０ａ，１８５は遮断され
ており、モータＭに逆方向電流が流れるときにはＭＯＳ
トランジスタ１８０ａ，１８５ａが導通され、ＭＯＳト
ランジスタ１８０，１８５ａが遮断される。
【００３２】図４は、図３に示されるモータ駆動回路に
おけるＭＯＳトランジスタ１８０，１８５の具体的な構
成を示す断面図である。この実施例ではＭＯＳトランジ
スタ１８５にはショットキーバリアダイオードＳＢＤが
形成されていないけれども、他の実施例としてＭＯＳト
ランジスタ１８５，１８５ａは、図１に示される構造で
あるＭＯＳトランジスタ１８０，１８０ａと同一構造で
あってもよい。ＭＯＳトランジスタ１８０とＭＯＳトラ
ンジスタ１８５との間にはＰ- 拡散層１９９が形成され
る。
【００３３】モータ駆動回路の動作中、たとえばＭＯＳ
トランジスタ１８０，１８５ａが導通状態からターンオ
フする時点で、ＭＯＳトランジスタ１８０における寄生
ＰＮＰトランジスタが導通して動作するけれども、ほと
んどの逆電流は寄生ＰＮ接合型ダイオードを流れるより
もショットキーバリアダイオードＳＢＤを流れるので、
寄生ＰＮＰトランジスタによるＰ型半導体基板１００へ
のサブ電流は少なくなる。また寄生ＰＮ接合型ダイオー
ドによる少数キャリアの電子の蓄積が少なく、逆回復時
間が短縮される。
【００３４】以上のように本実施例によれば、Ｎチャネ
ル横型２重拡散ＭＯＳトランジスタ１８０は、ソース領
域１０３と電気的に接続された金属層１０８がドレイン
領域１０６を含むＮ型拡散層１０５とも電気的に接続さ
れることによってショットキーバリアダイオードＳＢＤ
が形成されるので、寄生ＰＮ接合ダイオードおよび寄生
ＰＮＰトランジスタが導通することによって流れる半導
体基板へのサブ電流を低減することができ、当該ＭＯＳ
トランジスタ１８０の発熱を抑えることができる。その
ため、熱対策が容易となり、装置の小型化および許容損
出ＰＤのそれほど高くない安価なパッケージの使用が可
能となる。また、サブ電流が低減されるので、ラッチア
ップの発生を抑えることができる。さらに、ショットキ
ーバリアダイオードＳＢＤは高速スイッチングが可能で
あるので、外付けのフライホイールダイオードが不要と
なる。
【００３５】図５は本発明の他の実施例であるＰチャネ
ル横型２重拡散ＭＯＳトランジスタ１９０の断面図であ
り、図６は当該ＭＯＳトランジスタ１９０の実施例の簡
略化した平面図である。図６の切断面線Ｘ４−Ｘ５−Ｘ
６から見た断面が図５に示される。本実施例では、Ｐチ
ャネル横型２重拡散ＭＯＳトランジスタ１９０が、Ｐ型
半導体基板１２０上に形成される。この半導体基板１２
０上には、Ｎ- ウエル１２１が形成される。このウエル
１２１内には、Ｎ型拡散層１２２およびＰ型拡散層１２
５が形成される。ベース領域１２２内には、Ｐ+ 拡散層
であるソース領域１２３が形成され、またバックゲート
コンタクトのためのＮ+ 拡散層１２４が形成される。Ｐ
型拡散層１２５内には、Ｐ+ 拡散層であるドレイン領域
１２６が形成される。
【００３６】ポリシリコンから成るゲート電極１２７
は、ゲート酸化膜１２７ｇを介して少なくともベース領
域１２２を含むＮ型拡散層１２１表面上に設けられる。
ソース領域１２３およびＮ+ 拡散層１２４には、ソース
・バックゲートコンタクト１３２が形成され、当該ソー
ス・バックゲートコンタクト１３２に金属層１２８が電
気的に接続されて、ソース電極となる。また、ドレイン
領域１２６にはドレインコンタクト１３１が形成され、
当該ドレインコンタクト１３１に金属層１２９が電気的
に接続されて、ドレイン電極となる。
【００３７】本発明に従えば、ドレイン電極である金属
層１２９がソース領域１２３を含むＮ型拡散層１２２と
直接接触されて、ショットキーバリアダイオードＳＢＤ
が形成される。ショットキーバリアダイオードＳＢＤ
は、金属層１２９側がアノードであり、Ｎ型拡散層１２
２側がカソードである。
【００３８】図７は、図５および図６に示されるＰチャ
ネル横型２重拡散ＭＯＳトランジスタ１９０と同一の構
成であるＭＯＳトランジスタ１９０ａを用いるととも
に、前述の図１５に示されるようなＮチャネル横型２重
拡散ＭＯＳトランジスタ１９５および同一の構成である
ＭＯＳトランジスタ１９５ａを用いたモータＭの駆動回
路を示す。ＭＯＳトランジスタ１９０ａ，１９５ａにお
けるＭＯＳトランジスタ１９０，１９５の対応する部分
には添え字ａを付して示す。
【００３９】図８は、図７に示される駆動回路における
ＭＯＳトランジスタ１９０，１９５の具体的な構成を示
す断面図である。ＭＯＳトランジスタ１９０とＭＯＳト
ランジスタ１９５との間にはＰ- 拡散層１９８が形成さ
れる。ＭＯＳトランジスタ１９５は、ショットキーバリ
アダイオードが形成されていないＮチャネル横型２重拡
散ＭＯＳトランジスタであるけれども、前述の図１に示
されるショットキーバリアダイオードＳＢＤを備えたＮ
チャネル横型２重拡散ＭＯＳトランジスタ１９５を用い
てもよい。
【００４０】以上のように本実施例におけるＰチャネル
横型２重拡散ＭＯＳトランジスタ１９０においても、金
属層１２９とソース領域１２３を含むＮ型拡散層１２２
とによってショットキーバリアダイオードＳＢＤが形成
されるので、前述の第１実施例と同様の効果を得ること
ができる。
【００４１】図９は本発明の他の実施例である通常のＰ
チャネルＭＯＳトランジスタ３１０の断面図であり、図
１０は当該ＭＯＳトランジスタ３１０の簡略化した平面
図である。図９および図１０に示されるＰチャネルＭＯ
Ｓトランジスタ３１０は、前述の図７に示される駆動回
路のＭＯＳトランジスタ１９０，１９０ａの代わりに用
いることができ、当該ＰチャネルＭＯＳトランジスタ３
１０が、図７に示されるＮチャネル横型２重拡散ＭＯＳ
トランジスタ１９５，１９５ａとともに用いられてモー
タＭの駆動回路を構成する。このような図９および図１
０に示されるＰチャネルＭＯＳトランジスタ３１０とＮ
チャネル横型２重拡散ＭＯＳトランジスタ１９５との組
合せ構造は、図１１に示される。図９は、図１０の切断
面線Ｘ７−Ｘ８−Ｘ９から見た断面図である。これらの
図面を参照して、Ｐ型シリコン半導体基板１４０上に
は、Ｎ- ウエル１４１が形成され、このＮ- ウエル１４
１内に、Ｐ+ 拡散層であるソース領域１４２が形成され
るとともに、Ｐ+ 拡散層であるドレイン領域１４４が形
成され、さらにバックゲートコンタクトのためのＮ+拡
散層１４３が形成される。ポリシリコンから成るゲート
電極１４５がゲート酸化膜１４５ａを介してＮ-ウエル
１４１表面上に形成される。ソース領域１４２およびＮ
+ 拡散層１４３には、ソース・バックゲートコンタクト
１４８が形成され、アルミニウムなどの金層層１４６が
設けられてソース電極とされる。またドレイン領域１４
４にはドレインコンタクト１４９が形成され、アルミニ
ウムなどの金属層１４７が設けられてドレイン電極とさ
れる。
【００４２】本発明に従えば、ドレイン領域１４４と電
気的に接続された金属層１４７が、ソース領域のＮ- ウ
エル１４１と直接接触されて、ショットキーバリアダイ
オードＳＢＤが形成される。このショットキーバリアダ
イオードＳＢＤは、ＰチャネルＭＯＳトランジスタ３１
０に並列に形成され、金属層１４７側がアノードとな
り、Ｎ- ウエル１４１側はカソードに対応する。
【００４３】以上のように本実施例におけるＰチャネル
ＭＯＳトランジスタ３１０においても、金属層１４７と
Ｎ- ウエル１４１とによってショットキーバリアダイオ
ードＳＢＤが形成されるので、前述の第１実施例と同様
の効果を得ることができる。
【００４４】図１２は本発明の他の実施例のＰチャネル
ＭＯＳトランジスタ２９０の断面図であり、図１３は当
該ＭＯＳトランジスタ２９０の簡略化した平面図であ
る。図１３の切断面線Ｘ１１〜Ｘ１４から見た断面図が
図１２である。この図１２および図１３に示されるＰチ
ャネルＭＯＳトランジスタ２９０は、前述の図７に示さ
れるモータの駆動回路におけるＭＯＳトランジスタ１９
０，１９０ａに代えて用いられる。図７における一方の
トーテムポール構造を有する、図１２および図１３に示
されるＰチャネルＭＯＳトランジスタ２９０と、Ｎチャ
ネル横型２重拡散ＭＯＳトランジスタ１９５とが接続さ
れた構成は、図１４に具体的に示されている。
【００４５】図１２のＰ型シリコン半導体基板１６０上
には、Ｎ- ウエル１６１が形成される。このＮ- ウエル
１６１内には、Ｐ+ 拡散層であるソース領域１６２が形
成されるとともに、バックゲートコンタクトのためのＮ
+ 拡散層１６３が形成され、金属層１６６がソース領域
１６２、Ｎ+ 拡散層１６３に接続されてソース電極が形
成され、この金属層１６６はＮ+ 拡散層１６３とバック
ゲートコンタクトを形成する。Ｎ- ウエル１６１内には
また、Ｐ+ 拡散層であるドレイン領域１６４が形成さ
れ、ここに金属層１６７が接続されてドレイン電極とさ
れる。ポリシリコンから成るゲート電極１６５がゲート
酸化膜１６５ａを介してＮ- ウエル１６１表面上に形成
される。
【００４６】以上のように本実施例におけるＰチャネル
ＭＯＳトランジスタ２９０においても、金属層１６６と
Ｎ- ウエル１６１とによってショットキーバリアダイオ
ードＳＢＤが形成されるので、前述の第１実施例と同様
の効果を得ることができる。
【００４７】
【発明の効果】以上のように本発明によれば、ＭＯＳト
ランジスタに並列にショットキーバリアダイオードを内
蔵させることができるので、寄生ＰＮ接合型ダイオード
および寄生ＰＮＰトランジスタが導通する前に、そのシ
ョットキーバリアダイオードが導通することになり、こ
れによって半導体基板へのサブ電流を低減することがで
き、したがって本件半導体装置の発熱を低減することが
でき、ラッチアップの回避が可能となり、ラッチアップ
設計が容易となり、低消費電力の集積回路を実現するこ
とができ、さらに発熱が少ないので、小型で低価格のパ
ッケージに本件半導体装置を実装することが可能であ
り、熱設計が容易となり、さらに高速スイッチングが可
能となる。さらに逆回復時間が短い外付ダイオードが不
要になる。
【００４８】さらに本発明によれば、半導体基板上に形
成されるウエルである第１半導体層と、そこに形成され
る第２半導体層とのドープされる不純物濃度の組合せを
希望する値にそれぞれ選んで、ＰＮ接合の絶縁耐圧を制
御することが容易であり、これによって高耐圧化を容易
に実現することができるという優れた効果もまた、達成
される。
【図面の簡単な説明】
【図１】本発明の一実施例であるＮチャネル横型２重拡
散ＭＯＳトランジスタ１８０の断面図である。
【図２】図１に示されるＮチャネル横型２重拡散ＭＯＳ
トランジスタ１８０の簡略化した平面図である。
【図３】Ｎチャネル横型２重拡散ＭＯＳトランジスタ１
８０，１８０ａおよびＮチャネル横型２重拡散ＭＯＳト
ランジスタ１８５，１８５ａとを用いたモータ駆動回路
の等価回路図である。
【図４】図３に示されるモータ駆動回路におけるＮチャ
ネル横型２重拡散ＭＯＳトランジスタ１８０，１８５の
具体的な構成を示す断面図である。
【図５】本発明の他の実施例であるＰチャネル横型２重
拡散ＭＯＳトランジスタ１９０の断面図である。
【図６】図５に示されるＰチャネル横型２重拡散ＭＯＳ
トランジスタ１９０の簡略化した平面図である。
【図７】Ｐチャネル横型２重拡散ＭＯＳトランジスタ１
９０，１９０ａとＮチャネル横型２重拡散ＭＯＳトラン
ジスタ１９５，１９５ａとを用いたモータ駆動回路の等
価回路図である。
【図８】図７に示されるモータ駆動回路を構成するＭＯ
Ｓトランジスタ１９０，１９５の具体的な構成を示す断
面図である。
【図９】本発明の他の実施例である通常のＰチャネルＭ
ＯＳトランジスタ３１０の断面図である。
【図１０】図９に示されるＰチャネルＭＯＳトランジス
タ３１０の簡略化した平面図である。
【図１１】ＰチャネルＭＯＳトランジスタ３１０とＮチ
ャネル横型２重拡散ＭＯＳトランジスタ１９５とを用い
たモータ駆動回路の具体的な構成を示す断面図である。
【図１２】本発明の他の実施例であるＰチャネルＭＯＳ
トランジスタ２９０の断面図である。
【図１３】図１２に示されるＰチャネルＭＯＳトランジ
スタ２９０の簡略化した平面図である。
【図１４】ＰチャネルＭＯＳトランジスタ２９０とＮチ
ャネル横型２重拡散ＭＯＳトランジスタ１９５とを用い
たモータ駆動回路の具体的な構成を示す断面図である。
【図１５】従来技術によるＮチャネル横型２重拡散ＭＯ
Ｓトランジスタ１９５の断面図である。
【図１６】図１５に示されたＮチャネル横型２重拡散Ｍ
ＯＳトランジスタ１９５を用いたモータ駆動回路の等価
回路図である。
【図１７】図１６に示されるモータ駆動回路の一部の具
体的な構成を示す断面図である。
【図１８】従来技術におけるＰチャネル横型２重拡散Ｍ
ＯＳトランジスタ４１０の断面図である。
【図１９】図１８に示されたＰチャネル横型２重拡散Ｍ
ＯＳトランジスタおよび図１５に示されたＮチャネル横
型２重拡散ＭＯＳトランジスタを用いたモータ駆動回路
の等価回路図である。
【図２０】図１９に示されるモータ駆動回路の一部の具
体的な構成を示す断面図である。
【図２１】さらに他の従来技術のＰチャネルＭＯＳトラ
ンジスタ３５０の構造を示す断面図である。
【図２２】図２１に示されたＰチャネルＭＯＳトランジ
スタ３５０および図１５に示されたＮチャネル横型２重
拡散ＭＯＳトランジスタ１９５を用いたモータ駆動回路
の一部の具体的な構成を示す断面図である。
【符号の説明】
１００ Ｐ型半導体基板 １０１ Ｎ-ウエル １０２ Ｐ型拡散層 １０３ ソース領域 １０４ Ｐ+拡散層 １０５ Ｎ型拡散層 １０６ ドレイン領域 １０７ ゲート酸化膜 １０８，１０９ 金属層 １１１ ドレインコンタクト １１２ ソース・バックゲートコンタクト １８０ Ｎチャネル横型２重拡散ＭＯＳトランジスタ １９０ Ｐチャネル横型２重拡散ＭＯＳトランジスタ ３１０ ＰチャネルＭＯＳトランジスタ ＳＢＤ ショットキーバリアダイオード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 27/088

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｐ型半導体基板上に形成された第１Ｎ型
    半導体層の中に、第１Ｐ型半導体層のチャネル領域を形
    成し、 このチャネル領域内に形成された第２Ｎ型半導体層のソ
    ース領域と、前記第１Ｎ型半導体層の中に形成されたド
    レイン領域を含む第３Ｎ型拡散層と、ゲート酸化膜を介
    してチャネル領域上に設けたゲート電極とを有するＮチ
    ャネル横型２重拡散ＭＯＳトランジスタを構成し、 前記ソース領域と電気的に接続された金属層が前記第３
    Ｎ型拡散層と接続されることによって、ＭＯＳトランジ
    スタに並列のショットキーバリアダイオードが形成され
    ることを特徴とする半導体装置。
  2. 【請求項２】 Ｐ型半導体基板上に形成された第１Ｎ型
    半導体層の中に、同一導電型式で不純物濃度が前記第１
    Ｎ型半導体層よりも高いチャネル領域を形成し、 このチャネル領域内に形成された第１Ｐ型半導体層のソ
    ース領域と、前記第１Ｎ型半導体層の中に形成されたド
    レイン領域を含む第２Ｐ型半導体層と、ゲート酸化膜を
    介してチャネル領域上に設けたゲート電極とを有するＰ
    チャネル横型２重拡散ＭＯＳトランジスタを構成し、 前記ドレイン領域と電気的に接続された金属層が前記チ
    ャンネル領域と接続されることによって、ＭＯＳトラン
    ジスタに並列のショットキーバリアダイオードが形成さ
    れることを特徴とする半導体装置。
JP26904194A 1994-11-01 1994-11-01 半導体装置 Expired - Fee Related JP3172642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26904194A JP3172642B2 (ja) 1994-11-01 1994-11-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26904194A JP3172642B2 (ja) 1994-11-01 1994-11-01 半導体装置

Publications (2)

Publication Number Publication Date
JPH08130249A JPH08130249A (ja) 1996-05-21
JP3172642B2 true JP3172642B2 (ja) 2001-06-04

Family

ID=17466856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26904194A Expired - Fee Related JP3172642B2 (ja) 1994-11-01 1994-11-01 半導体装置

Country Status (1)

Country Link
JP (1) JP3172642B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842967B2 (en) 2006-06-15 2010-11-30 Ricoh Company, Ltd. Semiconductor device used in step-up DC-DC converter, and step-up DC-DC converter

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002373943A (ja) * 2001-06-14 2002-12-26 Fuji Electric Co Ltd 平面表示装置駆動用集積回路装置
JP2003007843A (ja) 2001-06-20 2003-01-10 Toshiba Corp 半導体装置
JP5131171B2 (ja) * 2001-11-21 2013-01-30 富士電機株式会社 半導体装置
JP4277496B2 (ja) 2001-11-21 2009-06-10 富士電機デバイステクノロジー株式会社 半導体装置
JP3993461B2 (ja) 2002-05-15 2007-10-17 株式会社東芝 半導体モジュール
US6900091B2 (en) * 2002-08-14 2005-05-31 Advanced Analogic Technologies, Inc. Isolated complementary MOS devices in epi-less substrate
JP4387119B2 (ja) 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
JP2005116876A (ja) 2003-10-09 2005-04-28 Toshiba Corp 半導体装置
US7141860B2 (en) * 2004-06-23 2006-11-28 Freescale Semiconductor, Inc. LDMOS transistor
JP4788276B2 (ja) * 2005-10-04 2011-10-05 富士電機株式会社 半導体装置
US20110156682A1 (en) * 2009-12-30 2011-06-30 Dev Alok Girdhar Voltage converter with integrated schottky device and systems including same
JP6666224B2 (ja) 2016-09-21 2020-03-13 株式会社東芝 半導体装置
WO2023204072A1 (ja) * 2022-04-21 2023-10-26 ローム株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842967B2 (en) 2006-06-15 2010-11-30 Ricoh Company, Ltd. Semiconductor device used in step-up DC-DC converter, and step-up DC-DC converter
US8212282B2 (en) 2006-06-15 2012-07-03 Ricoh Company, Ltd. Semiconductor device used in step-up DC-DC converter, and step-up DC-DC converter

Also Published As

Publication number Publication date
JPH08130249A (ja) 1996-05-21

Similar Documents

Publication Publication Date Title
JP4893609B2 (ja) 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP3172642B2 (ja) 半導体装置
JP6117640B2 (ja) 半導体装置及び駆動システム
JPH03238871A (ja) 半導体装置およびその製造方法
US20120273897A1 (en) Semiconductor Device and Electric Power Conversion Device Using Same
JPH0864811A (ja) 電力装置集積化構造体
JP2950025B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2718907B2 (ja) Ｐｉｃ構造体及びその製造方法
JP5001494B2 (ja) 絶縁性基板上に形成された電界効果トランジスタ
JP3186405B2 (ja) 横型ｍｏｓｆｅｔ
JP4852188B2 (ja) 半導体装置
JPH04261065A (ja) 半導体装置
JP3491049B2 (ja) 整流素子およびその駆動方法
US20100084684A1 (en) Insulated gate bipolar transistor
US5497011A (en) Semiconductor memory device and a method of using the same
JP3206395B2 (ja) 半導体装置
JPH0821679B2 (ja) 半導体装置
JP2001102392A (ja) 半導体装置及びそれを用いた電力変換装置
JPH05114737A (ja) 伝導度変調型ｍｏｓｆｅｔ
JP2762581B2 (ja) 縦型絶縁ゲート電界効果トランジスタ
JP6370952B2 (ja) 半導体装置
JP3110094B2 (ja) 絶縁ゲート型サイリスタ
JP2000049337A (ja) 半導体装置
JP3249175B2 (ja) 絶縁ゲート付きサイリスタ及び高耐圧半導体装置
JP3843570B2 (ja) 横型ダイオード

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080323

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090323

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees