WO2011001784A1 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
WO2011001784A1
WO2011001784A1 PCT/JP2010/059469 JP2010059469W WO2011001784A1 WO 2011001784 A1 WO2011001784 A1 WO 2011001784A1 JP 2010059469 W JP2010059469 W JP 2010059469W WO 2011001784 A1 WO2011001784 A1 WO 2011001784A1
Authority
WO
WIPO (PCT)
Prior art keywords
terminal
voltage
external terminal
semiconductor integrated
integrated circuit
Prior art date
Application number
PCT/JP2010/059469
Other languages
English (en)
French (fr)
Inventor
正紀 黒藪
佳周 高橋
Original Assignee
ミツミ電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ミツミ電機株式会社 filed Critical ミツミ電機株式会社
Priority to CN2010800299600A priority Critical patent/CN102473678A/zh
Priority to US13/380,097 priority patent/US20120099232A1/en
Publication of WO2011001784A1 publication Critical patent/WO2011001784A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Definitions

  • the present disclosure relates to a semiconductor integrated circuit of a DC / DC converter using a bootstrap circuit.
  • FIG. 4 is a block diagram showing an example of a conventional DC / DC converter semiconductor integrated circuit.
  • a capacitor C1 is connected between the external terminal BS and the external terminal SW of the semiconductor integrated circuit 10
  • a Schottky diode SD is connected between the external terminal SW and the external terminal GND.
  • the external terminal SW is connected to the output terminal 11 via the inductor L1.
  • Resistors R1 and R2 are connected in series between the output terminal 11 and the external terminal GND, and a capacitor C2 is connected.
  • the connection point of the resistors R1 and R2 is connected to the external terminal FB of the semiconductor integrated circuit 10.
  • a DC voltage of 12 V for example, is applied from the outside to the external terminal VIN of the semiconductor integrated circuit 10.
  • the regulator 12 In the semiconductor integrated circuit 10, the regulator 12 generates a DC voltage of, for example, 5 V from a DC voltage (for example, 12 V) supplied from the external terminal VIN and supplies it to each part of the semiconductor integrated circuit 10. A voltage is applied to the external terminal BS via the diode D1.
  • the external terminal SW is connected to the source of the n-channel MOS transistor M1, which is a switching element, and the drain of the n-channel MOS transistor M2.
  • the drain of the MOS transistor M1 is connected to the external terminal VIN, and the switching signal output from the driver circuit 13 is supplied to the gate.
  • the driver circuit 13 is supplied with operating power from external terminals BS and SW.
  • the source of the MOS transistor M2 is connected to the external terminal GND, and the switching signal output from the driver circuit 14 is supplied to the gate.
  • the switch control unit 15 supplies the driver circuits 13 and 14 with a switching signal whose polarity is inverted, whereby the MOS transistors M1 and M2 are alternately turned on.
  • the MOS transistor M1 is turned off (when M2 is turned on)
  • the external terminal SW becomes the ground level
  • the capacitor C1 is charged with a voltage of 5V
  • the external terminal BS becomes 5V.
  • the capacitor C1 is provided between the external terminal SW and the external terminal BS.
  • a voltage higher than the voltage of the external terminal VIN is applied to the external terminal BS by the charging voltage of the capacitor, and this high voltage is supplied as a drive voltage to the driver circuit 13 of the HIGH-side switching element M1.
  • the high-side switching element M1 can be completely turned on.
  • a circuit that supplies this high driving voltage is a bootstrap circuit.
  • the output voltage of the terminal 11 is divided by resistors R 1 and R 2 and supplied from the external terminal FB of the semiconductor integrated circuit 20 to the inverting input terminal of the error amplifier 16.
  • the reference voltage Vref is supplied to the non-inverting input terminal of the error amplifier 16, and the error amplifier 16 generates an error voltage of the output voltage with respect to the reference voltage Vref and supplies it to the inverting input terminal of the PWM comparator 17.
  • a non-inverting input terminal of the PWM comparator 17 is supplied with a triangular wave having a predetermined frequency from the oscillator 18, and the PWM comparator 17 compares the error voltage with the triangular wave to generate a PWM (pulse width modulation) signal and supplies it to the switch control unit 15.
  • the switch control unit 15 generates a signal obtained by inverting the PWM signal, supplies the signal to the driver circuit 13 from the terminal DRH, and supplies the PWM signal from the terminal DRL to the driver circuit 14 when the PWM signal rises.
  • each of the external terminals VIN, BS, SW of the semiconductor integrated circuit 10 has a high withstand voltage ESD (electro) such as a diode having a cathode connected to the external terminals VIN, BS, SW and an anode grounded.
  • ESD electro-electro
  • -A static discharge (electrostatic discharge) protection element withstand voltage is, for example, several tens of volts) is provided.
  • FIG. 5 shows a circuit configuration diagram of an example of the driver circuit 13.
  • the driver circuit 13 has a level shift circuit 13a, a latch circuit 13b, and a drive stage inverter 13c.
  • the level shift circuit 13a converts an input signal having a high level / low level of 5V / 0V into a signal having a high level / low level of 17V / 12V when the MOS transistor M1 is turned on and outputs it, and converts it when the MOS transistor M1 is turned off.
  • the latch circuit 13b latches the output signal of the level shift circuit 13a.
  • the drive stage inverter 13c includes a p-channel MOS transistor M11 and an n-channel MOS transistor M12 having a CMOS configuration that constitute the first-stage inverter, and a p-channel MOS transistor M13 and an n-channel MOS transistor having a CMOS configuration that constitutes a second-stage inverter. M14.
  • a semiconductor integrated circuit of a DC / DC converter using a bootstrap circuit has a maximum voltage applied to the capacitor between a first terminal and a second terminal to which the capacitor of the bootstrap circuit is connected.
  • a protective element having a standard breakdown voltage that breaks down at a large voltage is provided.
  • the semiconductor integrated circuit operates using a voltage between the first external terminal, the second external terminal, and the voltage between the first external terminal and the second external terminal as a drive voltage.
  • the circuit elements of the driver circuit can be protected from danger of destruction.
  • FIG. 1 is a block diagram of an embodiment of a semiconductor integrated circuit 20 of a DC / DC converter.
  • a capacitor C1 is connected between the external terminal BS and the external terminal SW of the semiconductor integrated circuit 20, and a Schottky diode SD is connected between the external terminal SW and the external terminal GND.
  • the external terminal SW is connected to the output terminal 21 via the inductor L1.
  • Resistors R1 and R2 are connected in series between the output terminal 21 and the external terminal GND, and a capacitor C2 is connected.
  • the connection point of the resistors R1 and R2 is connected to the external terminal FB of the semiconductor integrated circuit 20.
  • a DC voltage of 12 V, for example, is applied from the outside to the external terminal VIN of the semiconductor integrated circuit 20.
  • a protective element 30 having a standard withstand voltage (withstand voltage of several volts, for example) is connected between the external terminals BS and SW in the semiconductor integrated circuit 20.
  • the external terminal VIN is provided with a high breakdown voltage ESD protection element (withstand voltage of, for example, several tens of volts) such as a diode whose cathode is connected to the external terminal VIN and whose anode is grounded.
  • the regulator 22 In the semiconductor integrated circuit 20, the regulator 22 generates a DC voltage of, for example, 5 V from a DC voltage (for example, 12 V) supplied from the external terminal VIN and supplies it to each part of the semiconductor integrated circuit 20. A voltage is applied to the external terminal BS via the diode D1.
  • the external terminal SW is connected to the source of an n-channel MOS transistor M1, which is a switching element, and the drain of an n-channel MOS transistor M2.
  • the drain of the MOS transistor M1 is connected to the external terminal VIN, and the switching signal output from the driver circuit 23 is supplied to the gate.
  • the driver circuit 23 is supplied with operating power from external terminals BS and SW.
  • the source of the MOS transistor M2 is connected to the external terminal GND, and the switching signal output from the driver circuit 24 is supplied to the gate.
  • the switch control unit 25 supplies the switching signals whose polarities are inverted to the driver circuits 23 and 24, whereby the MOS transistors M1 and M2 are alternately turned on.
  • the MOS transistor M1 is turned off (when M2 is turned on)
  • the external terminal SW becomes the ground level
  • the capacitor C1 is charged with a voltage of 5V
  • the external terminal BS becomes 5V.
  • the external terminal SW becomes 12V supplied from the external terminal VIN, and the external terminal BS becomes 17V by the charging voltage of the capacitor C1.
  • This switching is repeated, smoothed by the inductor L1 or the like, and a predetermined DC voltage is output from the terminal 21.
  • the capacitor C1 is provided between the external terminal SW and the external terminal BS.
  • a voltage higher than the voltage of the external terminal SW is applied to the external terminal BS by the charging voltage of the capacitor, and the voltage between the external terminal BS and the external terminal SW is applied to the driver circuit 23 of the HIGH-side switching element M1 as a driving voltage.
  • Supply as. This makes it possible to completely turn on the HIGH-side switching element M1 that intermittently conducts between the external terminal VIN and the external terminal SW.
  • a circuit that supplies this high driving voltage is a bootstrap circuit.
  • the voltage between the external terminals SW and BS does not exceed 5V during normal operation.
  • the voltage between the external terminals SW and BS exceeds 5V when an abnormality such as ESD occurs.
  • the output voltage of the terminal 21 is divided by the resistors R1 and R2 and supplied from the external terminal FB of the semiconductor integrated circuit 20 to the inverting input terminal of the error amplifier 26.
  • the reference voltage Vref is supplied to the non-inverting input terminal of the error amplifier 26, and the error amplifier 26 generates an error voltage of the output voltage with respect to the reference voltage Vref and supplies it to the inverting input terminal of the PWM comparator 27.
  • a non-inverting input terminal of the PWM comparator 27 is supplied with a triangular wave having a predetermined frequency from the oscillator 28, and the PWM comparator 27 compares the error voltage with the triangular wave to generate a PWM (pulse width modulation) signal and supplies it to the switch control unit 25.
  • the switch control unit 25 generates a signal obtained by inverting the PWM signal, supplies the signal to the driver circuit 23 from the terminal DRH, and supplies the PWM signal from the terminal DRL to the driver circuit 24 when the PWM signal rises.
  • FIG. 2 shows a circuit configuration diagram of an embodiment of the driver circuit 23 and the protection element 30.
  • the driver circuit 23 includes a level shift circuit 23a, a latch circuit 23b, and a drive stage inverter 23c.
  • the level shift circuit 23a converts the high level / low level 5V / 0V input signal to a high level / low level 17V / 12V signal when the MOS transistor M1 is on and outputs it, and converts it when the MOS transistor M1 is off. Output without The latch circuit 23b latches the output signal of the level shift circuit 23a.
  • the drive stage inverter 23c includes a p-channel MOS transistor M11 and an n-channel MOS transistor M12 having a CMOS configuration that constitute a first-stage inverter, and a p-channel MOS transistor M13 and an n-channel MOS transistor having a CMOS configuration that constitute a second-stage inverter. M14.
  • the drains of the MOS transistors M13 and M14 are connected to the gate of the MOS transistor M1.
  • the protection element 30 is composed of an n-channel MOS transistor 20.
  • the drain of the MOS transistor 20 is connected to the external terminal BS, and the gate, source, and back gate are connected to the external terminal SW.
  • FIG. 3 shows a cross-sectional configuration diagram of an embodiment of the protection element 30.
  • the protection element 30 has a triple well structure.
  • an n-type well 42 is formed from the surface of a p-type semiconductor substrate 41 to a predetermined depth.
  • a p-type well 43 serving as a back gate is formed in the n-type well 42.
  • an n-type region 44 serving as a source and an n-type region 45 serving as a drain are formed in the p-type well 43 so as to be separated from each other.
  • An insulating layer 46 is formed on the surface of the semiconductor substrate 41, and a gate electrode 47 is formed on the insulating layer 46.
  • the p-type semiconductor substrate 41 is connected from the terminal 51 to the external terminal GND, and the n-type well 42 and the n-type region 45 serving as the drain are connected from the terminal 52 to the external terminal BS.
  • the p-type well 43 serving as the back gate, the n-type region 44 serving as the source, and the gate electrode 47 are connected from the terminal 53 to the external terminal SW.
  • the semiconductor substrate 41 at the ground level and the p-type well 43 of the back gate are separated by the n-type well 42, the external terminals GND and the external terminals BS, and the external terminals GND and the external terminals SW have a high breakdown voltage (for example, several 10V).
  • a standard breakdown voltage (for example, about 6 to 9 V) is applied between the n-type regions 44 and 45 formed in the p-type well 43 of the back gate, that is, between the external terminals SW and BS.
  • the protection element 30 breaks down at a voltage lower than the voltage at which the transistor of the drive stage inverter 23c of the driver circuit 23 breaks down.
  • the protective element 30 Since the protective element 30 has been subjected to processing such as increasing the contacts of the terminals 51 to 53 to the semiconductor substrate 41, the wells 42 and 43, and the n-type regions 44 and 45, the protective element 30 can be used even when it breaks down. It does not lead to destruction.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

　ブートストラップ回路を用いたＤＣ／ＤＣコンバータの半導体集積回路は、前記ブートストラップ回路のキャパシタが接続される第１端子と第２端子間を前記キャパシタに印加される最大電圧より大きい電圧でブレークダウンする標準耐圧とする保護素子を設けたことを特徴とする。

Description

半導体集積回路
　本願開示は、ブートストラップ回路を用いたＤＣ／ＤＣコンバータの半導体集積回路に関する。
　従来より、ブートストラップ回路を用いたＤＣ／ＤＣコンバータの半導体集積回路が各種用途に用いられている（例えば引用文献１参照）。
　図４は従来のＤＣ／ＤＣコンバータの半導体集積回路の一例のブロック構成図を示す。図４において、半導体集積回路１０の外部端子ＢＳ，外部端子ＳＷ間にはキャパシタＣ１が接続され、外部端子ＳＷ，外部端子ＧＮＤ間にはショットキーダイオードＳＤが接続されている。外部端子ＳＷはインダクタＬ１を介して出力端子１１に接続されている。出力端子１１と外部端子ＧＮＤ間は抵抗Ｒ１，Ｒ２が直列に接続されると共に、キャパシタＣ２が接続されている。抵抗Ｒ１，Ｒ２の接続点は半導体集積回路１０の外部端子ＦＢに接続されている。半導体集積回路１０の外部端子ＶＩＮには例えば１２Ｖの直流電圧が外部から印加される。
　半導体集積回路１０において、レギュレータ１２は外部端子ＶＩＮから供給される直流電圧（例えば１２Ｖ）から例えば電圧５Ｖの直流電圧を生成して半導体集積回路１０の各部に供給すると共に、上記の電圧５Ｖの直流電圧をダイオードＤ１を介して外部端子ＢＳに印加している。
　外部端子ＳＷにはスイッチング素子であるｎチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２のドレインが接続されている。ＭＯＳトランジスタＭ１のドレインは外部端子ＶＩＮに接続され、ゲートにはドライバ回路１３の出力するスイッチング信号が供給される。ドライバ回路１３は外部端子ＢＳ，ＳＷから動作電源が供給されている。ＭＯＳトランジスタＭ２のソースは外部端子ＧＮＤに接続され、ゲートにはドライバ回路１４の出力するスイッチング信号が供給される。
　スイッチコントロール部１５はドライバ回路１３、１４に極性が反転したスイッチング信号を供給し、これによりＭＯＳトランジスタＭ１，Ｍ２は交互にオンする。ＭＯＳトランジスタＭ１のオフ時（Ｍ２のオン時）に外部端子ＳＷは接地レベルとなり、キャパシタＣ１は電圧５Ｖで充電されて外部端子ＢＳは５Ｖとなる。
　次のＭＯＳトランジスタＭ１のオン時（Ｍ２のオフ時）に外部端子ＳＷは外部端子ＶＩＮから供給される１２Ｖとなり、キャパシタＣ１の充電電圧により外部端子ＢＳは１７Ｖとなる。このスイッチングを繰り返し、インダクタＬ１等により平滑して端子１１から所定電圧の直流電圧を出力する。このように外部端子ＳＷの電圧がスイッチング素子Ｍ１及びＭ２によりＨＩＧＨとＬＯＷとの間で切り換えられる構成において、この外部端子ＳＷと外部端子ＢＳとの間にキャパシタＣ１を設けてある。このキャパシタの充電電圧により外部端子ＶＩＮの電圧よりも高い電圧を外部端子ＢＳに印加し、この高い電圧を、ＨＩＧＨ側のスイッチング素子Ｍ１のドライバ回路１３に駆動電圧として供給する。これにより、ＨＩＧＨ側のスイッチング素子Ｍ１を完全にオンすることが可能となる。この高い駆動電圧を供給する回路が、ブートストラップ回路である。
　端子１１の出力電圧は抵抗Ｒ１，Ｒ２で分圧されて半導体集積回路２０の外部端子ＦＢからエラーアンプ１６の反転入力端子に供給される。エラーアンプ１６の非反転入力端子には基準電圧Ｖｒｅｆが供給されており、エラーアンプ１６は基準電圧Ｖｒｅｆに対する出力電圧の誤差電圧を生成しＰＷＭコンパレータ１７の反転入力端子に供給する。
　ＰＷＭコンパレータ１７の非反転入力端子には発振器１８から所定周波数の三角波が供給されており、ＰＷＭコンパレータ１７は誤差電圧を三角波と比較してＰＷＭ（パルス幅変調）信号を生成しスイッチコントロール部１５に供給する。スイッチコントロール部１５はＰＷＭ信号を反転した信号を生成して端子ＤＲＨからドライバ回路１３に供給すると共に、ＰＷＭ信号の立ち上がり時にＰＷＭ信号を端子ＤＲＬからドライバ回路１４に供給する。
　ところで図示していないものの、半導体集積回路１０の外部端子ＶＩＮ，ＢＳ，ＳＷそれぞれには、カソードを上記外部端子ＶＩＮ，ＢＳ，ＳＷに接続されアノードを接地されたダイオード等の高耐圧のＥＳＤ（ｅｌｅｃｔｒｏ－ｓｔａｔｉｃ　ｄｉｓｃｈａｒｇｅ：静電気放電）保護素子（耐圧は例えば数１０Ｖ）が設けられている。
　＜ドライバ回路の回路構成図＞
　図５はドライバ回路１３の一例の回路構成図を示す。図５において、ドライバ回路１３はレベルシフト回路１３ａとラッチ回路１３ｂとドライブ段インバータ１３ｃを有している。レベルシフト回路１３ａは、ハイレベル／ローレベルが５Ｖ／０Ｖの入力信号をＭＯＳトランジスタＭ１のオン時にハイレベル／ローレベルが１７Ｖ／１２Ｖの信号に変換して出力し、ＭＯＳトランジスタＭ１のオフ時に変換せずに出力する。
　ラッチ回路１３ｂはレベルシフト回路１３ａの出力信号をラッチする。ドライブ段インバータ１３ｃは１段目のインバータを構成するＣＭＯＳ構成のｐチャネルＭＯＳトランジスタＭ１１及びｎチャネルＭＯＳトランジスタＭ１２と、２段目のインバータを構成するＣＭＯＳ構成のｐチャネルＭＯＳトランジスタＭ１３及びｎチャネルＭＯＳトランジスタＭ１４を有している。
特開２００２－８３８７２号公報
　図４に示す半導体集積回路１０において、ＨＢＭ（Ｈｕｍａｎ　Ｂｏｄｙ　Ｍｏｄｅｌ：人体モデル）法で外部端子ＶＩＮを基準として外部端子ＢＳに正の高電圧を印加した場合、図５に示すドライバ回路１３のドライブ段インバータ１３ｃが破壊するという問題があった。
　これは、外部端子ＶＩＮを基準として外部端子ＢＳに正の高電圧が印加された場合、外部端子ＢＳに設けられている高耐圧のＥＳＤ保護素子がブレークダウンする前に、ＭＯＳトランジスタＭ１３（又はＭ１１）のソース・ゲート間、又は、ＭＯＳトランジスタＭ１４（又はＭ１２）のゲート・ソース間がブレークダウンして、図５の外部端子ＢＳからＭＯＳトランジスタＭ１３（又はＭ１１）のソース・ゲート、ＭＯＳトランジスタＭ１４（又はＭ１２）のゲート・ソース、ＭＯＳトランジスタＭ１のボディダイオードを経て外部端子ＶＩＮに電流が流れるためである。このようにして、ＭＯＳトランジスタＭ１３，Ｍ１４（又はＭ１１，Ｍ１２）がブレークダウンにより破壊される。
　以上を鑑みると、ドライバ回路の回路素子を破壊の危険から保護する半導体集積回路が望まれる。
　ある側面によれば、ブートストラップ回路を用いたＤＣ／ＤＣコンバータの半導体集積回路は、前記ブートストラップ回路のキャパシタが接続される第１端子と第２端子間を前記キャパシタに印加される最大電圧より大きい電圧でブレークダウンする標準耐圧とする保護素子を設けたことを特徴とする。
　またある側面によれば、半導体集積回路は、第１の外部端子と、第２の外部端子と、前記第１の外部端子と前記第２の外部端子との間の電圧を駆動電圧として動作するドライバ回路と、前記ドライバ回路により駆動され、電源電圧と前記第２の外部端子との間を間欠的に導通させるスイッチング素子と、前記第１端子と前記第２端子との間に設けられ、前記ドライバ回路のトランジスタがブレークダウンする電圧より低い電圧でブレークダウンする保護素子とを含むことを特徴とする。
　少なくとも１つの実施例によれば、ドライバ回路の回路素子を破壊の危険から保護することができる。
半導体集積回路の一実施形態のブロック構成図である。 ドライバ回路と保護素子の一実施形態の回路構成図である。 保護素子の一実施形態の断面構成図 従来の半導体集積回路の一例のブロック構成図である。 ドライバ回路の一例の回路構成図である。
　以下、図面に基づいて実施形態について説明する。
　＜半導体集積回路のブロック構成＞
　図１はＤＣ／ＤＣコンバータの半導体集積回路２０の一実施形態のブロック構成図を示す。図１において、半導体集積回路２０の外部端子ＢＳ，外部端子ＳＷ間にはキャパシタＣ１が接続され、外部端子ＳＷ，外部端子ＧＮＤ間にはショットキーダイオードＳＤが接続されている。外部端子ＳＷはインダクタＬ１を介して出力端子２１に接続されている。
　出力端子２１と外部端子ＧＮＤ間は抵抗Ｒ１，Ｒ２が直列に接続されると共に、キャパシタＣ２が接続されている。抵抗Ｒ１，Ｒ２の接続点は半導体集積回路２０の外部端子ＦＢに接続されている。半導体集積回路２０の外部端子ＶＩＮには例えば１２Ｖの直流電圧が外部から印加される。
　更に、半導体集積回路２０内には外部端子ＢＳ，ＳＷ間に標準耐圧（耐圧は例えば数Ｖ）の保護素子３０が接続されている。また、図示していないものの、外部端子ＶＩＮには、カソードを外部端子ＶＩＮに接続されアノードを接地されたダイオード等の高耐圧のＥＳＤ保護素子（耐圧は例えば数１０Ｖ）が設けられている。
　半導体集積回路２０において、レギュレータ２２は外部端子ＶＩＮから供給される直流電圧（例えば１２Ｖ）から例えば電圧５Ｖの直流電圧を生成して半導体集積回路２０の各部に供給すると共に、上記の電圧５Ｖの直流電圧をダイオードＤ１を介して外部端子ＢＳに印加している。外部端子ＳＷにはスイッチング素子であるｎチャネルＭＯＳトランジスタＭ１のソースとｎチャネルＭＯＳトランジスタＭ２のドレインが接続されている。
　ＭＯＳトランジスタＭ１のドレインは外部端子ＶＩＮに接続され、ゲートにはドライバ回路２３の出力するスイッチング信号が供給される。ドライバ回路２３は外部端子ＢＳ，ＳＷから動作電源が供給されている。ＭＯＳトランジスタＭ２のソースは外部端子ＧＮＤに接続され、ゲートにはドライバ回路２４の出力するスイッチング信号が供給される。
　スイッチコントロール部２５はドライバ回路２３、２４に極性が反転したスイッチング信号を供給し、これによりＭＯＳトランジスタＭ１，Ｍ２は交互にオンする。ＭＯＳトランジスタＭ１のオフ時（Ｍ２のオン時）に外部端子ＳＷは接地レベルとなり、キャパシタＣ１は電圧５Ｖで充電されて外部端子ＢＳは５Ｖとなる。
　次のＭＯＳトランジスタＭ１のオン時（Ｍ２のオフ時）に外部端子ＳＷは外部端子ＶＩＮから供給される１２Ｖとなり、キャパシタＣ１の充電電圧により外部端子ＢＳは１７Ｖとなる。このスイッチングを繰り返し、インダクタＬ１等により平滑して端子２１から所定電圧の直流電圧を出力する。このように外部端子ＳＷの電圧がスイッチング素子Ｍ１及びＭ２によりＨＩＧＨとＬＯＷとの間で切り換えられる構成において、この外部端子ＳＷと外部端子ＢＳとの間にキャパシタＣ１を設けてある。このキャパシタの充電電圧により外部端子ＳＷの電圧よりも高い電圧を外部端子ＢＳに印加し、外部端子ＢＳと外部端子ＳＷとの間の電圧を、ＨＩＧＨ側のスイッチング素子Ｍ１のドライバ回路２３に駆動電圧として供給する。これにより、外部端子ＶＩＮと外部端子ＳＷとの間を間欠的に導通するＨＩＧＨ側のスイッチング素子Ｍ１を完全にオンすることが可能となる。この高い駆動電圧を供給する回路が、ブートストラップ回路である。
　なお、正常動作を行っている際には、外部端子ＳＷ，ＢＳ間電圧は５Ｖを超えることはない。外部端子ＳＷ，ＢＳ間電圧が５Ｖを超えるのはＥＳＤ等の異常時である。
　端子２１の出力電圧は抵抗Ｒ１，Ｒ２で分圧されて半導体集積回路２０の外部端子ＦＢからエラーアンプ２６の反転入力端子に供給される。エラーアンプ２６の非反転入力端子には基準電圧Ｖｒｅｆが供給されており、エラーアンプ２６は基準電圧Ｖｒｅｆに対する出力電圧の誤差電圧を生成しＰＷＭコンパレータ２７の反転入力端子に供給する。
　ＰＷＭコンパレータ２７の非反転入力端子には発振器２８から所定周波数の三角波が供給されており、ＰＷＭコンパレータ２７は誤差電圧を三角波と比較してＰＷＭ（パルス幅変調）信号を生成しスイッチコントロール部２５に供給する。スイッチコントロール部２５はＰＷＭ信号を反転した信号を生成して端子ＤＲＨからドライバ回路２３に供給すると共に、ＰＷＭ信号の立ち上がり時にＰＷＭ信号を端子ＤＲＬからドライバ回路２４に供給する。
　＜ドライバ回路と保護素子の回路構成図＞
　図２はドライバ回路２３と保護素子３０の一実施形態の回路構成図を示す。図２において、ドライバ回路２３はレベルシフト回路２３ａとラッチ回路２３ｂとドライブ段インバータ２３ｃを有している。
　レベルシフト回路２３ａは、ハイレベル／ローレベルが５Ｖ／０Ｖの入力信号をＭＯＳトランジスタＭ１のオン時にハイレベル／ローレベルが１７Ｖ／１２Ｖの信号に変換して出力し、ＭＯＳトランジスタＭ１のオフ時に変換せずに出力する。ラッチ回路２３ｂはレベルシフト回路２３ａの出力信号をラッチする。
　ドライブ段インバータ２３ｃは１段目のインバータを構成するＣＭＯＳ構成のｐチャネルＭＯＳトランジスタＭ１１及びｎチャネルＭＯＳトランジスタＭ１２と、２段目のインバータを構成するＣＭＯＳ構成のｐチャネルＭＯＳトランジスタＭ１３及びｎチャネルＭＯＳトランジスタＭ１４を有している。ＭＯＳトランジスタＭ１３，Ｍ１４のドレインはＭＯＳトランジスタＭ１のゲートに接続されている。
　保護素子３０はｎチャネルＭＯＳトランジスタ２０で構成されている。ＭＯＳトランジスタ２０のドレインは外部端子ＢＳに接続され、ゲート及びソース及びバックゲートは外部端子ＳＷに接続されている。
　＜保護素子の断面構成図＞
　図３は保護素子３０の一実施形態の断面構成図を示す。この保護素子３０はトリプルウェル構造である。図３において、ｐ型の半導体基板４１の表面から所定の深さまでｎ型ウェル４２が形成されている。ｎ型ウェル４２内にはバックゲートとなるｐ型ウェル４３が形成されている。更に、ｐ型ウェル４３内にソースとなるｎ型領域４４とドレインとなるｎ型領域４５が互いに離間して形成されている。半導体基板４１の表面には絶縁層４６が形成され、絶縁層４６上にゲート電極４７が形成されている。
　ｐ型の半導体基板４１は端子５１から外部端子ＧＮＤに接続され、ｎ型ウェル４２及びドレインとなるｎ型領域４５は端子５２から外部端子ＢＳに接続される。バックゲートとなるｐ型ウェル４３及びソースとなるｎ型領域４４及びゲート電極４７は端子５３から外部端子ＳＷに接続される。
　接地レベルの半導体基板４１とバックゲートのｐ型ウェル４３はｎ型ウェル４２によって分離されているため、外部端子ＧＮＤと外部端子ＢＳ間、外部端子ＧＮＤと外部端子ＳＷ間それぞれは高耐圧（例えば数１０Ｖ）となる。そして、バックゲートのｐ型ウェル４３内に形成されたｎ型領域４４，４５間すなわち外部端子ＳＷ，ＢＳ間を標準耐圧（例えば６～９Ｖ程度）となる。
　これによって、外部端子ＶＩＮを基準として外部端子ＢＳに正の高電圧を印加した場合、ＭＯＳトランジスタＭ１３（又はＭ１１）のソース・ゲート間、又は、ＭＯＳトランジスタＭ１４（又はＭ１２）のゲート・ソース間がブレークダウンする前に、保護素子３０のドレイン・ソース間つまり外部端子ＳＷと外部端子ＢＳ間がブレークダウンし、ＭＯＳトランジスタＭ１３，Ｍ１４（又はＭ１１，Ｍ１２）を破壊から保護することができる。即ち、保護素子３０は、ドライバ回路２３のドライブ段インバータ２３ｃのトランジスタがブレークダウンする電圧より低い電圧でブレークダウンする。
　なお、保護素子３０は端子５１～５３の半導体基板４１，ウェル４２，４３，ｎ型領域４４，４５に対するコンタクトを大きくする等の処理がなされているため、保護素子３０はブレークダウンした場合にも破壊には至らない。
　なお本出願は、日本特許庁に2009年7月2日に出願された基礎出願２００９－１５８０８０に基づくものであり、その全内容はここに参照により含まれる。
　２０　半導体集積回路
　２１　出力端子
　２２　レギュレータ
　２３，２４　ドライバ回路
　２５　スイッチコントロール部
　２６　エラーアンプ
　２７　ＰＷＭコンパレータ
　２８　発振器
　３０　保護回路
　４１　半導体基板
　４２　ｎ型ウェル
　４３　ｐ型ウェル
　４４，４５　ｎ型層
　４６　絶縁層
　４７　ゲート電極
　Ｃ１，Ｃ２　キャパシタ
　Ｄ１　ダイオード
　Ｌ１　インダクタ
　Ｍ１～Ｍ２１　ＭＯＳトランジスタ
　Ｒ１，Ｒ２　抵抗
　ＳＤ　ショットキーダイオード

Claims (5)

  1. 　ブートストラップ回路を用いたＤＣ／ＤＣコンバータの半導体集積回路であって、
    　前記ブートストラップ回路のキャパシタが接続される第１端子と第２端子間を前記キャパシタに印加される最大電圧より大きい電圧でブレークダウンする標準耐圧とする保護素子を
    設けたことを特徴とする半導体集積回路。
  2. 　請求項１記載の半導体集積回路において、
    　前記保護素子は、前記第１端子と接地端子間、前記第２端子と接地端子間それぞれを前記標準耐圧より大きい電圧でブレークダウンする高耐圧とすることを特徴とする半導体集積回路。
  3. 　請求項２記載の半導体集積回路において、
    　前記保護素子は、
    　前記接地端子に接続される半導体基板内に形成され前記第１端子に接続される第１層と、
    　前記第１層内に形成され前記第２端子に接続される第２層と、
    　前記第２層内に形成され前記第１端子に接続されるドレイン領域と、
    　前記第２層内に形成され前記第２端子に接続されるソース領域と、
    　前記半導体基板と絶縁されて形成され前記第２端子に接続されるゲート電極と、
    を有し、構成されることを特徴とする半導体集積回路。
  4. 　請求項３記載の半導体集積回路において、
    　前記半導体基板と前記第２層は、ｐ型であり、
    　前記第１層と前記ドレイン領域と前記ソース領域は、ｎ型であることを特徴とする半導体集積回路。
  5. 　第１の外部端子と、
    　第２の外部端子と、
    　前記第１の外部端子と前記第２の外部端子との間の電圧を駆動電圧として動作するドライバ回路と、
    　前記ドライバ回路により駆動され、電源電圧と前記第２の外部端子との間を間欠的に導通させるスイッチング素子と、
    　前記第１端子と前記第２端子との間に設けられ、前記ドライバ回路のトランジスタがブレークダウンする電圧より低い電圧でブレークダウンする保護素子と
    を含むことを特徴とする半導体集積回路。
PCT/JP2010/059469 2009-07-02 2010-06-03 半導体集積回路 WO2011001784A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2010800299600A CN102473678A (zh) 2009-07-02 2010-06-03 半导体集成电路
US13/380,097 US20120099232A1 (en) 2009-07-02 2010-06-03 Semiconductor integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-158080 2009-07-02
JP2009158080A JP2011014738A (ja) 2009-07-02 2009-07-02 半導体集積回路

Publications (1)

Publication Number Publication Date
WO2011001784A1 true WO2011001784A1 (ja) 2011-01-06

Family

ID=43410864

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/059469 WO2011001784A1 (ja) 2009-07-02 2010-06-03 半導体集積回路

Country Status (4)

Country Link
US (1) US20120099232A1 (ja)
JP (1) JP2011014738A (ja)
CN (1) CN102473678A (ja)
WO (1) WO2011001784A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5863027B2 (ja) * 2011-02-14 2016-02-16 ローム株式会社 半導体装置、スイッチングレギュレータ、テレビ
JP6031883B2 (ja) 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
JP6175643B2 (ja) 2013-08-05 2017-08-09 株式会社Ｊｏｌｅｄ 表示パネル及び表示パネルの駆動方法
JP5642245B1 (ja) * 2013-10-09 2014-12-17 三菱電機株式会社 車載充電器
JP6368196B2 (ja) * 2014-08-28 2018-08-01 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびそのコントロールｉｃ、オフィス用通信機器、電動自転車
JP2017085725A (ja) 2015-10-26 2017-05-18 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびその制御回路、車載用電源装置
JP2017093158A (ja) 2015-11-10 2017-05-25 ローム株式会社 降圧ｄｃ／ｄｃコンバータおよびその制御回路、制御方法、ならびに車載用電源装置
US10141845B2 (en) * 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US10177658B2 (en) 2016-04-14 2019-01-08 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
US10141846B2 (en) 2016-04-15 2018-11-27 Texas Instruments Incorporated Methods and apparatus for adaptive timing for zero voltage transition power converters
US10840797B2 (en) 2018-11-26 2020-11-17 Texas Instruments Incorporated Load release detection circuit
JP7236293B2 (ja) * 2019-03-15 2023-03-09 ローム株式会社 ハイサイドドライバ、スイッチング回路、モータドライバ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318891A (ja) * 2006-05-25 2007-12-06 Toyota Industries Corp スイッチング素子駆動用電源回路
JP2008054469A (ja) * 2006-08-28 2008-03-06 Rohm Co Ltd 昇圧回路
JP2009095214A (ja) * 2007-10-12 2009-04-30 Sony Corp Ｄｃ−ｄｃコンバータ回路
JP2009106115A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd ブートストラップ回路及び該回路を用いる降圧コンバータ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970054B2 (ja) * 1991-06-03 1999-11-02 日本電気株式会社 Ｄｃ−ｄｃコンバータ
JPH06334120A (ja) * 1993-05-26 1994-12-02 Toshiba Corp 半導体装置
US5545909A (en) * 1994-10-19 1996-08-13 Siliconix Incorporated Electrostatic discharge protection device for integrated circuit
JP3610890B2 (ja) * 1999-09-20 2005-01-19 株式会社デンソー 電気負荷駆動回路
JP2003023101A (ja) * 2001-07-05 2003-01-24 Mitsubishi Electric Corp 半導体装置
US20080211569A1 (en) * 2007-03-01 2008-09-04 Hui Kelvin Yupak Higher voltage switch based on a standard process

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007318891A (ja) * 2006-05-25 2007-12-06 Toyota Industries Corp スイッチング素子駆動用電源回路
JP2008054469A (ja) * 2006-08-28 2008-03-06 Rohm Co Ltd 昇圧回路
JP2009095214A (ja) * 2007-10-12 2009-04-30 Sony Corp Ｄｃ−ｄｃコンバータ回路
JP2009106115A (ja) * 2007-10-24 2009-05-14 Fuji Electric Device Technology Co Ltd ブートストラップ回路及び該回路を用いる降圧コンバータ

Also Published As

Publication number Publication date
US20120099232A1 (en) 2012-04-26
JP2011014738A (ja) 2011-01-20
CN102473678A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
WO2011001784A1 (ja) 半導体集積回路
JP4951907B2 (ja) 半導体回路、インバータ回路および半導体装置
JP2012134690A (ja) レベルシフト回路およびスイッチング電源装置
JP2006314154A (ja) 電力変換器
JP2006333694A (ja) ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
JP2006302971A (ja) 電源クランプ回路及び半導体装置
WO2012070174A1 (ja) 半導体基板中の抵抗を利用するレベルシフト回路
JP2008258939A (ja) 多チャンネル半導体集積回路
JP2009130949A (ja) 電力供給制御回路
US11387826B1 (en) Short circuit detection circuit
US8823425B2 (en) Output driving circuit and transistor output circuit
JP2007116653A (ja) スイッチ回路
JP2009044304A (ja) 半導体素子制御装置
JP2006333595A (ja) 端子保護回路
JP6089850B2 (ja) 回路装置及び電子機器
JP3518310B2 (ja) 容量性負荷駆動回路
JP4168941B2 (ja) 半導体集積回路装置用負荷駆動回路
US11418182B2 (en) Switch circuitry
JP4198634B2 (ja) 負ゲートバイアス電圧をもつｍｏｓｆｅｔゲートドライバ
JP2017055453A (ja) 回路装置及び電子機器
JP5278229B2 (ja) 半導体集積回路の保護装置および保護方法
JP2012130135A (ja) 集積回路
JP5226474B2 (ja) 半導体出力回路
JP3681731B2 (ja) ドライブ回路
JP2009171552A (ja) 半導体出力回路

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080029960.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10793954

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13380097

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10793954

Country of ref document: EP

Kind code of ref document: A1