JP2008054469A

JP2008054469A - 昇圧回路

Info

Publication number: JP2008054469A
Application number: JP2006230687A
Authority: JP
Inventors: Toshiyuki Ishikawa; 俊行石川
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2006-08-28
Filing date: 2006-08-28
Publication date: 2008-03-06
Anticipated expiration: 2026-08-28
Also published as: JP5183899B2

Abstract

【課題】本発明は、コンデンサの接続端子に地絡が生じた場合でも、回路素子の破壊を防止することが可能な昇圧回路を提供することを目的とする。
【解決手段】本発明に係る昇圧回路は、ダイオードＤ１、Ｄ２への電流供給経路に設けられたスイッチＳＷ１と；昇圧動作の起動に先立ち、スイッチＳＷ１をオフとしてダイオードＤ１、Ｄ２に電流Ｉｒｅｆを流し、端子電圧Ｖａに基づいてＣＰ２端子とＶＧ端子の地絡を検出し、非地絡時にはスイッチＳＷ１をオンして昇圧動作を起動する起動時保護手段（Ｉ１、Ｅ１、ＣＭＰ１、ＣＴＲＬ）と；端子電圧ＶＧに基づいて昇圧動作の起動を検出する起動確認手段（Ｅ４、ＣＭＰ４、ＣＴＲＬ）と；昇圧動作の起動後、端子電圧Ｖａ、Ｖｂに基づいてＣＰ２端子とＶＧ端子の地絡を検出し、地絡時にはスイッチＳＷ１をオフする動作時保護手段（Ｅ２、ＣＭＰ２、Ｅ３、ＣＭＰ３、ＣＴＲＬ）と；を有して成る。
【選択図】図１

Description

本発明は、所望の昇圧電圧を生成する昇圧回路に関するものであり、特に、その地絡保護技術に関するものである。

図７は、昇圧回路の一従来例を示す回路ブロック図である。

本図に示す昇圧回路は、ダイオードＤ１、Ｄ２を電荷転送用スイッチとして用い、コンデンサＣ１、Ｃ２による電荷の蓄積・転送を繰り返すことにより、ＶＧ端子から所望の昇圧電圧を引き出すチャージポンプ型の昇圧回路である。

なお、本願発明に関連する従来技術（地絡保護技術）としては、特許文献１などを挙げることができる。
特開平８−２９４２２７号公報

確かに、図７に示した上記従来の昇圧回路であれば、極めて簡易な構成で、所望の昇圧電圧を生成することが可能である。

しかしながら、上記従来の昇圧回路では、ＣＰ２端子またはＶＧ端子に地絡（例えば、接地ラインへの短絡）を生じた場合、ダイオードＤ１、Ｄ２に大電流が流れて、半導体集積回路装置ＩＣが破壊されるおそれがあった。

本発明は、上記の問題点に鑑み、コンデンサの接続端子に地絡が生じた場合でも、回路素子の破壊を防止することが可能な昇圧回路を提供することを目的とする。

上記目的を達成するために、本発明に係る昇圧回路は、第１、第２ダイオードを電荷転送用スイッチとして用い、第１、第２コンデンサによる電荷の蓄積・転送を繰り返すことにより、所望の昇圧電圧を生成する昇圧回路であって、第１、第２ダイオードへの電流供給経路に設けられたスイッチと；昇圧動作の起動に先立ち、前記スイッチをオフ状態とした上で、第１、第２ダイオードに試験電流を流し、このときに得られる第１コンデンサの端子電圧に基づいて、第１、第２コンデンサの接続端子に地絡が生じているか否かを検出し、地絡が生じていないことを確認したときに、前記スイッチをオン状態として昇圧動作を起動する起動時保護手段と；第２コンデンサの端子電圧に基づいて、昇圧動作が起動されたか否かを検出する起動確認手段と；昇圧動作の起動が確認された後、第１、第２コンデンサの端子電圧に基づいて、第１、第２コンデンサの接続端子に地絡が生じているか否かを検出し、地絡が生じていることを確認したときに、前記スイッチをオフ状態とする動作時保護手段と；を有して成る構成（第１の構成）とされている。

なお、上記第１の構成から成る昇圧回路にて、前記起動時保護手段は、前記試験電流を生成する定電流源と、第１コンデンサの端子電圧と第１閾値電圧を比較する第１コンパレータと、第１コンパレータの出力信号に応じて前記スイッチの開閉制御を行う手段と、を有して成り、前記動作時保護手段は、第１コンデンサの端子電圧と第２閾値電圧を比較する第２コンパレータと、第２コンデンサの端子電圧と第３閾値電圧を比較する第３コンパレータと、第２、第３コンパレータの出力信号に応じて前記スイッチの開閉制御を行う手段と、を有して成り、前記起動確認手段は、第２コンデンサの端子電圧と第４閾値電圧とを比較する第４コンパレータと、第４コンパレータの出力信号に応じて前記動作時保護手段の動作可否を制御する手段と、を有して成る構成（第２の構成）にするとよい。

また、上記第２の構成から成る昇圧回路は、第１、第２閾値電圧を排他的に切り換えることで第１、第２コンパレータを一元化し、及び／または、第３、第４閾値電圧を排他的に切り換えることで第３、第４コンパレータを一元化して成る構成（第３の構成）にするとよい。

また、上記第３の構成から成る昇圧回路は、各閾値電圧を排他的に切り換える手段として、一端が検出すべき端子電圧の印加端に接続される第１トランジスタと、前記端子電圧の印加端と第１トランジスタの制御端との間に接続される第１抵抗と、第１トランジスタの他端と接地端との間に直列接続され、互いの接続ノードがコンパレータの一入力端に接続される第２、第３抵抗と、第１トランジスタの制御端と接地端との間に接続され、所定の制御信号に応じてオン／オフ制御される第１定電流源と、一端が電源電圧の印加端に接続される第２トランジスタと、前記電源電圧の印加端と第２トランジスタの制御端との間に接続される第４抵抗と、第２トランジスタの他端と接地端との間に直列接続され、互いの接続ノードがコンパレータの他入力端に接続される第５、第６抵抗と、第２トランジスタの制御端と接地端との間に接続され、所定の制御信号に応じて第１定電流源とは相補的にオン／オフ制御される第２定電流源と、を有する構成（第４の構成）にするとよい。

本発明に係る昇圧回路であれば、コンデンサの接続端子に地絡が生じた場合でも、回路素子の破壊を防止することができるので、信頼性を向上することが可能となる。

まず、本発明に係る昇圧回路の第１実施形態について、図１を参照しながら説明する。

図１は、本発明に係る昇圧回路の第１実施形態を示す回路ブロック図である。

本図に示すように、本実施形態の昇圧回路は、半導体集積回路装置ＩＣと、コンデンサＣ１、Ｃ２と、直流電圧源Ｅ０と、を有して成る。

なお、半導体集積回路装置ＩＣは、外部端子として、ＶＣＣ端子と、ＣＰ１端子と、ＣＰ２端子と、ＶＧ端子と、を有して成る。

ＶＣＣ端子には、直流電圧源Ｅ０の正極端とコンデンサＣ２の一端が外部接続されている。ＣＰ１端子には、コンデンサＣ１の一端が外部接続されている。ＣＰ２端子には、コンデンサＣ１の他端が外部接続されている。ＶＧ端子には、コンデンサＣ２の他端が外部接続されている。

また、半導体集積回路装置ＩＣは、ダイオードＤ１、Ｄ２と、内部回路ＩＮＴと、スイッチＳＷ１、ＳＷ２と、定電流源Ｉ１と、ロジック回路ＣＴＲＬと、コンパレータＣＭＰ１〜ＣＭＰ４と、直流電圧源Ｅ１〜Ｅ４と、を集積化して成る。

スイッチＳＷ１の一端は、ＶＣＣ端子に接続されている。スイッチＳＷ１の他端は、ダイオードＤ１のアノードに接続されている。スイッチＳＷ２の一端は、定電流源Ｉ１を介して、ＶＣＣ端子に接続されている。スイッチＳＷ２の他端は、ダイオードＤ１のアノードに接続されている。ダイオードＤ１のカソード及びダイオードＤ２のアノードは、いずれも、ＣＰ２端子に接続されている。ダイオードＤ２のカソードは、ＶＧ端子に接続される一方、内部回路ＩＮＴにも接続されている。

コンパレータＣＭＰ１の一入力端は、ＣＰ２端子に接続されており、端子電圧Ｖａが印加されている。コンパレータＣＭＰ１の他入力端は、直流電圧源Ｅ１の正極端に接続されており、閾値電圧Ｖｔｈ１が印加されている。

コンパレータＣＭＰ２の一入力端は、ＣＰ２端子に接続されており、端子電圧Ｖａが印加されている。コンパレータＣＭＰ２の他入力端は、直流電圧源Ｅ２の正極端に接続されており、閾値電圧Ｖｔｈ２が印加されている。

コンパレータＣＭＰ３の一入力端は、ＶＧ端子に接続されており、端子電圧Ｖｂが印加されている。コンパレータＣＭＰ３の他入力端は、直流電圧源Ｅ３の正極端に接続されており、閾値電圧Ｖｔｈ３が印加されている。

コンパレータＣＭＰ４の一入力端は、ＶＧ端子に接続されており、端子電圧Ｖｂが印加されている。コンパレータＣＭＰ４の他入力端は、直流電圧源Ｅ４の正極端に接続されており、閾値電圧Ｖｔｈ４が印加されている。

上記構成から成る昇圧回路において、ＣＰ２端子或いはＶＧ端子が地絡するモードとしては、半導体集積回路装置ＩＣの起動時に端子がすでに地絡しているモードと、半導体集積回路装置ＩＣの動作時に端子が地絡するモードの２通りが考えられる。

そこで、本実施形態の昇圧回路は、上記２モードのいずれについても、適切な保護動作を行い得る構成、すなわち、「起動時の保護機能」と「動作時の保護機能」を両方とも備えた構成とされている。

なお、「起動時の保護機能」を実現する起動時保護手段は、試験電流Ｉｒｅｆを生成する定電流源Ｉ１と、コンデンサＣ１の端子電圧Ｖａと閾値電圧Ｖｔｈ１を比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力信号に応じてスイッチＳＷ１の開閉制御を行う手段（本実施形態ではロジック回路ＣＴＲＬ）と、を有して成る。

また、「動作時の保護機能」を実現する動作時保護手段は、コンデンサＣ１の端子電圧（ＣＰ２端子の端子電圧Ｖａ）と閾値電圧Ｖｔｈ２を比較するコンパレータＣＭＰ２と、コンデンサＣ２の端子電圧（ＶＧ端子の端子電圧Ｖｂ）と閾値電圧Ｖｔｈ３を比較するコンパレータＣＭＰ３と、コンパレータＣＭＰ２、ＣＭＰ３の出力信号に応じてスイッチＳＷ１の開閉制御を行う手段（本実施形態ではロジック回路ＣＴＲＬ）と、を有して成る。

また、「起動時の保護機能」と「動作時の保護機能」を切り替える起動確認手段は、コンデンサＣ２の端子電圧（ＶＧ端子の端子電圧Ｖｂ）と閾値電圧Ｖｔｈ４を比較するコンパレータＣＭＰ４と、コンパレータＣＭＰ４の出力信号に応じて上記した動作時保護手段の動作可否を制御する手段（本実施形態ではロジック回路ＣＴＲＬ）と、を有して成る。

まず、起動時の保護機能について、動作シーケンスを説明する。

第１のステップでは、半導体集積回路装置ＩＣがスイッチＳＷ１をオフ状態として起動される。このような動作シーケンスにより、半導体集積回路装置ＩＣの起動時にＣＰ２端子或いはＶＧ端子がすでに地絡していた場合であっても、直流電圧源Ｅ０（電源電圧Ｖｃｃ）からダイオードＤ１、Ｄ２に過大電流が流れ込むことはないので、半導体集積回路装置ＩＣの破壊を防止することが可能となる。

第２のステップでは、ロジック回路ＣＴＲＬの制御信号に応じてスイッチＳＷ２がオン状態とされ、ダイオードＤ１、Ｄ２に試験電流Ｉｒｅｆ（例えば１００［μＡ］）が流し込まれる。

第３のステップでは、コンパレータＣＭＰ１によって、ＣＰ２端子の端子電圧Ｖａと所定の閾値電圧Ｖｔｈ１とが比較される。このとき、端子電圧Ｖａは、ＣＰ２端子の状態及びＶＧ端子の状態によって、図２に示す通りとなる。

図２は、起動時におけるＣＰ２端子及びＶＧ端子の各状態と端子電圧Ｖａとの関係を説明するための表である。

本図に示すように、ＣＰ２端子が地絡している場合、ＶＧ端子の状態に依ることなく、端子電圧Ｖａは０［Ｖ］となる。一方、ＣＰ２端子は正常であるが、ＶＧ端子が地絡している場合、端子電圧Ｖａは、ダイオードＤ２の順方向降下電圧Ｖｆ（Ｄ２）となる。

これに対して、ＣＰ２端子及びＶＧ端子がいずれも正常である場合、端子電圧Ｖａは、試験電流Ｉｒｅｆと内部回路ＩＮＴのインピーダンスＲｉｎｔとの積にダイオードＤ２の順方向降下電圧Ｖｆ（Ｄ２）を加えた値（Ｉｒｅｆ×Ｒｉｎｔ＋Ｖｆ（Ｄ２））となる。

なお、試験電流Ｉｒｅｆ及び閾値電圧Ｖｔｈ１は、以下の（１）式を満たすように設定されている。

Ｖｆ（Ｄ２）＜Ｖｔｈ１＜Ｉｒｅｆ×Ｒｉｎｔ＋Ｖｆ（Ｄ２） … （１）

第４のステップでは、ロジック回路ＣＴＲＬによって、コンパレータＣＭＰ１の出力信号に基づく地絡検出が行われる。

すなわち、端子電圧Ｖａが閾値電圧Ｖｔｈ１よりも低い場合には、コンパレータＣＭＰ１の出力論理が切り替わらないため、ロジック回路ＣＴＲＬでは、ＣＰ２端子及びＶＧ端子の少なくとも一に地絡が生じていると判断され、スイッチＳＷ１がオフ状態に維持される。一方、端子電圧Ｖａが閾値電圧Ｖｔｈ１に達した場合には、コンパレータＣＭＰ１の出力論理が切り替わるため、ロジック回路ＣＴＲＬでは、ＣＰ２端子及びＶＧ端子のいずれにも地絡は生じていないと判断され、スイッチＳＷ１がオン状態とされ、スイッチＳＷ２がオフ状態とされる。これによって昇圧動作が起動される。

なお、昇圧動作の起動に際して必ずしもスイッチＳＷ２をオフ状態とする必要はなく、そのままオン状態を維持させても構わない。すなわち、スイッチＳＷ２は、必ずしも必須の構成要素ではない。ただし、スイッチＳＷ２を有する構成であれば、地絡検出時にスイッチＳＷ１、ＳＷ２をいずれもオフ状態とすることで、ダイオードＤ１、Ｄ２への電流供給経路を完全に遮断することができるので、より安全性を高めることが可能となる。

以上が起動時の保護機能に関する動作シーケンスである。このように、昇圧動作の起動に先立ち、スイッチＳＷ１をオフ状態とした上で、ダイオードＤ１、Ｄ２に試験電流Ｉｒｅｆを流し、このとき得られるコンデンサＣ１の端子電圧（ＣＰ２端子の端子電圧Ｖａ）に基づいて、コンデンサＣ１、Ｃ２の接続端子（ＣＰ２端子及びＶＧ端子）に地絡が生じているか否かを検出し、地絡が生じていないことを確認したときに、スイッチＳＷ１をオン状態として昇圧動作を起動する構成であれば、地絡時の過大電流を未然に遮断して半導体集積回路装置ＩＣを破壊から保護することが可能となる。

上記起動時の保護動作を経て、昇圧動作が起動されると、ＣＰ１端子に対して内部電圧Ｖｒｅｆと接地電圧ＧＮＤとの間でスイングされるパルス信号が不図示のパルス生成回路から印加され、ダイオードＤ１、Ｄ２を電荷転送用スイッチとして、コンデンサＣ１、Ｃ２による電荷の蓄積・転送が繰り返される。その結果、ＣＰ２端子の端子電圧Ｖａ、並びに、ＶＧ端子の端子電圧Ｖｂは、図３に示すように上昇していく。

図３は、端子電圧Ｖａ、Ｖｂと閾値電圧Ｖｔｈ２〜Ｖｔｈ４との関係を説明するための図である。なお、本図中において、実線は端子電圧Ｖａの挙動を示しており、破線は端子電圧Ｖｂの挙動を示している。

起動直後の過渡期において、コンパレータＣＭＰ４では、端子電圧Ｖｂと所定の閾値電圧Ｖｔｈ４とが比較される。なお、閾値電圧Ｖｔｈ４は、電源電圧Ｖｃｃよりも高い電圧（例えば、電源電圧Ｖｃｃ＋（昇圧電圧）／２）に設定されている。そして、ロジック回路ＣＴＲＬでは、端子電圧Ｖｂが閾値電圧Ｖｔｈ４に達し、コンパレータＣＭＰ４の出力論理が切り替わったときに、コンパレータＣＭＰ２、ＣＭＰ３の出力信号を受け付けるようになる。すなわち、以下で説明する動作時の保護機能が有効となる。

このように、端子電圧Ｖｂに基づいて昇圧動作が起動されたか否かを検出する起動確認手段を有する構成であれば、起動直後の過渡期に動作時の保護機能を無効としておくことができるので、地絡の誤検出を回避して、その信頼性を高めることが可能となる。

なお、閾値電圧Ｖｔｈ４を高く設定し過ぎると、動作時の保護が遅れることになり、逆に、低く設定し過ぎると、昇圧動作が未だ定常状態に至らない間に、動作時の保護機能が働き出して、地絡の誤検出を生じるおそれがある。従って、閾値電圧Ｖｔｈ４は、上記でも例示したように、電源電圧Ｖｃｃ＋（昇圧電圧）／２程度に設定することが望ましい。

次に、動作時の保護機能について、動作シーケンスを説明する。

昇圧動作が行われている間、コンパレータＣＭＰ２では、ＣＰ２端子の端子電圧Ｖａと所定の閾値電圧Ｖｔｈ２とが比較され、コンパレータＣＭＰ３では、ＶＧ端子の端子電圧Ｖｂと所定の閾値電圧Ｖｔｈ３とが比較される。このとき、端子電圧Ｖａ、Ｖｂは、ＣＰ２端子の状態及びＶＧ端子の状態によって、図４に示す通りとなる。

図４は、動作時におけるＣＰ２端子及びＶＧ端子の各状態と端子電圧Ｖａ、Ｖｂとの関係を説明するための表である。

本図に示すように、ＣＰ２端子及びＶＧ端子がいずれも地絡している場合、端子電圧Ｖａ、Ｖｂはいずれも０［Ｖ］となる。また、ＣＰ２端子のみが地絡している場合、端子電圧Ｖａは０［Ｖ］となり、端子電圧Ｖｂは徐々に低下する。一方、ＶＧ端子のみが地絡している場合、端子電圧Ｖａは、ダイオードＤ２の順方向降下電圧Ｖｆ（Ｄ２）となり、端子電圧Ｖｂは０［Ｖ］となる。

これに対して、ＣＰ２端子及びＶＧ端子がいずれも正常である場合、端子電圧Ｖａは、先出の図３でも示したように、電源電圧ＶｃｃからダイオードＤ１の順方向降下電圧Ｖｆ（Ｄ１）を差し引いた値（Ｖｃｃ−Ｖｆ（Ｄ１））と、これに内部電圧Ｖｒｅｆを加えた値（Ｖｒｅｆ＋Ｖｃｃ−Ｖｆ（Ｄ１））との間で発振する。また、端子電圧Ｖｂは、端子電圧Ｖａのハイレベル電位からダイオードＤ２の順方向降下電圧Ｖｆ（Ｄ２）を差し引いた値（Ｖｒｅｆ＋Ｖｃｃ−Ｖｆ（Ｄ１）−Ｖｆ（Ｄ２））にほぼ維持される。

なお、閾値電圧Ｖｔｈ２、Ｖｔｈ３は、昇圧回路の正常動作時におけるＣＰ２端子及びＶＧ端子の最低電位以下であって、ダイオードＤ１、Ｄ２の順方向降下特性を考慮した電圧レベル（図３では、互いに同一レベル）に設定されている。

一方、昇圧動作が行われている間、ロジック回路ＣＴＲＬでは、コンパレータＣＭＰ２及びコンパレータＣＭＰ３の各出力信号に基づく地絡検出が行われる。

すなわち、端子電圧Ｖａが閾値電圧Ｖｔｈ２よりも高く、かつ、端子電圧Ｖｂが閾値電圧Ｖｔｈ３よりも高い場合には、コンパレータＣＭＰ２、及び、コンパレータＣＭＰ３の出力論理がいずれも切り替わらないため、ロジック回路ＣＴＲＬでは、ＣＰ２端子及びＶＧ端子のいずれにも地絡は生じていないと判断され、昇圧動作を継続すべく、スイッチＳＷ１がオン状態に維持される。

一方、端子電圧Ｖａが閾値電圧Ｖｔｈ２よりも低くなった場合、或いは、端子電圧Ｖｂが閾値電圧Ｖｔｈ３よりも低くなった場合には、コンパレータＣＭＰ２の出力論理、或いは、コンパレータＣＭＰ３の出力論理が切り替わる。このような状態が所定のマスク時間（数百［ｎｓ］）以上続いたとき、ロジック回路ＣＴＲＬでは、ＣＰ２端子及びＶＧ端子の少なくとも一に地絡が生じていると判断され、スイッチＳＷ１がオフ状態とされる。なお、スイッチＳＷ１をオフした後、昇圧回路を復帰させるためには、半導体集積回路装置ＩＣの電源を再投入すればよい。

以上が動作時の保護機能に関する動作シーケンスである。このように、昇圧動作の起動が確認された後、コンデンサＣ１、Ｃ２の端子電圧（ＣＰ２端子及びＶＧ端子の端子電圧Ｖａ、Ｖｂ）に基づいて、コンデンサＣ１、Ｃ２の接続端子（ＣＰ２端子及びＶＧ端子）に地絡が生じているか否かを検出し、地絡が生じていることを確認したときに、スイッチＳＷ１をオフ状態とする構成であれば、動作開始後に地絡が生じた場合でも、地絡時の過大電流を未然に遮断して半導体集積回路装置ＩＣを破壊から保護することが可能となる。

また、ロジック回路ＣＴＲＬにおける地絡検出動作に関して、上記のマスク時間を設けたことにより、閾値電圧Ｖｔｈ２、Ｖｔｈ３を不必要に下げることなく、昇圧動作時のノイズ（充電時の突入電流）に起因する誤検出を防止することが可能となる。

次に、本発明に係る昇圧回路の第２実施形態について、図５を参照しながら説明する。

図５は、本発明に係る昇圧回路の第２実施形態を示す回路ブロック図である。

なお、本実施形態の昇圧回路は、先出の第１実施形態とほぼ同様の構成から成る。そこで、第１実施形態と同様の構成については、図１と同一符号を付すことで説明を省略し、以下では、本実施形態の特徴的な部分についてのみ重点的な説明を行う。

本図に示すように、本実施形態の昇圧回路は、ロジック回路ＣＴＲＬの制御信号に応じて２値の電圧レベルを取り得る閾値電圧Ｖｔｈ５、Ｖｔｈ６を各々出力する直流電圧源Ｅ５、Ｅ６を有して成り、これを用いて図１に示した閾値電圧Ｖｔｈ１、Ｖｔｈ２、及び、閾値電圧Ｖｔｈ３、Ｖｔｈ４を各々排他的に切り換えることにより、コンパレータＣＭＰ１、ＣＭＰ２を単一のコンパレータＣＭＰ５に一元化し、かつ、コンパレータＣＭＰ３、ＣＭＰ４を単一のコンパレータＣＭＰ６に一元化して成る構成とされている。このような構成とすることにより、回路規模を縮小して、コストダウンを図ることが可能となる。なお、コンパレータの一元化については、一方のみとしてもよい。

図６は、閾値電圧を可変するための一構成例を示す回路図である。なお、本図では、閾値電圧Ｖｔｈ６の可変回路を例示して説明を行うが、閾値電圧Ｖｔｈ５の可変回路についても、同様の構成を採用することが可能である。

本図に示すように、本実施形態の昇圧回路は、閾値電圧を排他的に切り換える手段として、コレクタが検出すべき端子電圧Ｖｂの印加端に接続されるトランジスタＱａと、端子電圧Ｖｂの印加端とトランジスタＱａのベースとの間に接続される抵抗Ｒａと、トランジスタＱａのエミッタと接地端との間に直列接続され、互いの接続ノードがコンパレータＣＭＰ６の一入力端に接続される抵抗Ｒｂ、Ｒｃと、トランジスタＱａのベースと接地端との間に接続され、ロジック回路ＣＴＲＬから与えられる所定の制御信号に応じてオン／オフ制御される定電流源Ｉａと、コレクタが電源電圧Ｖｃｃの印加端に接続されるトランジスタＱｂと、電源電圧Ｖｃｃの印加端とトランジスタＱｂのベースとの間に接続される抵抗Ｒｄと、トランジスタＱｂのエミッタと接地端との間に直列接続され、互いの接続ノードがコンパレータＣＭＰ６の他入力端に接続される抵抗Ｒｅ、Ｒｆと、トランジスタＱｂのベースと接地端との間に接続され、ロジック回路ＣＴＲＬから与えられる所定の制御信号に応じて定電流源Ｉａとは相補的にオン／オフ制御される定電流源Ｉｂと、を有する構成とされている。

上記構成から成る閾値電圧可変回路において、定電流源Ｉａがオン状態とされ、定電流源Ｉｂがオフ状態とされると、抵抗Ｒｂ、Ｒｃの接続ノードで得られる電圧レベルは低くなり、抵抗Ｒｅ、Ｒｆの接続ノードで得られる電圧レベルは高くなる。すなわち、端子電圧Ｖｂと比較参照される閾値電圧Ｖｔｈ６としては、より高い電圧レベル（図１で言えば閾値電圧Ｖｔｈ４）が選択された形となる。

一方、上記構成から成る閾値電圧可変回路において、定電流源Ｉａがオフ状態とされ、定電流源Ｉｂがオン状態とされると、抵抗Ｒｂ、Ｒｃの接続ノードで得られる電圧レベルは高くなり、抵抗Ｒｅ、Ｒｆの接続ノードで得られる電圧レベルは低くなる。すなわち、端子電圧Ｖｂと比較参照される閾値電圧Ｖｔｈ６としては、より低い電圧レベル（図１で言えば閾値電圧Ｖｔｈ３）が選択された形となる。

このような構成とすることにより、簡易な構成で閾値電圧Ｖｔｈ６の可変制御を行い、コンパレータＣＭＰ６の一元化を実現することが可能となる。また、抵抗Ｒａ、Ｒｄに定電流を流すことによって、トランジスタＱａ、Ｑｂのベース電位を制御する上記構成であれば、電源電圧Ｖｃｃの変動に依らない閾値電圧を生成することが可能となる。

なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。

例えば、上記実施形態では、試験電流Ｉｒｅｆを生成する手段として、定電流源Ｉ１を用いた構成を例示して説明を行ったが、本発明の構成はこれに限定されるものではなく、大きな抵抗値を有する抵抗素子を用いても構わない。

本発明は、例えば、昇圧回路を内蔵したモータドライバＩＣやプリドライバＩＣ、或いは、スイッチングレギュレータＩＣの信頼性を高める上で有用な技術である。

は、本発明に係る昇圧回路の第１実施形態を示す回路ブロック図である。は、起動時におけるＣＰ２端子及びＶＧ端子の各状態と端子電圧Ｖａとの関係を説明するための表である。は、端子電圧Ｖａ、Ｖｂと閾値電圧Ｖｔｈ２〜Ｖｔｈ４との関係を説明するための図である。は、動作時におけるＣＰ２端子及びＶＧ端子の各状態と端子電圧Ｖａ、Ｖｂとの関係を説明するための表である。は、本発明に係る昇圧回路の第２実施形態を示す回路ブロック図である。は、閾値電圧を可変するための一構成例を示す回路図である。は、昇圧回路の一従来例を示す回路図である。

符号の説明

ＩＣ半導体集積回路装置
Ｄ１、Ｄ２ダイオード
Ｃ１、Ｃ２コンデンサ
ＩＮＴ内部回路
Ｅ０直流電圧源
ＳＷ１、ＳＷ２スイッチ
Ｉ１定電流源
ＣＴＲＬロジック回路
ＣＭＰ１、ＣＭＰ２、ＣＭＰ３、ＣＭＰ４、ＣＭＰ５、ＣＭＰ６コンパレータ
Ｅ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６直流電圧源
Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ、Ｒｅ、Ｒｆ抵抗
Ｑａ、Ｑｂｎｐｎ型バイポーラトランジスタ
Ｉａ、Ｉｂ定電流源

Claims

第１、第２ダイオードを電荷転送用スイッチとして用い、第１、第２コンデンサによる電荷の蓄積・転送を繰り返すことにより、所望の昇圧電圧を生成する昇圧回路であって、
第１、第２ダイオードへの電流供給経路に設けられたスイッチと；
昇圧動作の起動に先立ち、前記スイッチをオフ状態とした上で、第１、第２ダイオードに試験電流を流し、このときに得られる第１コンデンサの端子電圧に基づいて、第１、第２コンデンサの接続端子に地絡が生じているか否かを検出し、地絡が生じていないことを確認したときに、前記スイッチをオン状態として昇圧動作を起動する起動時保護手段と；
第２コンデンサの端子電圧に基づいて、昇圧動作が起動されたか否かを検出する起動確認手段と；
昇圧動作の起動が確認された後、第１、第２コンデンサの端子電圧に基づいて、第１、第２コンデンサの接続端子に地絡が生じているか否かを検出し、地絡が生じていることを確認したときに、前記スイッチをオフ状態とする動作時保護手段と；
を有して成ることを特徴とする昇圧回路。
前記起動時保護手段は、前記試験電流を生成する定電流源と、第１コンデンサの端子電圧と第１閾値電圧を比較する第１コンパレータと、第１コンパレータの出力信号に応じて前記スイッチの開閉制御を行う手段と、を有して成り、前記動作時保護手段は、第１コンデンサの端子電圧と第２閾値電圧を比較する第２コンパレータと、第２コンデンサの端子電圧と第３閾値電圧を比較する第３コンパレータと、第２、第３コンパレータの出力信号に応じて前記スイッチの開閉制御を行う手段と、を有して成り、前記起動確認手段は、第２コンデンサの端子電圧と第４閾値電圧とを比較する第４コンパレータと、第４コンパレータの出力信号に応じて前記動作時保護手段の動作可否を制御する手段と、を有して成ることを特徴とする請求項１に記載の昇圧回路。
第１、第２閾値電圧を排他的に切り換えることで第１、第２コンパレータを一元化し、及び／または、第３、第４閾値電圧を排他的に切り換えることで第３、第４コンパレータを一元化して成ることを特徴とする請求項２に記載の昇圧回路。
各閾値電圧を排他的に切り換える手段として、一端が検出すべき端子電圧の印加端に接続される第１トランジスタと、前記端子電圧の印加端と第１トランジスタの制御端との間に接続される第１抵抗と、第１トランジスタの他端と接地端との間に直列接続され、互いの接続ノードがコンパレータの一入力端に接続される第２、第３抵抗と、第１トランジスタの制御端と接地端との間に接続され、所定の制御信号に応じてオン／オフ制御される第１定電流源と、一端が電源電圧の印加端に接続される第２トランジスタと、前記電源電圧の印加端と第２トランジスタの制御端との間に接続される第４抵抗と、第２トランジスタの他端と接地端との間に直列接続され、互いの接続ノードがコンパレータの他入力端に接続される第５、第６抵抗と、第２トランジスタの制御端と接地端との間に接続され、所定の制御信号に応じて第１定電流源とは相補的にオン／オフ制御される第２定電流源と、を有して成ることを特徴とする請求項３に記載の昇圧回路。