JP6279186B1 - 半導体装置および電力変換装置 - Google Patents

半導体装置および電力変換装置 Download PDF

Info

Publication number
JP6279186B1
JP6279186B1 JP2017559719A JP2017559719A JP6279186B1 JP 6279186 B1 JP6279186 B1 JP 6279186B1 JP 2017559719 A JP2017559719 A JP 2017559719A JP 2017559719 A JP2017559719 A JP 2017559719A JP 6279186 B1 JP6279186 B1 JP 6279186B1
Authority
JP
Japan
Prior art keywords
semiconductor device
lead frame
metal foil
laminated sheet
insulating sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017559719A
Other languages
English (en)
Other versions
JPWO2018146799A1 (ja
Inventor
穂隆 六分一
穂隆 六分一
健 開田
健 開田
山本　圭
圭 山本
清文 北井
清文 北井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6279186B1 publication Critical patent/JP6279186B1/ja
Publication of JPWO2018146799A1 publication Critical patent/JPWO2018146799A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

絶縁性能を維持しつつ、小型化が可能な半導体装置を提供する。半導体装置（１０）は、積層シートとしての金属箔付き絶縁シート（３ｂ）と、リードフレーム（１）と、半導体素子としてのパワー素子と、封止筐体としての樹脂筐体（７）とを備える。樹脂筐体（７）は、樹脂製であって、パワー素子、リードフレーム（１）の一部、金属箔付き絶縁シート（３ｂ）の一部を封止するものである。樹脂筐体（７）には、金属箔付き絶縁シート（３ｂ）においてリードフレーム（１）と対向する表面と反対側の裏面の一部を露出する開口部（１７）が形成される。樹脂筐体（７）は、開口部を囲み金属箔付き絶縁シート（３ｂ）の裏面としての底面部（２０）に対して垂直な方向に突出するリブ部（２）を含む。金属箔付き絶縁シート（３ｂ）において開口部（１７）から露出する底面部（２０）の一部の外周部に位置する金属箔（４）の端部（１４）は樹脂筐体（７）中に埋設されている。

Description

この発明は、半導体装置に関するものであり、より特定的には封止樹脂を備えるトランスファーモールド型半導体装置に関する。
従来、封止樹脂をトランスファーモールド法により形成したトランスファーモールド型半導体装置が知られている。トランスファーモールド型半導体装置は、高い生産性と信頼性を有することから、その開発が盛んに行われている。トランスファーモールド型半導体装置では、絶縁と放熱の役割を、放熱用の金属層と絶縁層とが積層された高熱伝導絶縁シート（以下、絶縁シートとも呼ぶ）が担うものがある（たとえば、特開２０１４−７２３０５号公報（以下、特許文献１と呼ぶ）および国際公開番号ＷＯ２０１２／０５３２０５号（以下、特許文献２と呼ぶ）参照）。
特開２０１４−７２３０５号公報 ＷＯ２０１２／０５３２０５
上述したトランスファーモールド型半導体装置のように封止樹脂を備えた従来の半導体装置においては、絶縁シートの端部における部分放電を抑制して絶縁性能を確保できるよう、半導体素子を搭載したリードフレームと高熱伝導絶縁シートとの沿面距離を保つために、リードフレームが封止樹脂の内部で曲げられた構造を有している。曲げ加工が施されたリードフレームは、フレームパターン同士の間隔が広げられる形になり、リードフレーム全体の大型化、ひいては半導体装置や当該半導体装置を用いた半導体モジュール全体の大型化を招く可能性がある。また、半導体装置の３辺以上から外部接続用の端子を出す構造とした場合、曲げ加工によりリードフレーム同士の干渉が発生する可能性があり、リードフレームのパターンに制限が発生する可能性がある。
本発明においては、絶縁シートの端面における部分放電の発生を抑制するとともに絶縁シートとリードフレームとの間の沿面距離を大きくして絶縁性能を維持しつつ、小型化が可能な半導体装置を提供することを目的とする。
本開示に従った半導体装置は、積層シートと、リードフレームと、半導体素子と、封止筐体とを備える。積層シートは導体層と絶縁層とを積層したものである。リードフレームは、積層シート上に配置される。半導体素子は、リードフレーム上に配置される。封止筐体は、樹脂製であって、半導体素子、リードフレームの一部、積層シートの一部を封止するものである。封止筐体には、積層シートにおいてリードフレームと対向する表面と反対側の裏面の一部を露出する開口部が形成される。封止筐体は、開口部を囲み積層シートの裏面に対して垂直な方向に突出するリブ部を含む。積層シートにおいて開口部から露出する一部の外周部に位置する導体層の端部は封止筐体中に埋設されている。
本開示に従った電力変換装置は、上記半導体装置を有し、入力される電力を変換して出力する主変換回路と、主変換回路を制御する制御信号を主変換回路に出力する制御回路とを備える。
上記によれば、封止筐体の外側に位置するリードフレームと開口部から露出する積層シートとの間の沿面距離を確保するリブ部が形成されているので、十分な沿面距離を維持しつつ半導体装置の平面視でのサイズを小さくできる。さらに、積層シートの導体層の端部が封止筐体中に埋設されている事により、導体層の端部における部分放電開始電圧が上昇する。この結果、半導体装置の絶縁性能が向上する。
本発明の実施の形態１に係る半導体装置の断面模式図である。 図１に示した半導体装置の部分断面模式図である。 図１に示した半導体装置の表面側から見た斜視模式図である。 図１に示した半導体装置の裏面側から見た斜視模式図である。 図１に示した半導体装置におけるリードフレームと積層シートとの関係を示す模式図である。 図１に示した半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態２に係る半導体装置の断面模式図である。 本発明の実施の形態３に係る半導体装置の斜視模式図である。 図８に示した半導体層の断面模式図である。 本発明の実施の形態４に係る半導体装置の断面模式図である。 図１０に示した半導体装置の部分断面模式図である。 本発明の実施の形態５に係る電力変換システムの構成を示すブロック図である。
以下、図面を参照しながら本発明の実施の形態について説明する。以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、図１を含め、以下の図面では各構成部材の大きさの関係が実際のものとは異なる場合がある。さらに、明細書全文に表わされている構成要素の形態は、あくまでも例示であって、これらの記載に限定されるものではない。
実施の形態１．
＜半導体装置の構成＞
図１は、本発明の実施の形態１に係る半導体装置の断面図である。図２は図１の半導体装置の部分断面模式図であり、図３は図１の半導体装置を表面側から見た斜視模式図である。図４は図１の半導体装置を積層シートとしての金属箔付き絶縁シート３ｂ側（裏面側）から見た斜視模式図である。図５は、図１に示した半導体装置におけるリードフレームと積層シートとの関係を示す模式図である。半導体装置１０は、リードフレーム１、金属箔付き絶縁シート３ｂ、半導体素子としてのパワー素子５、導電線としてのワイヤ６、封止筐体としての樹脂筐体７を主に備える。
リードフレーム１は、パワー素子５を実装する配線部と、樹脂筐体７から露出した部分の外部端子部１２とを含む。配線部にはパワー素子５が搭載され、パワー素子５の裏面電極が半田などで当該配線部に接続される。また、複数のパワー素子５間、およびパワー素子５の表面電極と配線部との間はワイヤ６により接続される。リードフレーム１は、パワー素子５の電極に電気的に接続される。
金属箔付き絶縁シート３ｂは、金属箔４上に絶縁シート３が積層された積層シートである。絶縁シート３上にリードフレーム１が配置されている。リードフレーム１上にパワー素子５が配置されている。樹脂筐体７は、リードフレーム１の一部、パワー素子５、ワイヤ６、金属箔付き絶縁シート３ｂを封止するように形成されている。なお、金属箔付き絶縁シート３ｂの金属箔４の表面である底面部２０の一部は樹脂筐体７から露出している。金属箔付き絶縁シート３ｂの外周端部は樹脂筐体７の内部に埋設されている。また、金属箔付き絶縁シート３ｂの外周部下には、樹脂筐体７のリブ部２が配置されている。
外部端子部１２は、外部の機器等に接続する複数の端子を有する。外部端子部１２の各端子は、樹脂筐体７の外部においてＬ形状に曲げられて、樹脂筐体７より露出されている。図３では、半導体装置１０の３方向から外部端子部１２が樹脂筐体７より突出している例を示した。なお、外部端子部１２は、樹脂筐体７から１方向、あるいは互いに異なる２方向に突出するように形成されていてもよい。リードフレーム１のフレームパターンの設計が困難になる構成の一例である外部端子部１２が２方向に突出する構成において、図１および図２に示すようなリードフレーム１の段差部８を形成する半抜き加工のメリットが特に顕著になる。ただし、リードフレーム１の曲げ加工により半抜き加工と同等の段差部８を形成しても良い。この場合、曲げ加工によるリードフレーム１のパターン間の距離に影響が出ない、あるいはパターンの干渉が発生しないようにリードフレーム１の曲げ加工を実施する。
金属箔付き絶縁シート３ｂは、放熱性の高い絶縁層である絶縁シート３と、金属箔４とを含む。絶縁シート３はリードフレーム１と金属箔４とを絶縁する。パワー素子５が発生させた熱は絶縁シート３を介して金属箔４に放熱される。絶縁シート３の材料としては、エポキシ樹脂などの熱硬化性樹脂が用いられる。また、絶縁シート３では、その内部にシリカやアルミナ、窒化ホウ素などの高熱伝導性フィラーが混入されている。
金属箔４としては、銅板、アルミ板、銅箔など高熱伝導部材が用いられる。金属箔４の厚みは薄くても良いが、自己支持性があるように０．０３ｍｍ以上０．４０ｍｍ以下であることが望ましい。金属箔４の厚みの下限は０．０５ｍｍでもよく、０．１０ｍｍでもよく、０．１５ｍｍでもよく、０．２０ｍｍでもよい。金属箔４の厚みの上限は、０．３５ｍｍでもよく、０．３０ｍｍでもよく、０．２５ｍｍでもよい。
リードフレーム１は、銅板やアルミ板をプレス成形することによりパターン形成されることで形成される。リードフレーム１では、上記パターンの形成後、半抜き加工によりリードフレームの厚み（たとえば０．６ｍｍ）の半分の高さ（たとえば０．３ｍｍ）の段差部８が形成されている。半抜き加工では、パンチプレス等の工程で、リードフレーム１の厚み方向に対して途中で加工工具の移動を止めることで、リードフレーム１に段差部８を形成することができる。リードフレーム１の厚みは、プレス成型によって加工することができれば任意の厚みとすることができ、たとえば０．６ｍｍより厚くても良い。リードフレーム１の段差部８の高さは、たとえば０．１ｍｍ以上としてもよい。この場合、樹脂筐体７の一部が、リードフレーム１と絶縁シート３との間に位置し段差部８に連なる隙間にボイドの発生なく充填される。また、リードフレーム１の厚みの半分よりも大きく半抜き加工を行うと、リードフレーム１の切断、あるいはリードフレーム１の強度の不足による不良などが発生する恐れがある。そのため、段差部８の高さは０．１ｍｍ以上リードフレーム１の厚みの半分以下とすることが望ましい。
なお、図３および図４では、リードフレーム１の外部端子部１２が、樹脂筐体７の上面と交差する方向に伸びるように屈曲されている構成が示されているが、図１、図２および図５では当該リードフレーム１の外部端子部１２の屈曲形状の図示は省略されている。
パワー素子５は、たとえば入力交流電力を直流電力に変換するコンバータ部に用いるダイオード、あるいは直流電力を交流電力に変換するインバータ部に用いるバイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＧＴＯ（Ｇａｔｅ Ｔｕｒｎ−Ｏｆｆ ｔｈｙｒｉｓｔｏｒ）等であってもよい。
樹脂筐体７は、エポキシなどの熱硬化性樹脂により形成されてもよい。この場合、樹脂筐体７は、トランスファー成型、射出成形、コンプレッション成型などの手法を用い、高温下で樹脂成形される。樹脂筐体７は、樹脂筐体７の内部に配置した部材間の絶縁性を確保する。樹脂筐体７は、金属箔付き絶縁シート３ｂの一面（露出面である底面部２０）およびリードフレーム１の一部（外部端子部１２）が露出するようにパワー素子５を封止している。樹脂筐体７は、リブ部２を含む。リブ部２を含む樹脂筐体７では、金属箔付き絶縁シート３ｂの端部が内部に埋設された状態となっている。リブ部２は、底面部２０から当該底面部２０に対して垂直な方向に突出して形成されている。
リブ部２は、金属箔の端部１４が内部に埋まるように形成されている。リブ部２は、金属箔付き絶縁シート３ｂの底面部２０（露出面）を基準面として、リードフレーム１の段差部８の方向とは反対側に突出して設けられる。リブ部２は金属箔付き絶縁シート３ｂの全周囲を埋めるように形成されている。異なる観点から言えば、リブ部２は半導体装置１０の平面視における外周に沿って形成されている。図４に示すように、半導体装置１０の平面視における形状が多角形状（たとえば四角形状）であるときに、当該多角形状の隣接する辺に沿ったリブ部２は繋がった状態である。リブ部２では、隣接する辺に沿った部分の間をつなげることで、当該隣接する辺の境界部である角部でのリブ部２の剛性が向上されている。この結果、半導体装置１０の対極方向（たとえば対向する３つの角方向）における曲げ剛性を向上させている。
また、リブ部２が形成されることにより、リードフレーム１の外部端子部１２と金属箔４との間の沿面距離を確保する事ができる。このため、リブ部２を形成せずに外部端子部１２と金属箔４との間の沿面距離を確保するため半導体装置を大型化する、といった対応が不要になるため、半導体装置の小型化が実現される。なお、樹脂筐体７を成形する際に使用する金型の離型性を向上させるため、リブ部２の角部をＲ形状またはテーパ形状としてもよい。
図２において、半導体装置の底面部２０におけるリブ形成位置である端部１３は、金属箔４の端部１４よりも内周側に位置する。端部１３と金属箔４の端部１４との間の距離Ｌ１はたとえば１．０ｍｍであり、銅などからなる金属箔４の端部１４とリブ部２の底面１５との垂直方向での距離Ｌ２は３．０ｍｍである。端部１３と金属箔４の端部１４との距離Ｌ１は０．２ｍｍ以上であることが望ましい。また、銅箔端部１４とリブ部２の底面１５との垂直方向での距離Ｌ２は０．２ｍｍ以上であることが望ましい。これらを満たす場合において、金属箔４の端部１４における電界強度緩和の効果があり、当該端部１４での部分放電開始電圧の向上が見込まれる。この結果、半導体装置１０の絶縁性を向上させることができる。
また、図５に示すように、リードフレーム１の段差部８は金属箔４の端部１４より内側に位置することが好ましい。絶縁シート３と金属箔４の面積は同一であることが望ましいが、異なっていても良い。段差部８と金属箔４の端部１４との間の距離Ｌ３はたとえば０．２ｍｍ以上でもよく、０．３ｍｍ以上でもよく、０．５ｍｍ以上でもよい。また、距離Ｌ３の上限は３．０ｍｍでもよく、２．０ｍｍでもよい。
また、絶縁シート３と金属箔４とは半導体装置の上面となる樹脂筐体７の上面に対し、垂直方向に変形していてもよい。この場合においても、金属箔４の端部１４とリブ形成位置である端部１３との間の距離Ｌ１および端部１４とリブ部２の底面１５との距離Ｌ２がそれぞれ０．２ｍｍ以上であることが望ましい。このとき、リードフレーム１の段差部８よりも外側の位置で、リードフレーム１側に変形された絶縁シート３とリードフレーム１が接触していても構わない。一方、金属箔４の端部１４がリードフレーム１と接触することは許容されない。絶縁シート３とリードフレーム１とが接触している場合、絶縁シート３は底面部２０から垂直方向に０．３ｍｍだけ変位するように変形している。絶縁シート３の変形を抑制するためには、金属箔４の端部１４の位置が、図２に示したリブ部２の底面１５の中央より内周側に配置される（あるいは、距離Ｌ１が底面１５の長さの２分の１以下となる）ようにすることが効果的である。なお、図１では、リードフレーム１において絶縁シート３と接触する端面より内側に段差部８を設けた例を示した。この段差部８と絶縁シート３と間の隙間に樹脂筐体７が充填されることで、樹脂筐体７の厚さ分だけリードフレーム１と金属箔付き絶縁シート３ｂとの間の絶縁距離を確保している。
＜半導体装置の作用効果＞
本開示に従った半導体装置１０は、積層シートとしての金属箔付き絶縁シート３ｂと、リードフレーム１と、半導体素子としてのパワー素子５と、封止筐体としての樹脂筐体７とを備える。金属箔付き絶縁シート３ｂは導体層としての金属箔４と絶縁層としての絶縁シート３とを積層したものである。リードフレーム１は、金属箔付き絶縁シート３ｂ上に配置される。パワー素子５は、リードフレーム１上に配置される。樹脂筐体７は、樹脂製であって、パワー素子５、リードフレーム１の一部、金属箔付き絶縁シート３ｂの一部を封止するものである。樹脂筐体７には、金属箔付き絶縁シート３ｂにおいてリードフレーム１と対向する表面と反対側の裏面の一部を露出する開口部が形成される。樹脂筐体７は、開口部を囲み金属箔付き絶縁シート３ｂの裏面としての底面部２０に対して垂直な方向に突出するリブ部２を含む。金属箔付き絶縁シート３ｂにおいて開口部１７から露出する底面部２０の一部の外周部に位置する金属箔４の端部１４は樹脂筐体７中に埋設されている。
このようにすれば、樹脂筐体７の外側に位置するリードフレーム１と開口部から露出する金属箔付き絶縁シート３ｂとの間の沿面距離を確保するリブ部２が形成されているので、十分な沿面距離を維持しつつ半導体装置１０の平面視でのサイズを小さくできる。さらに、金属箔付き絶縁シート３ｂの金属箔４の端部１４が樹脂筐体７中に埋設されている事により、金属箔４の端部１４における部分放電開始電圧が上昇する。この結果、半導体装置１０の絶縁性能が向上し、その信頼性を向上させることができる。
上記半導体装置１０において、リブ部２は、開口部の内周面を構成する側壁を含む。側壁における金属箔付き絶縁シート３ｂ側の端部１３は、金属箔４の端部１４より内周側に位置する。側壁における端部１３と、金属箔４の端部１４との間の距離Ｌ１は０．２ｍｍ以上である。この場合、金属箔４の端部１４における部分放電開始電圧を十分高くすることができる。
上記半導体装置１０では、リブ部２において金属箔付き絶縁シート３ｂの裏面である底面部２０に対して垂直な方向における表面である底面１５と、金属箔４の端部１４との間の距離Ｌ２は０．２ｍｍ以上である。この場合、金属箔４の端部１４における部分放電開始電圧を十分高くすることができる。
上記半導体装置１０において、樹脂筐体７は、トランスファーモールド法を用いて形成された成形体である。この場合、トランスファーモールド法において樹脂筐体７を形成するための金型の内部で、樹脂筐体７が形成される領域内に金属箔付き絶縁シート３ｂの金属箔４の端部１４を配置したうえで樹脂筐体７となる樹脂を金型内に導入することにより、金属箔４の端部１４が樹脂筐体７の内部に埋設された構造を容易に得ることができる。
上記半導体装置１０において、樹脂筐体７を平面視した場合の形状は、図３における紙面の左右方向に延びる第１辺および当該第１辺と異なる方向に延びる第２辺を外周に含む多角形状である。たとえば、樹脂筐体７の平面視における形状は図３に示すような四角形状でもよい。リードフレーム１は、樹脂筐体７の第１辺から外側に突出する第１外部端子部１２と、樹脂筐体７の第２辺から外側に突出する第２外部端子部１２とを含む。
本開示に係るリブ部２や金属箔４の端部１４を樹脂筐体７中に埋設した構成は、樹脂筐体７の第１辺および第２辺のいずれの方向においても互いに干渉することなく形成可能であるため、上記のような第１および第２外部端子部１２を含む半導体装置１０においても本開示に係る構成を容易に適用できる。
上記半導体装置１０において、リードフレーム１は、金属箔付き絶縁シート３ｂ上において金属箔付き絶縁シート３ｂから離れる方向に段差部８が形成されている。段差部８の高さＧはリードフレーム１の厚み未満である。この場合、リードフレーム１が段差部８で破断するといった問題の発生を抑制できる。
上記半導体装置１０において、リードフレーム１は、平面視において開口部１７と重なる第１部分と、第１部分に連なり金属箔４の端部１４と重なる第２部分とを含む。リードフレーム１において、第２部分が金属箔４の端部１４と間隔を隔てて配置するように、第１部分には段差部８が形成されている。
この場合、リードフレーム１の第２部分が金属箔４の端部１４との間に間隔を隔てて配置されるので、リードフレーム１の第２部分と金属箔４の端部１４との間に樹脂筐体７の一部を配置することができる。この結果、金属箔４の端部１４を確実に樹脂筐体７の内部に埋設された状態とすることができる。
上記半導体装置１０において、リードフレーム１は、パワー素子５が実装された実装部分と、実装部分より外周側に位置する外周部分とを含む。金属箔付き絶縁シート３ｂの表面に対して垂直な方向において、金属箔付き絶縁シート３ｂから実装部分の表面までの距離Ｌ８は、金属箔付き絶縁シート３ｂから外周部分の表面までの距離Ｌ９より小さい。
上記半導体装置１０では、金属箔付き絶縁シート３ｂの表面に対して垂直な方向において、実装部分の表面と外周部分の表面との間の距離Ｌ１０はリードフレーム１の厚み未満である。この場合、実装部分の表面と外周部分の表面との間で金属箔付き絶縁シート３ｂからの高さの差を形成するためリードフレームに段差部８や後述する図７に示した屈曲部９を形成したときに、当該段差部８や屈曲部９でのリードフレーム１の変形量を当該リードフレーム１の厚み未満とすることができる。このため、段差部８や屈曲部９においてリードフレーム１が過度に変形することで破損する、といった問題の発生を抑制できる。
上記半導体装置１０において、金属箔付き絶縁シート３ｂの厚み方向における変形量は０．３ｍｍ以下である。この場合、金属箔付き絶縁シート３ｂを構成する金属箔４とリードフレーム１の外周部とが接触する可能性を低減できる。
上記半導体装置１０において、パワー素子５は、ワイドバンドギャップ半導体材料により構成されている。この場合、珪素によりパワー素子５を構成する場合に比べて、より高温での動作が可能で耐圧も高い半導体装置１０を得ることができる。
上記半導体装置１０において、ワイドバンドギャップ半導体材料は、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ダイヤモンドからなる群から選択される１種を含む。
以上のように、実施の形態１の半導体装置１０は、半導体素子としてのパワー素子５と、パワー素子５からの熱を放熱する積層シートとしての金属箔付き絶縁シート３ｂと、パワー素子５の電極に電気的に接続されたリードフレーム１と、金属箔付き絶縁シート３ｂの一面及びリードフレーム１の一部が露出するようにパワー素子５を封止する封止筐体としての樹脂筐体７とを備える。半導体装置１０の樹脂筐体７は、パワー素子５及びリードフレーム１の一部が内部に配置されると共に、底面部２０において金属箔４の一面が露出する。また、半導体装置１０の樹脂筐体７は、底面部２０から垂直な方向に突出して設けられたリブ部２を備える。金属箔４の端部１４はリブ部２に包埋されている。実施の形態１の半導体装置１０は、底面部２０から垂直な方向に突出して設けられたリブ部２を備えるとともに、金属箔４の端部１４がリブ部２に包埋された構造を持つため、外部端子部１２と金属箔４との沿面距離を確保しつつ、金属箔４の端部１４における電界強度を抑制することが可能である。この結果、半導体装置１０の小型化と部分放電開始電圧の向上とが可能となる。
＜半導体装置の製造方法＞
図６は、図１に示した半導体装置の製造方法を示すフローチャートである。図６を参照しながら図１に示した半導体装置の製造法を説明する。
まず、図１に示すように準備工程（Ｓ１０）を実施する。この工程（Ｓ１０）では、金属箔付き絶縁シート３ｂとなるべき、半硬化の絶縁シートが積層された金属箔４、パワー素子５、リードフレーム１など半導体装置１０を構成する部品を準備する。また、パワー素子５はリードフレーム１上の所定の位置に搭載されるとともに、ワイヤ６を用いてパワー素子５の電極とリードフレーム１との間を接続する。
次に、樹脂筐体形成工程（Ｓ２０）を実施する。この工程（Ｓ２０）では、樹脂筐体７をトランスファーモールド成形するための金型の内部に、半硬化の絶縁シートが積層された金属箔４を配置する。また、半硬化の絶縁シートが積層された金属箔４の上に、リードフレーム１を設置する。なお、リードフレーム１上には予めパワー素子５やワイヤ６などが実装されている。
このとき、樹脂筐体７を形成するための金型に対する金属箔４の位置決めは、可動ピンを金属箔４の角部の側面に２本ずつ配置し、これらの可動ピンを金属箔４の４つ角のそれずれに設置して当該可動ピンの位置を調整することにより実施する。可動ピンは、金型におけるリブ部２（図１参照）を形成する位置に設置される。これにより、金型に樹脂筐体７となるべき樹脂が注入されたときの樹脂圧力で、金属箔４の位置ずれを抑制する。金型においてリブ部２を形成するべき領域において、金属箔４の端部１４は金型と接しない状態となるように、金属箔４が配置される。この状態で金型内部に樹脂を注入する。この結果、金属箔４の端部１４はリブ部２内部に埋設された構造となり、絶縁性の向上が見込まれる。
上述した樹脂筐体形成工程（Ｓ２０）では、金型内での樹脂充填圧と樹脂温度とにより、樹脂を硬化して樹脂筐体７を形成すると同時に、リードフレーム１を介して半硬化の絶縁シートを金属箔４に押しつけながら硬化させて絶縁シート３（図１参照）としている。これにより、絶縁シート３の絶縁性と放熱性を向上させている。なお、樹脂筐体７を構成する樹脂の硬化時間と、絶縁シート３となるべき半硬化の絶縁シートの硬化時間とを合わせることが好ましい。樹脂筐体７を構成する樹脂の硬化時間が半硬化の絶縁シートの硬化時間より長くなると、半硬化の絶縁シートが先に硬化して絶縁シート３となり、リードフレーム１と絶縁シート３との密着が劣化する。この結果、半導体層の放熱性や絶縁性が劣化する場合がある。
次に、後処理工程（Ｓ３０）を実施する。この工程（Ｓ３０）では、金型内部から硬化した樹脂筐体７を含む半導体装置を取り出す。そして、リードフレーム１の外部端子部１２に対する加工など、必要な後処理を実施する。このようにして、図１〜図４に示した半導体装置を得ることができる。
実施の形態２．
＜半導体装置の構成＞
図７は、本発明の実施の形態２に係る半導体装置の断面模式図である。図７に示した半導体装置は、基本的には図１〜図４に示した半導体装置と同様の構成を備えるが、リードフレーム１の形状が図１〜図４に示した半導体装置と異なっている。すなわち、図７に示した半導体装置では、リードフレーム１の段差の形状が図１〜図４に示した半導体装置と異なる。図７に示した半導体装置では、段差部８（図２参照）ではなくフレーム屈曲部（屈曲部９とも呼ぶ）を形成している。また、リードフレーム１と絶縁シート３のギャップ（段差部８の高さＧとも呼ぶ）を０．３ｍｍとしている。屈曲部９は絶縁シート３の表面に対して傾斜した部分を含む。傾斜した部分の横方向の長さＬ４はたとえば０．３ｍｍである。また、当該傾斜した部分と絶縁シート３との間の角度θはたとえば４５°である。角度θは４５°未満でもよいが、その場合、半導体装置のサイズが大きくなる傾向になる。高さＧは、実施の形態１と同様に０．１ｍｍ以上であれば良い。
＜半導体装置の作用効果＞
上記のような半導体装置によれば、実施の形態１に係る半導体装置と同様の効果を得られるとともに、リードフレーム１において当該リードフレーム１の厚みを実質的に維持しながら屈曲させた屈曲部９を設けているので、リードフレーム１が当該屈曲部９において破断する可能性を低減できる。
実施の形態３．
＜半導体装置の構成＞
図８は、本発明の実施の形態３に係る半導体装置の斜視模式図である。図９は、図８に示した半導体層の断面模式図である。なお、図８は図３に対応し、図９は図１に対応する。図８および図９に示した半導体装置は、基本的には図１〜図４に示した半導体装置と同様の構成を備えるが、半導体装置１０の中央部に少なくとも１つの貫通孔１１が形成されている点が異なる。図８および図９に示した半導体装置では、図９に示すように樹脂筐体７と金属箔付き絶縁シート３ｂとを貫通する貫通孔１１が形成されている。本実施の形態で使用する金属箔付き絶縁シート３ｂは、打ち抜き等で成型される際に絶縁シート３および金属箔４を貫通する、上記貫通孔１１となるべき穴１６を設けてもよい。
半導体装置１０における貫通孔１１の位置は、任意の位置とすることができる。たとえば、貫通孔１１が１つである場合、図８に示すように平面視における樹脂筐体７の中央に近い位置に貫通孔１１を形成してもよいが、樹脂筐体７の端部周辺に貫通孔１１を形成してもよい。また、複数の貫通孔１１を形成する場合、複数の貫通孔１１のうちの１つを樹脂筐体７の中央に配置し、他の貫通孔１１を樹脂筐体７の外周部に配置してもよい。また、複数の貫通孔１１のすべてを樹脂筐体７の平面視における外周部に配置してもよい。
＜半導体装置の作用効果＞
上記半導体装置１０において、金属箔付き絶縁シート３ｂの表面に対して垂直な方向における樹脂筐体７の上面から、開口部１７において露出する金属箔付き絶縁シート３ｂの裏面である底面部２０の一部にまで到達する貫通孔１１が形成されている。また、上記半導体装置１０において、貫通孔１１の内壁は樹脂筐体７の一部により構成されている。樹脂筐体７は、貫通孔１１の内壁に面する金属箔付き絶縁シート３ｂにおける金属箔４の内周側端部２３を囲む内周側リブ部２７を含む。内周側リブ部２７は、リブ部２に面する外周側側壁を含む。外周側側壁における金属箔付き絶縁シート３ｂ側の端部は、金属箔４の内周側端部２３より外周側に位置する。外周側側壁における端部と、金属箔４の内周側端部２３との間の距離Ｌ７は０．２ｍｍ以上である。
上記半導体装置１０において、金属箔付き絶縁シート３ｂにおける金属箔４の内周側端部２３から内周側リブ部２７の表面までの距離、および内周側端部２３から貫通孔１１の内壁の表面までの距離Ｌ５はいずれも０．２ｍｍ以上である。また、異なる観点から言えば、上記半導体装置１０では、内周側リブ部２７において金属箔付き絶縁シート３ｂの裏面である底面部２０に対して垂直な方向における表面である底面１５と、金属箔４の内周側端部２３との間の距離Ｌ６は０．２ｍｍ以上である。
このようにすれば、実施の形態１に示した半導体装置１０と同様の効果を得られるとともに、金属箔４の内周側端部２３における部分放電開始電圧を高めることができ、半導体装置１０の絶縁性能を向上させることができる。
実施の形態４．
＜半導体装置の構成＞
図１０は、本発明の実施の形態４に係る半導体装置の断面模式図である。図１１は、図１０に示した半導体装置の部分断面模式図である。なお、図１０は図１に対応し、図１１は図１の貫通孔１１近傍を示した半導体装置の部分断面模式図である。図１０および図１１に示した半導体装置は、基本的には図８および図９に示した半導体装置と同様の構成を備えるが、貫通孔１１に面する金属箔４が樹脂筐体７の一部である内周側リブ部２７に埋設された状態となっている点が図８および図９に示した半導体装置と異なっている。すなわち、図１０および図１１に示した半導体装置では、底面部２０の中央部において貫通孔１１の周囲に、樹脂筐体７の一部が底面部２０から突出した内周側リブ部２７が形成されている。金属箔４の内周側端部２３は貫通孔１１の内周面に露出していない。
図１１に示すように、金属箔４の内周側端部２３と貫通孔１１の内壁との間の距離Ｌ５はたとえば０．２ｍｍ以上とすることができる。また、内周側リブ部２７において金属箔４の表面と対向する表面である裏面と金属箔４との間の距離Ｌ６もたとえば０．２ｍｍ以上とすることができる。また、内周側リブ部２７の貫通孔１１と反対側に位置する外周側側壁における金属箔４側の端部と金属箔４の内周側端部２３との間の距離Ｌ７もたとえば０．２ｍｍ以上とすることができる。
上述した半導体装置の内周側リブ部２７は、たとえば下記のように樹脂筐体７を形成するための金型の形状を調整することで形成できる。すなわち、当該金型において半導体装置の底面部２０と接触する表面よりも、貫通孔１１が形成されるべき領域の周囲が深く掘り込んでおく。このようにすれば、当該金型の内部に樹脂筐体７となるべき樹脂を導入することで、金属箔付き絶縁シート３ｂの貫通孔１１側の端部を樹脂筐体７の一部により覆うことができる。
＜半導体装置の作用効果＞
このような構成の半導体装置１０では、実施の形態３に示した半導体装置１０と同様の効果を得られるとともに、貫通孔１１の付近の金属箔付き絶縁シート３ｂの端部が樹脂筐体７で覆われていることで、リードフレーム１が貫通孔１１の近くまで延びている場合においても部分放電開始電圧の低下を抑制する事ができる。
実施の形態５．
本実施の形態は、上述した実施の形態１〜実施の形態４に係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態５として、三相のインバータに本発明を適用した場合について説明する。
図１２は、本実施の形態にかかる電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１２に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子と各還流ダイオードとの少なくともいずれかに、上述した実施の形態１〜実施の形態４のいずれかに係る半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は半導体モジュール２０２に内蔵されていてもよいし、半導体モジュール２０２とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜実施の形態４に係る半導体モジュールを適用するため、絶縁性能を維持して信頼性を向上させるとともに小型化が可能な電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
（実施例）
本発明の効果を確認するため、本発明の実施例の試料および比較例の試料を作成し、それぞれの試料について部分放電開始電圧を測定した。
＜試料＞
試料Ｎｏ．１〜７という７種類の半導体装置の試料を準備した。なお、試料Ｎｏ．１〜５が本発明の実施例に対応し、試料Ｎｏ．６、７が比較例に対応する。
各試料は、基本的には本発明の実施の形態１に係る半導体装置と同様の構成とし、半導体装置の平面形状やリードフレームの材質および厚み、パワー素子の種類や数などは共通とした。具体的には、金属箔付き絶縁シート３ｂとして、金属箔４として厚さ０．１ｍｍの銅箔と、エポキシ樹脂にシリカからなる高熱伝導性フィラーが混入され、厚さ０．２ｍｍの絶縁シート３とが積層された積層体を用いる。金属箔付き絶縁シート３ｂの平面形状は縦が６０ｍｍ、横が４５ｍｍの四角形状である。リードフレームは厚みが０．６ｍｍの銅製のものを用いた。パワー素子５としてはＭＯＳＦＥＴを用いた。樹脂筐体７の材料としてはエポキシ樹脂を用いた。樹脂筐体７の平面形状は縦が７０ｍｍ、横が５５ｍｍの四角形状である。
試料Ｎｏ．１の試料は、上述した実施の形態１に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が１．０ｍｍ、距離Ｌ２が３．０ｍｍ、段差部８の高さＧが０．３ｍｍとされた。
試料Ｎｏ．２の試料は、上述した実施の形態２に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が１．０ｍｍ、距離Ｌ２が３．０ｍｍ、屈曲部９の高さＧが０．１ｍｍとされた。
試料Ｎｏ．３の試料は、上述した実施の形態３に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が１．０ｍｍ、距離Ｌ２が３．０ｍｍ、段差部８の高さＧが０．３ｍｍ、中央に形成された貫通孔１１の直径が６ｍｍとされた。
試料Ｎｏ．４の試料は、上述した実施の形態４に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が１．０ｍｍ、距離Ｌ２が３．０ｍｍ、段差部８の高さＧが０．３ｍｍ、中央に形成された貫通孔１１の直径が６ｍｍ、図１１の距離Ｌ５が３ｍｍ、距離Ｌ６が３ｍｍ、距離Ｌ７が３ｍｍとされた。
試料Ｎｏ．５の試料は、上述した実施の形態１に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が０．２ｍｍ、距離Ｌ２が０．２ｍｍ、段差部８の高さＧが０．３ｍｍとされた。
試料Ｎｏ．６の試料は、上述した実施の形態１に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が０．１９ｍｍ、距離Ｌ２が３．０ｍｍ、段差部８の高さＧが０．３ｍｍとされた。
試料Ｎｏ．７の試料は、上述した実施の形態１に係る半導体装置と基本的に同様の構成であり、距離Ｌ１が１．０ｍｍ、距離Ｌ２が０．１９ｍｍ、段差部８の高さＧが０．３ｍｍとされた。
＜試験方法＞
各試料について、絶縁試験を行なった。具体的には、定格動作電圧を想定した２ｋＶの電圧を端子間に印加し、金属箔４の端部における部分放電の発生の有無を確認した。
＜結果＞
上述した試料Ｎｏ．１〜５については、上述した条件下では部分放電の発生は認められなかった。なお、試料Ｎｏ．５については、２ｋＶを超える電圧を印加した場合に、試料Ｎｏ．１〜４のいずれよりも早く部分放電が発生した。
一方、比較例である試料Ｎｏ．６、７については、上記条件において部分放電の発生が認められた。
このように、本発明の実施例に相当する試料は、比較例と比べて高い絶縁性能を有することが示された。
以上のように本発明の実施の形態および実施例について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態および実施例に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
１ リードフレーム、２ リブ部、３ 絶縁シート、３ｂ 金属箔付き絶縁シート、４ 金属箔、５ パワー素子、６ ワイヤ、７ 樹脂筐体、８ 段差部、９ 屈曲部、１０ 半導体装置、１１ 貫通孔、１２ 外部端子部、１３，１４ 端部、１５ 底面、１６ 穴、１７ 開口部、２０ 底面部、２３ 内周側端部、２７ 内周側リブ部、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 半導体モジュール、２０３ 制御回路、３００ 負荷。

Claims (15)

  1. 導体層と絶縁層とを積層した積層シートと、
    前記積層シート上に配置されたリードフレームと、
    前記リードフレーム上に配置された半導体素子と、
    前記半導体素子、前記リードフレームの一部、前記積層シートの一部を封止する樹脂製の封止筐体とを備え、
    前記封止筐体には、前記積層シートにおいて前記リードフレームと対向する表面と反対側の裏面の一部を露出する開口部が形成され、
    前記封止筐体は、前記開口部を囲み前記積層シートの前記裏面に対して垂直な方向に突出するリブ部を含み、
    前記積層シートにおいて前記開口部から露出する前記一部の外周部に位置する前記導体層の端部は前記封止筐体中に埋設され、
    前記積層シートの前記表面に対して垂直な方向における前記封止筐体の上面から、前記開口部において露出する前記積層シートの前記裏面の一部にまで到達する貫通孔が形成され、
    前記貫通孔の内壁は前記封止筐体の一部により構成されており、
    前記封止筐体は、前記貫通孔の前記内壁に面する前記積層シートにおける前記導体層の内周側端部を囲む内周側リブ部を含み、
    前記内周側リブ部は、前記リブ部に面する外周側側壁を含み、
    前記外周側側壁における前記積層シート側の端部は、前記導体層の前記内周側端部より外周側に位置している、半導体装置。
  2. 前記リブ部は、前記開口部の内周面を構成する側壁を含み、
    前記側壁における前記積層シート側の端部は、前記導体層の前記端部より内周側に位置し、
    前記側壁における前記端部と、前記導体層の前記端部との間の距離は０．２ｍｍ以上である、請求項１に記載の半導体装置。
  3. 前記リブ部において前記積層シートの前記裏面に対して垂直な方向における表面である底面と、前記導体層の前記端部との間の距離は０．２ｍｍ以上である、請求項１または請求項２に記載の半導体装置。
  4. 前記封止筐体は、トランスファーモールド法を用いて形成された成形体である、請求項１〜請求項３のいずれか１項に記載の半導体装置。
  5. 前記封止筐体を平面視した場合の形状は、第１辺および前記第１辺と異なる第２辺を外周に含む多角形状であり、
    前記リードフレームは、前記封止筐体の前記第１辺から外側に突出する第１外部端子部と、前記封止筐体の前記第２辺から外側に突出する第２外部端子部とを含む、請求項１〜請求項４のいずれか１項に記載の半導体装置。
  6. 前記リードフレームは、前記積層シート上において前記積層シートから離れる方向に段差部が形成されており、
    前記段差部の高さは前記リードフレームの厚み未満である、請求項１〜請求項５のいずれか１項に記載の半導体装置。
  7. 前記リードフレームは、平面視において前記開口部と重なる第１部分と、前記第１部分に連なり前記導体層の端部と重なる第２部分とを含み、
    前記リードフレームにおいて、前記第２部分が前記導体層の前記端部と間隔を隔てて配置するように、前記第１部分には前記段差部が形成されている、請求項６に記載の半導体装置。
  8. 前記リードフレームは、前記半導体素子が実装された実装部分と、前記実装部分より外周側に位置する外周部分とを含み、
    前記積層シートの前記表面に対して垂直な方向において、前記積層シートから前記実装部分の表面までの距離は、前記積層シートから前記外周部分の表面までの距離より小さい、請求項１〜請求項７のいずれか１項に記載の半導体装置。
  9. 前記積層シートの前記表面に対して垂直な方向において、前記実装部分の前記表面と前記外周部分の前記表面との間の距離は前記リードフレームの厚み未満である、請求項８に記載の半導体装置。
  10. 前記外周側側壁における前記端部と、前記導体層の前記内周側端部との間の距離は０．２ｍｍ以上である、請求項１〜請求項９のいずれか１項に記載の半導体装置。
  11. 前記内周側リブ部において前記積層シートの前記裏面に対して垂直な方向における表面である底面と、前記導体層の前記内周側端部との間の距離は０．２ｍｍ以上である、請求項１〜請求項１０のいずれか１項に記載の半導体装置。
  12. 前記積層シートの厚み方向における変形量が０．３ｍｍ以下である、請求項１〜請求項１１のいずれか１項に記載の半導体装置。
  13. 前記半導体素子は、ワイドバンドギャップ半導体材料により構成されている、請求項１〜請求項１２のいずれか１項に記載の半導体装置。
  14. 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム、ダイヤモンドからなる群から選択される１種を含む、請求項１３に記載の半導体装置。
  15. 請求項１記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2017559719A 2017-02-10 2017-02-10 半導体装置および電力変換装置 Active JP6279186B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/004973 WO2018146799A1 (ja) 2017-02-10 2017-02-10 半導体装置および電力変換装置

Publications (2)

Publication Number Publication Date
JP6279186B1 true JP6279186B1 (ja) 2018-02-14
JPWO2018146799A1 JPWO2018146799A1 (ja) 2019-02-14

Family

ID=61195760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017559719A Active JP6279186B1 (ja) 2017-02-10 2017-02-10 半導体装置および電力変換装置

Country Status (3)

Country Link
JP (1) JP6279186B1 (ja)
CN (1) CN110268518B (ja)
WO (1) WO2018146799A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153607A (ja) * 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
WO2015145752A1 (ja) * 2014-03-28 2015-10-01 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
JP2016136604A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6098467B2 (ja) * 2013-10-08 2017-03-22 株式会社デンソー 電子装置の製造方法
JP6092833B2 (ja) * 2014-10-30 2017-03-08 三菱電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111154A (ja) * 2007-10-30 2009-05-21 Mitsubishi Electric Corp 電力半導体モジュール
WO2015145752A1 (ja) * 2014-03-28 2015-10-01 三菱電機株式会社 半導体モジュールおよび半導体モジュールを搭載した駆動装置
JP2016136604A (ja) * 2015-01-23 2016-07-28 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019153607A (ja) * 2018-02-28 2019-09-12 三菱電機株式会社 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP7042651B2 (ja) 2018-02-28 2022-03-28 三菱電機株式会社 電力用半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN110268518A (zh) 2019-09-20
WO2018146799A1 (ja) 2018-08-16
CN110268518B (zh) 2023-01-06
JPWO2018146799A1 (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
JP5067267B2 (ja) 樹脂封止型半導体装置とその製造方法
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
WO2018211751A1 (ja) 半導体モジュールおよび電力変換装置
JP2018181959A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2018147958A (ja) 半導体パワーモジュール及び電力変換装置
JP6279186B1 (ja) 半導体装置および電力変換装置
CN111293087B (zh) 半导体装置以及电力变换装置
US11699666B2 (en) Semiconductor device and power conversion device
US11942400B2 (en) Semiconductor apparatus, manufacturing method for semiconductor apparatus, and power converter
WO2012046578A1 (ja) 半導体装置及び半導体装置の生産方法
JP2018133521A (ja) 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法
WO2022239112A1 (ja) 半導体装置及び電力変換装置
JP7134345B2 (ja) 半導体モジュール、半導体モジュールの製造方法および電力変換装置
JP2012222000A (ja) 半導体モジュール及びその製造方法
WO2020148879A1 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
US11784105B2 (en) Semiconductor device and power converter
WO2024009458A1 (ja) 半導体装置および電力変換装置
JP6777109B2 (ja) 半導体装置、その製造方法及び電力変換装置
JP6680414B1 (ja) 半導体装置及び電力変換装置
US20220199476A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power conversion device
US20220165631A1 (en) Semiconductor device and power converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171115

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20171115

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20171212

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180116

R150 Certificate of patent or registration of utility model

Ref document number: 6279186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250