JPWO2018146799A1 - 半導体装置および電力変換装置 - Google Patents
半導体装置および電力変換装置 Download PDFInfo
- Publication number
- JPWO2018146799A1 JPWO2018146799A1 JP2017559719A JP2017559719A JPWO2018146799A1 JP WO2018146799 A1 JPWO2018146799 A1 JP WO2018146799A1 JP 2017559719 A JP2017559719 A JP 2017559719A JP 2017559719 A JP2017559719 A JP 2017559719A JP WO2018146799 A1 JPWO2018146799 A1 JP WO2018146799A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead frame
- metal foil
- laminated sheet
- insulating sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 238000006243 chemical reaction Methods 0.000 title claims description 40
- 229920005989 resin Polymers 0.000 claims abstract description 97
- 239000011347 resin Substances 0.000 claims abstract description 97
- 238000007789 sealing Methods 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 claims description 59
- 239000004020 conductor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000001721 transfer moulding Methods 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 238000003475 lamination Methods 0.000 claims 5
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 134
- 239000002184 metal Substances 0.000 abstract description 134
- 239000011888 foil Substances 0.000 abstract description 130
- 238000009413 insulation Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 238000005452 bending Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011231 conductive filler Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 101100334009 Caenorhabditis elegans rib-2 gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000002463 transducing effect Effects 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
<半導体装置の構成>
図1は、本発明の実施の形態1に係る半導体装置の断面図である。図2は図1の半導体装置の部分断面模式図であり、図3は図1の半導体装置を表面側から見た斜視模式図である。図4は図1の半導体装置を積層シートとしての金属箔付き絶縁シート3b側(裏面側)から見た斜視模式図である。図5は、図1に示した半導体装置におけるリードフレームと積層シートとの関係を示す模式図である。半導体装置10は、リードフレーム1、金属箔付き絶縁シート3b、半導体素子としてのパワー素子5、導電線としてのワイヤ6、封止筐体としての樹脂筐体7を主に備える。
本開示に従った半導体装置10は、積層シートとしての金属箔付き絶縁シート3bと、リードフレーム1と、半導体素子としてのパワー素子5と、封止筐体としての樹脂筐体7とを備える。金属箔付き絶縁シート3bは導体層としての金属箔4と絶縁層としての絶縁シート3とを積層したものである。リードフレーム1は、金属箔付き絶縁シート3b上に配置される。パワー素子5は、リードフレーム1上に配置される。樹脂筐体7は、樹脂製であって、パワー素子5、リードフレーム1の一部、金属箔付き絶縁シート3bの一部を封止するものである。樹脂筐体7には、金属箔付き絶縁シート3bにおいてリードフレーム1と対向する表面と反対側の裏面の一部を露出する開口部が形成される。樹脂筐体7は、開口部を囲み金属箔付き絶縁シート3bの裏面としての底面部20に対して垂直な方向に突出するリブ部2を含む。金属箔付き絶縁シート3bにおいて開口部17から露出する底面部20の一部の外周部に位置する金属箔4の端部14は樹脂筐体7中に埋設されている。
図6は、図1に示した半導体装置の製造方法を示すフローチャートである。図6を参照しながら図1に示した半導体装置の製造法を説明する。
<半導体装置の構成>
図7は、本発明の実施の形態2に係る半導体装置の断面模式図である。図7に示した半導体装置は、基本的には図1〜図4に示した半導体装置と同様の構成を備えるが、リードフレーム1の形状が図1〜図4に示した半導体装置と異なっている。すなわち、図7に示した半導体装置では、リードフレーム1の段差の形状が図1〜図4に示した半導体装置と異なる。図7に示した半導体装置では、段差部8(図2参照)ではなくフレーム屈曲部(屈曲部9とも呼ぶ)を形成している。また、リードフレーム1と絶縁シート3のギャップ(段差部8の高さGとも呼ぶ)を0.3mmとしている。屈曲部9は絶縁シート3の表面に対して傾斜した部分を含む。傾斜した部分の横方向の長さL4はたとえば0.3mmである。また、当該傾斜した部分と絶縁シート3との間の角度θはたとえば45°である。角度θは45°未満でもよいが、その場合、半導体装置のサイズが大きくなる傾向になる。高さGは、実施の形態1と同様に0.1mm以上であれば良い。
上記のような半導体装置によれば、実施の形態1に係る半導体装置と同様の効果を得られるとともに、リードフレーム1において当該リードフレーム1の厚みを実質的に維持しながら屈曲させた屈曲部9を設けているので、リードフレーム1が当該屈曲部9において破断する可能性を低減できる。
<半導体装置の構成>
図8は、本発明の実施の形態3に係る半導体装置の斜視模式図である。図9は、図8に示した半導体層の断面模式図である。なお、図8は図3に対応し、図9は図1に対応する。図8および図9に示した半導体装置は、基本的には図1〜図4に示した半導体装置と同様の構成を備えるが、半導体装置10の中央部に少なくとも1つの貫通孔11が形成されている点が異なる。図8および図9に示した半導体装置では、図9に示すように樹脂筐体7と金属箔付き絶縁シート3bとを貫通する貫通孔11が形成されている。本実施の形態で使用する金属箔付き絶縁シート3bは、打ち抜き等で成型される際に絶縁シート3および金属箔4を貫通する、上記貫通孔11となるべき穴16を設けてもよい。
上記半導体装置10において、金属箔付き絶縁シート3bの表面に対して垂直な方向における樹脂筐体7の上面から、開口部17において露出する金属箔付き絶縁シート3bの裏面である底面部20の一部にまで到達する貫通孔11が形成されている。また、上記半導体装置10において、貫通孔11の内壁は樹脂筐体7の一部により構成されている。樹脂筐体7は、貫通孔11の内壁に面する金属箔付き絶縁シート3bにおける金属箔4の内周側端部23を囲む内周側リブ部27を含む。内周側リブ部27は、リブ部2に面する外周側側壁を含む。外周側側壁における金属箔付き絶縁シート3b側の端部は、金属箔4の内周側端部23より外周側に位置する。外周側側壁における端部と、金属箔4の内周側端部23との間の距離L7は0.2mm以上である。
<半導体装置の構成>
図10は、本発明の実施の形態4に係る半導体装置の断面模式図である。図11は、図10に示した半導体装置の部分断面模式図である。なお、図10は図1に対応し、図11は図1の貫通孔11近傍を示した半導体装置の部分断面模式図である。図10および図11に示した半導体装置は、基本的には図8および図9に示した半導体装置と同様の構成を備えるが、貫通孔11に面する金属箔4が樹脂筐体7の一部である内周側リブ部27に埋設された状態となっている点が図8および図9に示した半導体装置と異なっている。すなわち、図10および図11に示した半導体装置では、底面部20の中央部において貫通孔11の周囲に、樹脂筐体7の一部が底面部20から突出した内周側リブ部27が形成されている。金属箔4の内周側端部23は貫通孔11の内周面に露出していない。
このような構成の半導体装置10では、実施の形態3に示した半導体装置10と同様の効果を得られるとともに、貫通孔11の付近の金属箔付き絶縁シート3bの端部が樹脂筐体7で覆われていることで、リードフレーム1が貫通孔11の近くまで延びている場合においても部分放電開始電圧の低下を抑制する事ができる。
本実施の形態は、上述した実施の形態1〜実施の形態4に係る半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態5として、三相のインバータに本発明を適用した場合について説明する。
本発明の効果を確認するため、本発明の実施例の試料および比較例の試料を作成し、それぞれの試料について部分放電開始電圧を測定した。
試料No.1〜7という7種類の半導体装置の試料を準備した。なお、試料No.1〜5が本発明の実施例に対応し、試料No.6、7が比較例に対応する。
各試料について、絶縁試験を行なった。具体的には、定格動作電圧を想定した2kVの電圧を端子間に印加し、金属箔4の端部における部分放電の発生の有無を確認した。
上述した試料No.1〜5については、上述した条件下では部分放電の発生は認められなかった。なお、試料No.5については、2kVを超える電圧を印加した場合に、試料No.1〜4のいずれよりも早く部分放電が発生した。
Claims (16)
- 導体層と絶縁層とを積層した積層シートと、
前記積層シート上に配置されたリードフレームと、
前記リードフレーム上に配置された半導体素子と、
前記半導体素子、前記リードフレームの一部、前記積層シートの一部を封止する樹脂製の封止筐体とを備え、
前記封止筐体には、前記積層シートにおいて前記リードフレームと対向する表面と反対側の裏面の一部を露出する開口部が形成され、
前記封止筐体は、前記開口部を囲み前記積層シートの前記裏面に対して垂直な方向に突出するリブ部を含み、
前記積層シートにおいて前記開口部から露出する前記一部の外周部に位置する前記導体層の端部は前記封止筐体中に埋設されている、半導体装置。 - 前記リブ部は、前記開口部の内周面を構成する側壁を含み、
前記側壁における前記積層シート側の端部は、前記導体層の前記端部より内周側に位置し、
前記側壁における前記端部と、前記導体層の前記端部との間の距離は0.2mm以上である、請求項1に記載の半導体装置。 - 前記リブ部において前記積層シートの前記裏面に対して垂直な方向における表面である底面と、前記導体層の前記端部との間の距離は0.2mm以上である、請求項1または請求項2に記載の半導体装置。
- 前記封止筐体は、トランスファーモールド法を用いて形成された成形体である、請求項1〜請求項3のいずれか1項に記載の半導体装置。
- 前記封止筐体を平面視した場合の形状は、第1辺および前記第1辺と異なる第2辺を外周に含む多角形状であり、
前記リードフレームは、前記封止筐体の前記第1辺から外側に突出する第1外部端子部と、前記封止筐体の前記第2辺から外側に突出する第2外部端子部とを含む、請求項1〜請求項4のいずれか1項に記載の半導体装置。 - 前記リードフレームは、前記積層シート上において前記積層シートから離れる方向に段差部が形成されており、
前記段差部の高さは前記リードフレームの厚み未満である、請求項1〜請求項5のいずれか1項に記載の半導体装置。 - 前記リードフレームは、平面視において前記開口部と重なる第1部分と、前記第1部分に連なり前記導体層の端部と重なる第2部分とを含み、
前記リードフレームにおいて、前記第2部分が前記導体層の前記端部と間隔を隔てて配置するように、前記第1部分には前記段差部が形成されている、請求項6に記載の半導体装置。 - 前記リードフレームは、前記半導体素子が実装された実装部分と、前記実装部分より外周側に位置する外周部分とを含み、
前記積層シートの前記表面に対して垂直な方向において、前記積層シートから前記実装部分の表面までの距離は、前記積層シートから前記外周部分の表面までの距離より小さい、請求項1〜請求項7のいずれか1項に記載の半導体装置。 - 前記積層シートの前記表面に対して垂直な方向において、前記実装部分の前記表面と前記外周部分の前記表面との間の距離は前記リードフレームの厚み未満である、請求項8に記載の半導体装置。
- 前記積層シートの前記表面に対して垂直な方向における前記封止筐体の上面から、前記開口部において露出する前記積層シートの前記裏面の一部にまで到達する貫通孔が形成されている、請求項1〜請求項9のいずれか1項に記載の半導体装置。
- 前記貫通孔の内壁は前記封止筐体の一部により構成されており、
前記封止筐体は、前記貫通孔の前記内壁に面する前記積層シートにおける前記導体層の内周側端部を囲む内周側リブ部を含み、
前記内周側リブ部は、前記リブ部に面する外周側側壁を含み、
前記外周側側壁における前記積層シート側の端部は、前記導体層の前記内周側端部より外周側に位置し、
前記外周側側壁における前記端部と、前記導体層の前記内周側端部との間の距離は0.2mm以上である、請求項10に記載の半導体装置。 - 前記内周側リブ部において前記積層シートの前記裏面に対して垂直な方向における表面である底面と、前記導体層の前記内周側端部との間の距離は0.2mm以上である、請求項10または請求項11に記載の半導体装置。
- 前記積層シートの厚み方向における変形量が0.3mm以下である、請求項1〜請求項12のいずれか1項に記載の半導体装置。
- 前記半導体素子は、ワイドバンドギャップ半導体材料により構成されている、請求項1〜請求項13のいずれか1項に記載の半導体装置。
- 前記ワイドバンドギャップ半導体材料は、炭化珪素、窒化ガリウム、ダイヤモンドからなる群から選択される1種を含む、請求項14に記載の半導体装置。
- 請求項1記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
を備えた電力変換装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2017/004973 WO2018146799A1 (ja) | 2017-02-10 | 2017-02-10 | 半導体装置および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6279186B1 JP6279186B1 (ja) | 2018-02-14 |
JPWO2018146799A1 true JPWO2018146799A1 (ja) | 2019-02-14 |
Family
ID=61195760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017559719A Active JP6279186B1 (ja) | 2017-02-10 | 2017-02-10 | 半導体装置および電力変換装置 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6279186B1 (ja) |
CN (1) | CN110268518B (ja) |
WO (1) | WO2018146799A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7042651B2 (ja) * | 2018-02-28 | 2022-03-28 | 三菱電機株式会社 | 電力用半導体装置および電力変換装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5163055B2 (ja) * | 2007-10-30 | 2013-03-13 | 三菱電機株式会社 | 電力半導体モジュール |
JP6098467B2 (ja) * | 2013-10-08 | 2017-03-22 | 株式会社デンソー | 電子装置の製造方法 |
CN106165089B (zh) * | 2014-03-28 | 2020-06-09 | 三菱电机株式会社 | 半导体模块以及搭载有半导体模块的驱动装置 |
JP6092833B2 (ja) * | 2014-10-30 | 2017-03-08 | 三菱電機株式会社 | 半導体装置 |
JP6365322B2 (ja) * | 2015-01-23 | 2018-08-01 | 三菱電機株式会社 | 半導体装置 |
-
2017
- 2017-02-10 JP JP2017559719A patent/JP6279186B1/ja active Active
- 2017-02-10 WO PCT/JP2017/004973 patent/WO2018146799A1/ja active Application Filing
- 2017-02-10 CN CN201780085650.2A patent/CN110268518B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN110268518A (zh) | 2019-09-20 |
WO2018146799A1 (ja) | 2018-08-16 |
CN110268518B (zh) | 2023-01-06 |
JP6279186B1 (ja) | 2018-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5067267B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
US11244836B2 (en) | Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus | |
US9754855B2 (en) | Semiconductor module having an embedded metal heat dissipation plate | |
WO2018211751A1 (ja) | 半導体モジュールおよび電力変換装置 | |
JP2018181959A (ja) | 電力用半導体装置およびその製造方法、ならびに電力変換装置 | |
JP2018147958A (ja) | 半導体パワーモジュール及び電力変換装置 | |
JP6279186B1 (ja) | 半導体装置および電力変換装置 | |
CN111293087B (zh) | 半导体装置以及电力变换装置 | |
US11699666B2 (en) | Semiconductor device and power conversion device | |
US11942400B2 (en) | Semiconductor apparatus, manufacturing method for semiconductor apparatus, and power converter | |
JP2018133521A (ja) | 電力用半導体装置、電力変換装置および電力用半導体装置の製造方法 | |
WO2012046578A1 (ja) | 半導体装置及び半導体装置の生産方法 | |
WO2022239112A1 (ja) | 半導体装置及び電力変換装置 | |
CN113841235B (zh) | 半导体模块、半导体模块的制造方法以及电力变换装置 | |
JP2012222000A (ja) | 半導体モジュール及びその製造方法 | |
WO2020148879A1 (ja) | 半導体装置、半導体装置の製造方法及び電力変換装置 | |
US11784105B2 (en) | Semiconductor device and power converter | |
WO2024009458A1 (ja) | 半導体装置および電力変換装置 | |
JP6777109B2 (ja) | 半導体装置、その製造方法及び電力変換装置 | |
JP6680414B1 (ja) | 半導体装置及び電力変換装置 | |
US20220199476A1 (en) | Semiconductor device, method for manufacturing semiconductor device, and power conversion device | |
US20220165631A1 (en) | Semiconductor device and power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171115 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171115 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20171115 |
|
TRDD | Decision of grant or rejection written | ||
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20171212 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6279186 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |